PROGETTAZIONE DI RFID UHF PASSIVI IN TECNOLOGIA CMOS

PROGETTAZIONE DI RFID UHF PASSIVI IN
TECNOLOGIA CMOS 0.25µm: STADI
RETTIFICATORE E DETECTOR ASK
DESIGN OF PASSIVE UHF RFID IN 0.25µm
CMOS TECHNOLOGY: RECTIFIER AND ASK
DETECTOR STAGES
Università Degli Studi Di Perugia
Dipartimento di Ingegneria Elettronica e dell’Informazione
Docente Relatore: Ing. Federico Alimenti
..............................................................................
Candidato: Giovanni Maria Paolucci
..............................................................................
settembre 2009
Ai miei genitori,
a mia sorella Francesca
... e a Martina.
Indice
1 Introduzione
1.1 Tipologie di transponder . . . . . . . . . . . . . . . . .
1.1.1 Alimentazione: attivi vs passivi . . . . . . . . .
1.1.2 Accoppiamento: magnetico vs elettromagnetico
1.1.3 Frequenze: banda HF vs UHF . . . . . . . . .
1.2 Standard adottati . . . . . . . . . . . . . . . . . . . . .
1.2.1 Comunicazione reader → tag . . . . . . . . . .
1.2.2 Comunicazione tag → reader . . . . . . . . . .
1.3 Caratterizzazione del transponder . . . . . . . . . . . .
1.3.1 Progetto dell’antenna . . . . . . . . . . . . . .
1.3.2 Il chip: struttura di principio . . . . . . . . . .
1.3.3 Tecnologia utilizzata . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1
1
1
1
2
2
3
4
5
5
6
7
2 Detector ASK
2.1 Rettificatore a ponte di diodi . . . . . . . .
2.2 Rettificatore CMOS . . . . . . . . . . . . .
2.2.1 Caratterizzazione . . . . . . . . . . .
2.2.2 Confronto con il ponte di Graetz . .
2.3 Dimensionamento dei dispositivi . . . . . .
2.4 Protezione da scariche elettrostatiche (ESD)
2.5 Il morsetto grnd . . . . . . . . . . . . . . .
2.6 Simulazioni . . . . . . . . . . . . . . . . . .
.
.
.
.
.
e
.
.
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
sovratensioni
. . . . . . . .
. . . . . . . .
.
.
.
.
.
.
.
.
10
11
11
11
13
14
16
18
19
3 Charge pump
3.1 Principi di funzionamento . . . . . . . . . .
3.2 Il voltage multiplier di Cockcroft e Walton .
3.3 Il charge pump di Dickson . . . . . . . . . .
3.3.1 Caratterizzazione in tensione . . . .
3.3.2 Caratterizzazione in potenza . . . .
3.4 Modello equivalente dello stadio di rettifica
3.4.1 Calcolo di RR e CR . . . . . . . . .
3.5 Ottimizzazione del circuito . . . . . . . . .
3.5.1 Numero di stadi . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
24
24
25
26
26
28
31
33
35
35
ii
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
INDICE
3.6
3.7
3.8
iii
3.5.2 Area dei diodi . . . . . . . .
Charge pump a MOSFET . . . . . .
3.6.1 Caratterizzazione in tensione
3.6.2 Caratterizzazione in potenza
Charge pump CTS . . . . . . . . . .
3.7.1 CTS statici . . . . . . . . . .
3.7.2 CTS dinamici . . . . . . . . .
Simulazioni . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
36
37
37
37
39
41
42
44
A Probabilità d’errore in ricezione
50
B Dimostrazione della formula 3.15
53
Elenco delle figure
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
transponder ad accoppiamento magnetico . . . . .
transponder ad accoppiamento elettromagnetico . .
Codifica di linea Manchester . . . . . . . . . . . . .
Possibili stati del tag: a) alta riflettività o “mark”.
riflettività o “space” . . . . . . . . . . . . . . . . .
Codifica di linea FM0 . . . . . . . . . . . . . . . .
Schematico equivalente del tag . . . . . . . . . . .
Blocchi del chip . . . . . . . . . . . . . . . . . . . .
Cross-section del processo IHP - SGB25V . . . . .
. . . . . .
. . . . . .
. . . . . .
b) bassa
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10
2.11
2.12
2.13
2.14
2.15
2.16
2.17
1
2
3
4
5
6
7
8
Rettificatore a ponte di diodi . . . . . . . . . . . . . . . . . .
Tensione in uscita dal ponte di Graetz . . . . . . . . . . . . .
Rettificatore CMOS . . . . . . . . . . . . . . . . . . . . . . .
Tensione in uscita dal rettificatore CMOS . . . . . . . . . . .
Un periodo di VU . . . . . . . . . . . . . . . . . . . . . . . . .
Confronto fra i due rettificatori . . . . . . . . . . . . . . . . .
Circuito equivalente al ponte, quando VI > VT . . . . . . . .
Circuito di protezione ESD . . . . . . . . . . . . . . . . . . .
Test del transistor nMOS di dimensioni minime: IDS (VDS )@VGS
Definizione di due nuovi simboli e delle variabili globali . . .
Modellazione dei contatti di bulk tramite ptap e ntap . . . .
Dispositivo nMOS isolato . . . . . . . . . . . . . . . . . . . .
Implementazione ADS dell’ASK detector . . . . . . . . . . . .
Andamento di rect . . . . . . . . . . . . . . . . . . . . . . . .
Rettifica del segnale UHF e soppressione del ripple . . . . . .
Generazione di un segnale differenziale ASK . . . . . . . . . .
Segnale binario ASK con profondità di modulazione del 18%
e output dell’ASK-detector . . . . . . . . . . . . . . . . . . .
2.18 Segnale binario ASK con profondità di modulazione del 100%
e output dell’ASK-detector . . . . . . . . . . . . . . . . . . .
11
11
12
13
13
14
14
17
17
18
18
19
19
20
20
21
3.1
3.2
24
25
Voltage doubler . . . . . . . . . . . . . . . . . . . . . . . . . .
Voltage doubler con carico R − C . . . . . . . . . . . . . . . .
iv
22
23
ELENCO DELLE FIGURE
3.3
3.4
3.5
3.6
3.7
3.8
3.9
3.10
3.11
3.12
3.13
3.14
3.15
3.16
3.17
3.18
3.19
3.20
3.21
3.22
3.23
3.24
3.25
3.26
3.27
3.28
3.29
3.30
3.31
v
Voltage multiplier di Cockcroft e Walton . . . . . . . . . . . .
Charge pump di Dickson . . . . . . . . . . . . . . . . . . . . .
Visione alternativa del charge pump di Dickson . . . . . . . .
V0 richiesta in ingresso per una potenza in uscita di 5µW, in
funzione del numero di stadi . . . . . . . . . . . . . . . . . . .
PIN richiesta in ingresso per una potenza in uscita di 5µW,
in funzione del numero di stadi . . . . . . . . . . . . . . . . .
Impedenza equivalente del tag . . . . . . . . . . . . . . . . . .
Capacità associata al diodo al variare di Vd . . . . . . . . . .
Circuito equivalente dello stadio di rettifica . . . . . . . . . .
Circuito equivalente semplificato dello stadio di rettifica . . .
Perdite di substrato del diodo . . . . . . . . . . . . . . . . . .
PIN richiesta in ingresso per una potenza in uscita di 5µW e
una tensione in uscita di 2V, per tre valori di RSUB (ωCSUB )2
PIN richiesta in ingresso per una potenza in uscita di 5µW,
in funzione dell’area dei diodi . . . . . . . . . . . . . . . . . .
Charge pump realizzato con diodi MOSFET . . . . . . . . . .
V0 richiesta in ingresso per una potenza in uscita di 5µW, in
funzione del numero di stadi . . . . . . . . . . . . . . . . . . .
PIN richiesta in ingresso per una potenza in uscita di 5µW,
in funzione del numero di stadi . . . . . . . . . . . . . . . . .
Fluttuazione delle tensioni - Dickson charge pump . . . . . .
Charge Pump a 2 stadi con CTS statici . . . . . . . . . . . .
Fluttuazione delle tensioni - CTS statici . . . . . . . . . . . .
Charge Pump a 2 stadi con CTS dinamici . . . . . . . . . . .
Implementazione ADS del charge pump a diodi . . . . . . . .
Crescita “a gradini” di vdd unreg . . . . . . . . . . . . . . . .
Il tempo di assestamento del charge pump a diodi è di circa
2µs per V0 = 2V . . . . . . . . . . . . . . . . . . . . . . . . .
Fluttuazione delle tensioni ai nodi 1,2,6,7 del charge pump a
regime . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Implementazione ADS del charge pump a MOSFET . . . . .
vdd unreg non entra a regime nemmeno dopo 10µs . . . . . .
Charge pump con CTS dinamici . . . . . . . . . . . . . . . .
Tensione in uscita dal charge pump con CTS dinamici. . . . .
Fluttuazione delle tensioni ai nodi 1 e 2 del charge pump con
CTS dinamici . . . . . . . . . . . . . . . . . . . . . . . . . . .
Simulazione degli stadi ASK-detector e charge pump a diodi
in cascata. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.1 Giustificazione grafica della A.3: la funzione in
asintoticamente a quella in blu . . . . . . . . .
A.2 Calcolo della probabilità d’errore . . . . . . . .
A.3 Andamento di Pe in funzione di M . . . . . . .
giallo tende
. . . . . . . .
. . . . . . . .
. . . . . . . .
25
26
27
30
31
32
33
34
35
35
36
37
38
39
40
40
41
42
42
44
44
45
45
46
46
47
47
48
49
51
51
52
ELENCO DELLE FIGURE
B.1 Grafico di f (θ) = ecos θ . . . . . . . . . . . . . . . . . . . . . .
B.2 Funzioni di Bessel modificate di prima specie . . . . . . . . .
vi
53
54
Capitolo 1
Introduzione
1.1
1.1.1
Tipologie di transponder
Alimentazione: attivi vs passivi
I transponder (“tags”) per identificazione a radio-frequenza (“RFID” - Radio
Frequency IDentification) si distinguono in attivi e passivi. I primi dispongono di una batteria “a bordo”, i secondi traggono l’energia necessaria al
loro funzionamento tramite accoppiamento con il reader.
1.1.2
Accoppiamento: magnetico vs elettromagnetico
L’accoppiamento può essere di tipo magnetico - in questo caso il tag è dotato
di un’apposita “antenna” a spirale, di solito in tecnologia planare, che con
la bobina del reader costituisce un sistema di mutue induttanze - oppure
di tipo elettromagnetico: il tag è munito di una vera e propria antenna che
capta i segnali EM del reader e li trasferisce al chip, il quale ha il compito
di trarne energia e informazioni. In questo modo si forma un “ponte radio”
reader-tag, in cui i due (o più) partecipanti possono comunicare e scambiare
dati.
Figura 1.1: transponder ad accoppiamento magnetico
1
CAPITOLO 1. INTRODUZIONE
2
Figura 1.2: transponder ad accoppiamento elettromagnetico
1.1.3
Frequenze: banda HF vs UHF
La frequenza di funzionamento è collegata al range di distanze entro cui può
avvenire la comunicazione reader-tag.
I sistemi detti proximity coupling lavorano a 135kHz e a 13.56MHz,
ovvero in banda HF, particolarmente adatta per applicazioni biomedicali. In alcuni casi (es. Eurobalise) la frequenza operativa è 27.125MHz.
L’accoppiamento è di tipo magnetico.
Sistemi RFID con un range maggiore di 1m sono noti come long-range
systems; in questo caso l’accoppiamento è di tipo elettromagnetico. Le
frequenze riservate in banda UHF sono 868MHz (Europa) e 915MHz (USA).
Esistono anche sistemi a microonde, con frequenze pari a 2.5GHz e 5.8GHz.
1.2
Standard adottati
In questa tesi ci si riferisce a tag RFID di tipo passivo, ad accoppiamento
elettromagnetico e operanti in banda UHF europea. La scelta è motivata
dai seguenti fatti:
• I sistemi proximity coupling sono molto diffusi in ambito industriale,
agricolo e commerciale, e il loro uso è limitato all’identificazione di
prodotti, animali e beni di consumo. Trattandosi di utilizzi ormai
“assodati” si è preferito muoversi in direzione dei tag UHF, che sono
attualmente al centro della ricerca scientifica.
• Esistono già dei lavori di tesi concernenti tag RFID in banda HF, in
particolare [2].
• In vista di applicazioni RFID avanzate, come ad esempio il rilevamento di un parametro ambientale (temperatura, pressione, umidità etc.)
tramite un sensore a bordo del tag, sono d’interesse sistemi passivi
long-range, dal momento che non necessitano di un cambiamento pe-
CAPITOLO 1. INTRODUZIONE
3
riodico delle batterie e che possono funzionare anche a svariati metri
di distanza dal reader.
La normativa ISO/IEC 18000-6, sezione B, rilasciata nell’agosto 2004,
detta i parametri per le comunicazioni wireless nella banda da 860 a 960MHz,
in particolare le regole per la comunicazione reader-tag in modalità halfduplex (ovvero: mentre il reader trasmette il tag ascolta e viceversa). Le
specifiche della normativa diventano anche più stringenti in Europa, dove vigono le norme ETSI; queste sono riportate di seguito considerando
rispettivamente le due fasi di comunicazione: reader → tag e tag → reader.
1.2.1
Comunicazione reader → tag
Nessun tag è autorizzato a trasmettere senza aver ricevuto e correttamente interpretato una richiesta del reader. Il campo EM trasmesso è formato da un’onda portante la cui frequenza deve trovarsi nell’intervallo 865870MHz, modulata in ampiezza (ASK) da un pattern binario con data-rate
40kb/s. La spaziatura in frequenza tra i canali è fissata a 100kHz.[1] In
questa tesi la frequenza operativa è f =869.5MHz, corrispondente a una lunghezza d’onda λ=34.5cm nel vuoto. La potenza in trasmissione è limitata
a PT ,ERP =500mW, corrispondenti a PT ,EIRP =820mW, sebbene i regolamenti italiani si stiano adeguando ai meno restrittivi regolamenti UE che
permettono una potenza in trasmissione pari a 4W EIRP nella stessa banda.
La potenza disponibile PAV ai morsetti dell’antenna del tag in condizioni
di adattamento d’impedenza è data dalla formula di Friis:
λ 2
,
(1.1)
PAV = PT GT (θt , φt )GR (θr , φr )
4πr
dove GT (θt , φt ) e GR (θr , φr ) sono i guadagni delle antenne del reader e del
tag nelle rispettive direzioni di trasmissione - ricezione ed r è la distanza.
A
B
1
0
1
1
0
1
0
0
1
Tb
1
0
t
Figura 1.3: Codifica di linea Manchester
La codifica di linea dei bit trasmessi è di tipo Manchester come in
Fig.1.3: associare una transizione a ciascun simbolo è utile per facilitare
CAPITOLO 1. INTRODUZIONE
4
il tag nel sincronizzarsi. Un altro parametro importante è la profondità di
modulazione:
A−B
M=
,
(1.2)
A+B
dove A e B sono il massimo e il minimo dell’ampiezza della portante.
Gli standard ISO/IEC ammettono M =18% o M =100%, ma solo la prima
profondità di modulazione è permessa dalle specifiche ETSI.
La comunicazione reader → tag consta di 7 fasi:
1. Preamble Detect: una portante RF non modulata, trasmessa per almeno 400µs, durante i quali il tag si accende e accumula l’energia dal
campo EM.
2. Preamble: 9 zeri Manchester NRZ.
3. Delimiter: 10 bit standard che segnalano l’inizio della trasmissione.
4. Command: il comando vero e proprio.
5. Parameter: a seconda del comando, possono essere trasmessi dei parametri aggiuntivi.
6. Data: dati.
7. CRC-16: sequenza di controllo; se la verifica del CRC (Cyclic Redundancy Check) non è soddisfatta, si chiede la ritrasmissione.
Nel prosieguo si terranno in considerazione solo le prime due fasi, le
uniche a influenzare il comportamento del front-end analogico.
1.2.2
Comunicazione tag → reader
Il tag invia informazioni al reader sfruttando il cosiddetto backscattering.
Durante la risposta il reader continua a fornire energia tramite una portante
RF non modulata. Il tag ha a bordo un interruttore di backscatter, che a
seconda del valore logico inviato, cortocircuita o apre i morsetti dell’antenna.
a)
b)
Figura 1.4: Possibili stati del tag: a) alta riflettività o “mark”. b) bassa riflettività
o “space”
CAPITOLO 1. INTRODUZIONE
5
Nel primo caso, lungo di essa si forma un’onda stazionaria; la potenza
non viene trasferita al carico ma viene in larga parte riflessa (ad eccezione di
quella consumata dalla stessa antenna per le perdite ohmiche al suo interno).
Questa condizione è detta “ad alta riflettività”. Nel secondo caso, ovvero
nella condizione di “bassa riflettività”, c’è adattamento di impedenza tra
l’antenna e il carico, e la potenza trasferita al chip è massima.
Particolare attenzione va rivolta alla condizione di alta riflettività, infatti
in questo stato al chip non viene erogata potenza dall’antenna; è necessaria
dunque una forma di immagazzinamento dell’energia.
Il data-rate è fissato a 40kb/s, cui corrisponde un periodo di simbolo Tb
pari a 25µs, con una tolleranza ±15%. La codifica di linea è la FM0 come
in Fig.1.5: le transizioni occorrono all’inizio di ogni bit e a metà del periodo
di bit di ogni 0 logico.
0
0
1
0
1
1
0
1
0
1
Figura 1.5: Codifica di linea FM0
Le fasi della comunicazione tag → reader sono 4:
1. Quiet: un intervallo di tempo in cui non avviene backscattering.
2. Preamble: un pacchetto noto di bit che segnala l’inizio della trasmissione.
3. Data: dati.
4. CRC-16: sequenza di controllo.
1.3
1.3.1
Caratterizzazione del transponder
Progetto dell’antenna
In questo lavoro non viene trattato il design dell’antenna, tuttavia sono
importanti alcune considerazioni di carattere generale. Affinché vi sia massimo trasferimento di potenza tra l’antenna e il chip, si deve perseguire
l’adattamento di impedenza. Quest’ultima è in genere del tipo
ZIN = RIN +
1
jωCIN
(1.3)
per il chip e
ZANT = RRAD + jωLANT
(1.4)
CAPITOLO 1. INTRODUZIONE
6
per l’antenna (RRAD è la resistenza di radiazione). Vi è allora adattamento
se RRAD = RIN e ωLANT = (ωCIN )−1 . In genere la lunghezza elettrica delle
antenne è progettata in modo da eliminare eventuali componenti reattive di
ZANT , ma in questo caso, come appena visto, un’antenna leggermente fuori
risonanza permette di evitare la presenza sul chip di induttori integrati,
che si traducono in costi aggiuntivi. Alla luce di queste considerazioni, è
modello equivalente del chip
RRAD /2
LANT /2
in1
PAV
RIN /2
CIN
VIN
RRAD /2
LANT /2
in2
RIN /2
Figura 1.6: Schematico equivalente del tag
possibile schematizzare il transponder come in Fig.1.6 e usare l’equazione
di Friis 1.1 senza introdurre fattori di degradamento dovuti a mismatch. Il
valore di picco della tensione in ingresso al chip risulta
r
PAV 1
VIN ≃ 2
,
(1.5)
RIN ωCIN
da cui sembrerebbe d’obbligo progettare lo stadio d’ingresso in modo da minimizzare RIN e CIN . Tuttavia, riducendo RIN si ridurrebbe di conseguenza
RRAD , e con essa il guadagno dell’antenna, la quale raccoglierebbe energia
in modo meno efficiente. Inoltre, non è possibile ridurre simultaneamente
RIN e CIN , dato che le due grandezze sono correlate.
1.3.2
Il chip: struttura di principio
Il chip è composto da un front-end analogico e da un core digitale. Lo scopo
di questo lavoro è il progetto degli stadi di protezione ESD-OV, rivelazione
ASK e rettifica, evidenziati in rosso in Fig.1.7. A valle, un regolatore si
occupa di stabilizzare il livello di tensione per fornire al core un’alimentazione il più possibile costante. L’interfaccia tra il blocco analogico e quello
digitale è composta da un comparatore, un blocco Power-On-Reset (POR),
il cui compito è fornire ai registri del core un segnale di reset all’inizio delle
operazioni onde evitare metastabilità dei flip-flop, un circuito di recupero
del clock e un transistor di backscatter.
CAPITOLO 1. INTRODUZIONE
in1
7
rect
in1
in2 vdd_unreg
rect
protezione
OV-ESD
in2
detector
ASK
grnd
charge
pump
regolatore
grnd
grnd
vdd
BIT
backscatter
POR
comparatore
recupero
clock
bckscatter
POR
PORN
Ck
core digitale
Figura 1.7: Blocchi del chip
1.3.3
Tecnologia utilizzata
Le simulazioni sono state effettuate in ambiente ADSTM . Il processo di
riferimento - per il quale è fornito un apposito design-kit - è il SGB25V
della IHPTM ; si tratta di un processo BiCMOS 0.25µm a 19 maschere,
schematizzato in Fig.1.8.
Oggigiorno i processi CMOS si spingono fino a 32nm, pertanto la tecnologia in questione, lanciata nel 1998, appare obsoleta. Tuttavia, rappresenta
un buon compromesso tra processi vecchi e nuovi, poiché le tensioni di soglia
dei transistor non sono troppo alte, come nei primi, e le correnti di leakage
non sono eccessive come nei secondi. Entrambe queste caratteristiche (tensioni di soglia e correnti di leakage), infatti, fanno da collo di bottiglia per
la velocità e la funzionalità dei tag RFID. Inoltre, in vista di un’immissione
nel mercato, i costi di produzione vanno ridotti il più possibile.
Il processo SGB25V consente l’uso dei dispositivi descritti in tabella 1.1,
8
εR
εR
εR
εR
εR
εR
CAPITOLO 1. INTRODUZIONE
Figura 1.8: Cross-section del processo IHP - SGB25V
CAPITOLO 1. INTRODUZIONE
9
Tabella 1.1: Componenti disponibili nel design-kit
Nome
Commento
nmos
transistore nMOS. VTtyp =0.61V (short channel),
0.6V (long channel), 0.59V (narrow channel)
pmos
transistore pMOS. VTtyp =-0.51V (short channel), -0.63V (long channel), -0.66V (narrow
channel)
RFnmos
estensione del modello nMOS, si considerano
elementi L − C − R parassiti
RFpmos
estensione del modello pMOS, si considerano
elementi L − C − R parassiti
inmos
transistore nMOS isolato. VTtyp =0.6V (short
channel), 0.59V (long channel), 0.58V (narrow
channel)
MVcap
diodo varicap
npnVH, npnVP,
npnVS, npnVHP
transistori BJT npn
dpsd, pn nw,
dnw, dpant,
dant
diodi
rsil, rpnd,
rppd, rhigh
resistori
cmim
capacitore MIM (Metal - Insulator - Metal)
ntap, ptap
modellazione del contatto di bulk per substrati
nep
oltre a induttori integrati e diodi di protezione contro sovratensioni e scariche
elettriche.
Capitolo 2
Detector ASK
Il circuito che verrà progettato in questo capitolo svolge un triplice ruolo:
1. Convertitore AC/DC: un raddrizzatore a doppia semionda e un filtro RC passa-basso consentono di commutare il segnale sinusoidale ai
capi dell’antenna in una tensione costante. In condizioni “estreme”,
ovvero a svariati metri di distanza dal reader, il charge pump non è
ancora in grado di attivarsi, ma propaga questa tensione (agisce da
feed-through), permettendo al tag di funzionare comunque.
2. Balun: il segnale bilanciato dell’antenna viene convertito in un segnale sbilanciato, confrontato cioè con un potenziale di riferimento o di
“massa”.
3. Detector ASK: il segnale inviato dal reader al transponder viene filtrato
per rimuovere la componente RF e rivelare l’inviluppo binario in banda
base. Il comparatore a valle si occupa poi di tradurre l’inviluppo in
un segnale digitale a due livelli: 0 e vdd.
L’impedenza del detector, insieme a quella del charge pump, costituisce
l’impedenza d’ingresso dell’intero chip, dal momento che i due circuiti sono direttamente connessi ai morsetti dell’antenna e che a valle del charge
pump un condensatore di bypass di capacità elevata “nasconde” il resto del
circuito. D’ora innanzi, per comodità, si adotterà la seguente simbologia:
Segnale
Simbolo
Max{in1 − in2}
V0
rect - grnd
in1
in2
in1-in2
VU
V0
2
V0
−2
cos(ω0 t) =
cos(ω0 t) =
V0
2 cos(2πf0 t)
− V20 cos(2πf0 t)
VI = V0 cos(ω0 t) = V0 cos(2πf0 t)
10
CAPITOLO 2. DETECTOR ASK
2.1
11
Rettificatore a ponte di diodi
Quella in Fig.2.1 è la classica struttura di rettifica full-wave a ponte di diodi
rect
D1
D2
in2
D3
in1
CB
D4
grnd
Figura 2.1: Rettificatore a ponte di diodi
(detta anche “a ponte di Graetz”). Ignorando per semplicità carica e scarica
di CB , quando VI = V0 cos(ω0 t) è abbastanza per attivare alternativamente
le coppie di diodi (D2 ,D3 ) e (D1 ,D4 ), VU si assesta a V0 − 2Vγ , dove Vγ è
la tensione di soglia. È facile intuire che l’uso del ponte di Graetz limita
VU
V0 cos(ω0 t)
2Vγ
t
Figura 2.2: Tensione in uscita dal ponte di Graetz
severamente il range d’azione del transponder, infatti finché V0 < 2Vγ i diodi
non conducono e VU = 0. Possibili soluzioni sono l’uso di diodi Schottky
(Vγ si riduce di circa la metà) o di transistori LVT (Low Voltage Treshold,
la soglia VT n è considerabilmente più bassa che in un normale transistore)
connessi a diodo. Tuttavia nessuno dei due dispositivi è disponibile nel
processo IHP-SGB25V.
2.2
2.2.1
Rettificatore CMOS
Caratterizzazione
Il rettificatore è composto da due transistor pMOS (M1 ed M2 ) e due
transistor nMOS (M3 ed M4 ). Sia
CAPITOLO 2. DETECTOR ASK
12
rect
M1
M2
in1
in2
CB
M4
M3
grnd
Figura 2.3: Rettificatore CMOS
VT = Max{VT n , |VT p |}.
(2.1)
VI = V0 cos(ω0 t) > VT
(2.2)
Se
la coppia di transistor (M2 , M3 ) è attiva, infatti VGS3 > VT n e VSG2 > |VT p |.
Se invece
VI = V0 cos(ω0 t) < −VT
(2.3)
ad attivarsi è la coppia (M1 , M4 ). Fintantoché
−VT < VI < VT
(2.4)
tutti i transistor sono off. Trascurando per semplicità la scarica di CB , VU
viene mantenuta all’ultimo valore immagazzinato nel condensatore, ovvero
VT . L’espressione dell’uscita è allora
|V0 cos(ω0 t)| se |VI | > VT
VU =
(2.5)
VT
se |VI | < VT
= Max {V0 cos(ω0 t), VT }
(2.6)
La forma d’onda in Fig.2.4 deve essere filtrata per eliminare l’eccessivo
ripple. Tuttavia il filtraggio non deve sopprimere l’inviluppo ASK di VI , che
ha componenti intorno a 40kHz. La posizione ottimale del polo è allora tra
50kHz e 50MHz, in modo da eliminare esclusivamente la componente UHF e
di permettere un’agevole comparazione. Il valore di tensione effettivamente
consegnato al charge pump risulta allora pari al valor medio di VU , di cui
segue il calcolo. In riferimento alla Fig.2.5, in cui è riportato un periodo di
VU , dev’essere
1
VT
TA =
arcsin
,
(2.7)
ω0
V0
π
1
VT
−
arcsin
,
(2.8)
TB =
ω0 ω0
V0
CAPITOLO 2. DETECTOR ASK
13
VU
VT
t
V0 cos(ω0 t)
Figura 2.4: Tensione in uscita dal rettificatore CMOS
VU
V0
VT
TA
TB
t
Figura 2.5: Un periodo di VU
da cui
VU
=
=
=
=
2.2.2
ω0
π
Z
π
ω0
0
"
Z
Max {V0 sin(ω0 t), VT } dt
#
Z π
TA
2ω0
2ω0
VT dt + V0
sin(ω0 t)dt
π
0
TA
2
VT
VT
VT arcsin
+ V0 cos arcsin
π
V0
V0
q
2
VT
VT arcsin
+ V02 − VT2 .
π
V0
(2.9)
(2.10)
Confronto con il ponte di Graetz
In Fig.2.6 si mettono a confronto i valori di V U in funzione di V0 per ciascuno
dei due rettificatori. Si nota come la struttura CMOS sia più adatta per bassi
voltaggi in ingresso. Questa sua peculiarità la rende preferibile rispetto al
ponte di Graetz, che ha prestazioni migliori solo dopo che V0 > 4V, ovvero
quando è ormai il charge pump a valle a fornire potenza al tag. La struttura
full-wave non è paragonabile a quella CMOS in termini di tempo di salita:
CAPITOLO 2. DETECTOR ASK
14
VU [V]

6


5

Graetz
CMOS
4


3












2
1






1






V0 [V]
2
3
4
5
6
7
Figura 2.6: Confronto fra i due rettificatori
alla prima sono necessari svariati ms, alla seconda bastano qualche decina
di ns per entrare a regime.
2.3
Dimensionamento dei dispositivi
In precedenza si è affermato che il segnale VU necessita di un filtraggio che
non sopprima la modulazione ASK. In particolare è necessario che il polo
del filtro si trovi tra 50kHz e 50MHz. Un semplice filtro RC è sufficiente allo
scopo, e può essere realizzato in maniera “smart” sfruttando le resistenze
degli switch attivi. È facile dimostrare che i transistor in conduzione nel
rect
Ron-p
in1
in2
CB
Ron-n
grnd
Figura 2.7: Circuito equivalente al ponte, quando VI > VT
ponte di Fig.2.3 conducono in regione lineare (come si conviene a degli interruttori), infatti (nel caso di transistor nMOS) la loro VGS > VDS + VT n .
Con cautela, si può ricorrere all’approssimazione
1 2
ID = kn (VGS − VT n ) VDS − VDS
≃ kn (VGS − VT n ) VDS ,
(2.11)
2
CAPITOLO 2. DETECTOR ASK
15
per cui
Ron-n =
VDS
1
=
=
ID
kn (VGS − VT n )
W
L n
nel caso di transistor nMOS, e
Ron-p =
VSD
1
=
=
ID
kp (VSG − |VT p |)
1
µn Cox (VGS − VT n )
1
W
L p µp Cox (VSG
− |VT p |)
(2.12)
(2.13)
per transistor pMOS. La situazione, nel caso in cui VI > VT , è rappresentata in Fig.2.7 (per semplicità non si considerano le capacità associate
ai transistor). Non risulta perciò riduttivo considerare un’unica resistenza
equivalente
R = Ron-n + Ron-p
(2.14)
in serie con la capacità CB . La funzione di trasferimento del filtro è
H(jω) =
R
1
jωCB
1
+ jωC
B
=
1 − j2πf RCB
1 + (2πf RCB )2
che ha modulo
|H(jω)| = p
1
1 + (2πf RCB )2
.
(2.15)
Il polo si trova dunque a fT = (2πRCB )−1 . Invertendo, RCB = (2πfT )−1 ,
nonché
"
#
1
1
1
.
+ W
CB =
W
2πfT
L n µn Cox (VGS − VT n )
L p µp Cox (VSG − |VT p |)
(2.16)
Per ragioni di simmetria, è preferibile che la transconduttanza dei transistori
nMOS e pMOS sia la stessa (si avrebbe altrimenti uno sbilanciamento delle
correnti nei due rami). Per il processo Si-Ge
IHP-SGB25V, µn = βµp (β ≃
W
W
3.35), da cui discende che L p = β L n . La 3.51 diventa
(VGS
1
1
+
− VT n ) (VSG − |VT p |)
CB
1
=
.
2πfT
µn Cox
W
L n
Poiché infine è ragionevole supporre
(VGS − VT n ) ≃ (VSG − |VT p |) = ∆φ,
si ha
W
L
n
4πfT CB
=
,
µn Cox ∆φ
W
L
=
p
4πβfT CB
.
µn Cox ∆φ
(2.17)
(2.18)
(2.19)
Il parametro ∆φ dipende dalla tensione ai capi dell’antenna, e la resistenza
CAPITOLO 2. DETECTOR ASK
16
Tabella 2.1: Parametri tecnologici del processo IHP-SGB25V
Nome
µn
µp
Cox
Valore
cm2
V·s
cm2
98.95
V·s
F
0.006 2
m
331.483
degli switch è a esso inversamente proporzionale. Nel worst-case, ovvero nel
caso in cui VGS e VSG siano poco più grandi delle rispettive soglie, Ron-n
ed Ron-p sono tutt’altro che trascurabili. Poiché un eccessivo aumento di
R rischia di tagliare fuori la componente ASK, nella scelta dei parametri si
è considerato un valore basso (0.2V) per ∆φ. Va anche considerato che la
capacità CB deve essere grande abbastanza da esibire una bassa impedenza
alla frequenza operativa f0 . Scegliendo dunque CB = 3pF ed fT pari
al
W
valore intermedio tra 50kHz e 50MHz, risulta W
=
5.69/0.24µm,
L n
L p =
W
β L n = 19.06/0.24µm.
2.4
Protezione da scariche elettrostatiche (ESD) e
sovratensioni
La carica elettrostatica, che si accumula sulla superficie del chip e su altri
isolanti in prossimità del die in fase di produzione e di bonding, può dar
luogo a forti scariche, in grado di indurre il breakdown delle giunzioni e
quindi di danneggiare i dispositivi. Dev’essere allora previsto un cammino
a bassa resistenza, che permetta alla corrente di ridurre la differenza di
potenziale.
Il circuito di protezione va posizionato tra i terminali d’ingresso in1
e in2, una posizione critica visto l’impatto sull’efficienza e sull’impedenza
d’ingresso.
Gli usuali diodi di clamping non possono essere usati per due motivi:
1. Un aumento di capacità tra gli ingressi è da evitare, poiché, come
spiegato nel capitolo successivo, questa causa una riduzione della componente resistiva dell’impedenza vista tra in1 e in2, e dunque una
maggiore difficoltà nella realizzazione dell’antenna.
2. Se la tensione d’ingresso è abbastanza alta da attivare i diodi, qualsiasi modulazione d’ampiezza al di sopra della soglia verrebbe quasi
interamente cancellata.
CAPITOLO 2. DETECTOR ASK
rect
D1
M3
D2
RF
CC
M4
in1
A
CF
17
M5
in2
RC
M2
M1
grnd
Figura 2.8: Circuito di protezione ESD
Si considererà allora il circuito tratto da [5] e rappresentato in Fig.2.8. In
occasione di un evento ESD, |in1 − in2| tende a crescere improvvisamente. Il
filtro RC del detector in genere non è abbastanza veloce da tener traccia del
picco; i transistor M1 -M4 permettono a rect e grnd (i segnali in uscita dal
detector) di inseguire la variazione, trasferita da CC al gate di M5 . Quest’ultimo si accende, completando un percorso a bassa resistenza per le cariche,
formato da M1 -M5 -M4 o M2 -M5 -M3 , a seconda della polarità del picco.
Una volta terminata la scarica, M5 viene spento tramite RC . La resistenza,
insieme a CC , forma un filtro CR passa-alto. Pertanto, la modulazione AM
di rect non influenza il gate di M5 , impedendo al circuito di protezione di
accendersi ed evitando perdite di informazione. Come dimostrato in Fig.2.9,
400
IDS.i, uA
300
VGS=2.500
VGS=2.000
200
VGS=1.500
100
VGS=1.000
0
VGS=0.500
-100
0
1
2
3
4
5
VDS
Figura 2.9: Test del transistor nMOS di dimensioni minime: IDS (VDS )@VGS
il processo IHP - SGB25V consente una differenza di potenziale massima di
circa 4V tra due morsetti qualsiasi dei transistori MOS; avvicinando eccessivamente il tag al reader, potrebbe verificarsi il breakdown dei dispositivi.
Il circuito è in grado di sopperire a tale limitazione nel seguente modo: la
stima della tensione di picco in ingresso avviene tramite rect: se il segnale
non supera la somma delle soglie dei diodi la protezione non si attiva; in
caso contrario, il potenziale del nodo A insegue rect, accendendo M1 e M2 .
CAPITOLO 2. DETECTOR ASK
18
Il cammino a bassa impedenza formato da M1 e M2 causa disadattamento
di impedenza, forzando la tensione d’ingresso a decrescere secondo un meccanismo di feedback. Anche in questo caso è necessario un filtro passa-alto
RF -CF per prevenire la soppressione della modulazione ASK.
2.5
Il morsetto grnd
In un circuito integrato non è disponibile un morsetto di terra, ma è comunque necessario un potenziale di riferimento, o le tensioni nei vari blocchi
risultano floating. Lo scopo del morsetto grnd è fornire questa tensione di
riferimento. Come in un circuito digitale il substrato di tipo p è a massa
e le n-well sono a VDD , il contatto di bulk per gli nMOS è a grnd, mentre
quello dei pMOS è collegato al potenziale più alto all’interno del circuito
(rect, nel caso del detector). Far assumere ai substrati n e p un certo valore
Port
S1
Num=1
Port
D
Num=3
grnd!
Port
W
Num=4
S nwell!
ihp_ntap1_v
I2
R=262.85 Ohm
G
Port
G1
Num=1
D ihp_pmos_v
M2
w=w
l=l
ng=1
_M=1
D
G
Port
G
Num=1
sub!
S
Port
D1
Num=1
ihp_nmos_v
M1
w=w
l=l
ng=1
_M=1
ihp_ptap1_v
I1
R=262.85 Ohm
Port
S
Num=2
Figura 2.10: Definizione di due nuovi simboli e delle variabili globali
di potenziale non è “gratis”, infatti il contatto di bulk vi è collegato tramite
una resistenza che modella il percorso tra il morsetto e le regioni stesse.
Come indicato in tabella 1.1, questi resistori sono direttamente inclusi nel
design-kit per il processo IHP-SGB25V, e prendono il nome di ptap e ntap:
il loro valore, 262.85Ω, non può essere modificato. In circuiti contenenti molG
D
n-well
G
SB
ntap
D
p-sub
S
B
ptap
Figura 2.11: Modellazione dei contatti di bulk tramite ptap e ntap
ti transistor è piuttosto scomodo dover tener conto di questi componenti (si
devono inserire ogni qual volta si contatta il bulk di un transistor!), pertanto
si è preferito definire dei nuovi simboli e delle variabili globali; queste ultime
CAPITOLO 2. DETECTOR ASK
19
si ottengono in ADS tramite un punto esclamativo “!”, come in Fig.2.11.
sub! è il substrato p, grnd! corrisponde al grnd dello schematico 2.3 e nwell!
G
D
S
B
p-well
n-well
p-sub
Figura 2.12: Dispositivo nMOS isolato
è la tasca n in cui si trovano i pMOS. Il processo permette anche l’utilizzo di
dispositivi nMOS isolati o floating well, realizzati “incapsulando” una p-well
in una n-well, come illustrato in Fig.2.12.
2.6
Simulazioni
Il circuito progettato è stato implementato e simulato in ambiente ADS
(Fig.2.13). Il trasformatore TF, di cui è possibile scegliere l’impedenza d’ingresso, emula l’antenna del transponder; nei sistemi operanti in banda HF
le antenne del reader e del tag sono effettivamente delle bobine. La n-well
dei dispositivi pMOS è connessa a rect, il segnale a potenziale più alto
limitatamente al rivelatore d’inviluppo.
rect
Tran
Tran1
StopTime=10.0 nsec
MaxTimeStep=1.0 nsec
S
W
S
G
ihp_pmos
M12
w=19.06 um
l=0.24 um
W
D
D
SGB25V_include
SGB25V_include
cornerDIO=Typical
cornerMOS=Normal
cornerBIP=Typical
cornerRES=Typical
cornerCAP=Typical
cornerRCX=Typical
ihp_pmos
M13
w=19.06 um
l=0.24 um
G
TRANSIENT
SGB25V INCLUDE
in1
in2
ihp_cmim_v
C1
c=3 pF
w=54.66 um
l=54.66 um
in2
D
D
in1
S
TF
TF1
T=1.00
G
G
VtSine
SRC1
Vdc=1 V
Amplitude=5 V
Freq=869.5 MHz
Delay=0 nsec
Damping=0
Phase=0
ihp_nmos
M11
w=5.69 um
l=0.24 um
S
ihp_nmos
M10
w=5.69 um
l=0.24 um
grnd!
Figura 2.13: Implementazione ADS dell’ASK detector
In Fig.2.14 è rappresentato l’output dell’ASK-detector, a fronte di un
segnale d’ingresso sinusoidale di ampiezza 1V. La capacità CB è stata rimossa per evitare il filtraggio di rect. In analogia con la Fig.2.4, l’uscita è il
massimo tra l’ingresso e la tensione di soglia. Sebbene non vi siano elementi
di memoria, il valore VT , evidenziato dal marker M1, viene conservato nelle
capacità intrinseche dei transistor.
CAPITOLO 2. DETECTOR ASK
20
m1
time=7.552nsec
rect-var("grnd!")=0.699
rect-var("grnd!")
in1-in2
1.0
m1
0.5
0.0
-0.5
-1.0
0
2
4
6
8
10
time, nsec
Figura 2.14: Andamento di rect
Il segnale in uscita dall’ASK-detector per un ingresso sinusoidale di ampiezza 3V è rappresentato in Fig.2.15, e il suo valore è correttamente predetto
dalla 2.9. In questo caso la capacità CB permette un filtraggio adeguato,
come si nota dall’assenza di ripple. Il tempo di salita è di circa 100ns.
m1
time=274.2nsec
rect-var("grnd!")=2.264
m1
rect-var("grnd!")
2.5
2.0
1.5
1.0
0.5
0.0
0
100
200
300
400
500
time, nsec
Figura 2.15: Rettifica del segnale UHF e soppressione del ripple
Per verificare la capacità di rivelazione d’inviluppo del circuito, si è osservata la sua risposta a un segnale d’ingresso ASK. Quest’ultimo è stato
generato utilizzando il modulatore AM ModTuned, presente di default in
ADS. Come evidenziato in Fig.2.16, è possibile scegliere la profondità di
modulazione desiderata variando il parametro ModIndex. Il trasformatore
TF2 permette infine di ottenere un segnale differenziale.
CAPITOLO 2. DETECTOR ASK
21
in3
AM_ModTuned
MOD1
ModIndex=0.18
Fnom=869.5 MHz
Rout=50 Ohm
VtSine
SRC4
Vdc=0 V
Amplitude=1 V
Freq=869.5 MHz
Delay=0 nsec
Damping=0
Phase=0
in4
TF
TF2
T=1.00
Vf_BitSeq
SRC3
Vlow=0 V
Vhigh=1.5 V
Rate=40 kHz
Rise=1 nsec
Fall=1 nsec
BitSeq="1101011100111100"
Tstart=0.0 sec
Tstop=32 nsec
Tstep=0.01 nsec
Figura 2.16: Generazione di un segnale differenziale ASK
In Fig.2.17 e Fig.2.18 si riportano i risultati della simulazione. Nel primo
caso M = 0.18, nel secondo M = 1 (i due valori ammessi dagli standard
ISO/IEC). La forma d’onda viene filtrata, la componente ad alta frequenza
viene rimossa e l’informazione è traslata in banda base. È evidente (soprattutto nel secondo caso) che, quando il segnale in arrivo è alto, rect contiene
un residuo di modulazione ASK. Ciò si giustifica nel seguente modo: in fase
di progetto, si è ipotizzato che ∆φ = 0.2V; quando però le tensioni gatesource dei transistori sono significativamente maggiori delle soglie, ovvero
quando ∆φ > 0.2, il valore di R è piuttosto basso (si veda la 2.14). Questo
comporta un innalzamento della frequenza di taglio fT = (2πRCB )−1 , cui
corrisponde una cancellazione incompleta della componente UHF del segnale
d’ingresso.
CAPITOLO 2. DETECTOR ASK
22
1.5
1.0
in3-in4
0.5
0.0
-0.5
-1.0
-1.5
0
100
200
300
400
500
400
500
time, usec
1.2
rect-var("grnd!")
1.0
0.8
0.6
0.4
0.2
0.0
0
100
200
300
time, usec
Figura 2.17: Segnale binario ASK con profondità di modulazione del 18% e output
dell’ASK-detector
CAPITOLO 2. DETECTOR ASK
23
3
2
in3-in4
1
0
-1
-2
-3
0
100
200
300
400
500
400
500
time, usec
rect-var("grnd!")
2.0
1.5
1.0
0.5
0.0
0
100
200
300
time, usec
Figura 2.18: Segnale binario ASK con profondità di modulazione del 100% e output
dell’ASK-detector
Capitolo 3
Charge pump
I charge pump, o voltage multipliers, sono circuiti capaci di moltiplicare tensioni per un numero intero, tramite “pompaggio” di cariche in delle capacità. Le operazioni di charge pumping sono controllate tramite interruttori.
Questi circuiti trovavano applicazione nel settore delle memorie non volatili,
come le E2 PROM e le Flash, per la programmazione di transistor floatinggate. Nel caso dei tag RFID, permettono di ottenere tensioni piuttosto alte
anche partendo da segnali di poche centinaia di mV ai capi dell’antenna, e
dunque di aumentare sensibilmente il range d’azione del transponder.
3.1
Principi di funzionamento
In Fig.3.1 è riportato lo schema di principio di un voltage doubler. Nella fase
S1
Vout
φ
C
VDD
S2
S3
φ
φ
Figura 3.1: Voltage doubler
di clock φ, sono chiusi gli interruttori S1 ed S3 , e C si carica a VDD . Durante
φ si chiude S2 , e il piatto inferiore del condensatore assume il potenziale VDD ,
mentre lo stesso condensatore mantiene la carica Q = VDD · C dalla fase di
clock precedente. In altri termini, durante φ si ha
(Vout − VDD ) · C = VDD · C,
(3.1)
Vout = 2 · VDD .
(3.2)
o
24
CAPITOLO 3. CHARGE PUMP
25
In assenza di carico e in condizioni ideali, dunque, la tensione d’uscita è il
doppio di quella di alimentazione. Se in uscita è presente un carico RL − CL
S1
Vout
φ
VDD
S2
C RL
S3
φ
CL
φ
Figura 3.2: Voltage doubler con carico R − C
come in Fig.3.2, si avrà invece
Vout = 2 ·
C
· VDD .
C + CL
(3.3)
L’effetto del resistore RL è l’introduzione di un “ripple” in uscita, che può
essere adeguatamente smussato dimensionando CL .
3.2
Il voltage multiplier di Cockcroft e Walton
Il fattore moltiplicativo della tensione aumenta con il numero di stadi del
circuito. Questa tecnica è stata utilizzata dai premi Nobel Cockcroft e Walton per generare tensioni di circa 800.000V, necessarie per gli acceleratori
di particelle. Il loro moltiplicatore è schematizzato in Fig.3.3. I condensa-
Vout
CC
φ
φ
CB
φ
φ
CA
φ
φ
VDD
(a) Schematico
C2
C1
(b) Il moltiplicatore originale
Figura 3.3: Voltage multiplier di Cockcroft e Walton
tori hanno tutti lo stesso valore di capacità, C. Durante la fase φ, C1 è in
parallelo con CA e si carica a VDD . Durante φ, C1 è in parallelo con CB , ed
CAPITOLO 3. CHARGE PUMP
26
entrambi si caricano a VDD /2 poiché C1 = CB = C. Nel prossimo ciclo, C2
e CB condivideranno un potenziale VDD /4, mentre C1 tornerà a caricarsi a
VDD . Se il processo continua, la carica viene trasferita tra le capacità finché
Vout raggiunge il valore di 3 · VDD .
3.3
Il charge pump di Dickson
Nel 1976 J.Dickson presentò un modello di charge pump adatto per l’inserimento in circuiti integrati ([7]). Il principio di funzionamento è simile a
quello dei multipliers precedenti, e gli interruttori sono implementati tramite diodi. In Fig.3.4 e 3.5 sono schematizzate due realizzazioni, del tutto
equivalenti, del charge pump di Dickson. I nomi dei segnali sono adattati
alla Fig.1.7.
rect
D1
D2
D3
C
C
D4
D2N −3 D2N −2 D2N −1 D2N vdd unreg
C
C
C
C
Cbyp
grnd
in1
in2
Figura 3.4: Charge pump di Dickson
3.3.1
Caratterizzazione in tensione
D’ora innanzi, per comodità, si adotterà la seguente simbologia:
Segnale
Simbolo
Max{in1 − in2}
V0
in1
φ
in2
φ
vdd unreg - grnd
VU
rect - grnd
VI
VU − VI
VG
in1-in2
V0 cos(ω0 t) = V0 cos(2πf0 t)
V0
2
V0′
CAPITOLO 3. CHARGE PUMP
27
Tramite i condensatori di accoppiamento, i segnali φ e φ - che pur essendo
sinusoidali sono in tutto e per tutto assimilabili a due segnali di clock in
controfase - innalzano la tensione di uscita mediante pompaggio di carica
attraverso i diodi, che permettono flusso di corrente in una sola direzione.
Quando φ − φ < 0 il diodo D1 conduce finché la tensione al nodo 1 diventa
C
D2N vdd unreg
D2N −1
D2N −2
C
Cbyp
D4
D3
C
in2
rect
C
D2
C
grnd
D1
C
in1
Figura 3.5: Visione alternativa del charge pump di Dickson
V1 = VI − Vγ ,
(3.4)
dove Vγ è la tensione di soglia. Quando φ − φ > 0 la tensione al nodo 1
passa a
V1 = VI + (V0′ − Vγ ).
(3.5)
Il diodo D2 passa perciò in conduzione finché la tensione al nodo 2 diventa
V2 = VI + (V0′ − Vγ ) − Vγ .
(3.6)
Quando di nuovo φ − φ < 0 il nodo 2 passa a
V2 = VI + 2(V0′ − Vγ ).
(3.7)
Risulta quindi che, dopo 2N stadi,
VU = VI + 2N (V0′ − Vγ ) − Vγ .
(3.8)
Finora non si è tenuto conto delle capacità parassite dei diodi e dei collegamenti. Si può pensare di modellarle aggiungendo una capacità Cp fra i nodi
Vi , i ∈ {1, 2, . . . , 2N − 1, 2N } e la massa del circuito, grnd. La 3.8 diviene
C
V0
VU = VI + 2N
·
− Vγ − Vγ .
(3.9)
C + Cp 2
CAPITOLO 3. CHARGE PUMP
28
La 3.9 vale nella poco realistica condizione di corrente nulla in uscita. Si
supponga invece di avere un carico a valle del charge pump che assorbe da
quest’ultimo la corrente IU : in questo caso
C
V0
IU
− Vγ −
VU = VI + 2N
·
− Vγ .
(3.10)
C + Cp 2
f0 · (C + Cp )
Il termine proporzionale a IU può essere visto come una perdita dovuta
alla resistenza equivalente di Thévenin del circuito a valle: a una maggiore
corrente corrisponde una maggiore caduta di tensione su tale resistore, e
quindi un minore voltaggio in uscita. In [7] si dimostra che è necessario
aggiungere il termine in virtù del principio di conservazione della carica.
Si può osservare che [f0 (C + Cp )]−1 ha la stessa forma di un resistore a
capacità commutate, la cui “resistenza” è inversamente proporzionale a f0
e al “condensatore commutato” C + Cp .
La formula 3.10 è stata ricavata ipotizzando che la caduta di tensione
sui diodi sia costante e pari a Vγ . In applicazioni RFID low-power, tuttavia,
non si può ricorrere a questa approssimazione, poiché quando l’ampiezza
del segnale in1-in2 è confrontabile con Vγ , la tensione ai capi dei diodi è
fortemente non lineare. Si può allora ampliare la 3.10 con ulteriori termini
di degradazione come in [3], oppure procedere in maniera analitica come in
[6]. Nel seguito si adotterà questo secondo approccio.
3.3.2
Caratterizzazione in potenza
Caratteristica ingresso-uscita
Per limitare il ripple in uscita dovuto alla resistenza di carico, le capacità
indicate con C in Fig.3.4 e 3.5 devono essere dimensionate in modo tale
che la loro costante di tempo sia molto più grande del periodo del segnale
d’ingresso in1-in2:
IU
≪ f0 .
(3.11)
2πCVU
In questo modo, è possibile considerare la tensione sulle capacità e la tensione d’uscita come sorgenti dc. Di conseguenza, nell’analisi in frequenza,
i condensatori si possono trattare come corto-circuiti, i diodi appaiono in
configurazione parallela o antiparallela con l’uscita e tutta la tensione RF si
spartisce sui Di , i ∈ {1, 2, . . . , 2N − 1, 2N }.
Nell’analisi in continua, le C possono essere considerate circuiti aperti,
e i diodi stavolta risultano tutti in serie con l’uscita. La tensione su ciascun
diodo è pertanto
VG
Vd = ±V0 cos(ω0 t) −
,
(3.12)
2N
CAPITOLO 3. CHARGE PUMP
29
dove i segni “+” e “−” si applicano rispettivamente ai diodi di indice pari e
dispari. Sfruttando l’equazione di Shockley
Vd
Id = IS exp
−1 ,
(3.13)
ηVT
e ponendo per semplicità η = 1 si ottiene
V0
VG
dVd
IU = IS exp ±
.
cos(ω0 t) exp −
− 1 + Cp
VT
2N VT
dt
(3.14)
È possibile trovare la componente continua di IU sfruttando lo sviluppo in
serie di Fourier di una funzione esponenziale-cosinusoidale:
exp [±x cos(ωt)] = B0 (±x) + 2
∞
X
Bn (±x) cos(nωt),
(3.15)
n=1
dove Bn (·) è la funzione di Bessel modificata di prima specie di ordine n.
Risulta quindi che
V0
VG
I U = IS B0 ±
exp −
−1 .
(3.16)
VT
2N VT
Di conseguenza, la caratteristica ingresso-uscita del charge pump è espressa
intrinsecamente da
IU
VG
V0
1+
exp
= B0
.
(3.17)
IS
2N VT
VT
La corrente di saturazione è IS = 5.10183 × 10−19 , desunta dal modello
SpectreRFTM del diodo. Inoltre, dal capitolo precedente (assumendo per
semplicità Max{VT n , |VT p |} = VT n )
q
2
VT n
2
2
VG = VU − VI = VU −
VT n arcsin
+ V0 − VT n .
(3.18)
π
V0
Il grafico in Fig.3.6 (ottenuto con MathematicaTM ) riporta l’ampiezza V0
necessaria per una potenza in uscita PU = I U ·VU = 5µW, tramite risoluzione
numerica dell’equazione 3.17. Le curve tendono a saturare per N > 8, dato
che la moltiplicazione di V0 è limitata dalle cadute di tensione sui diodi.
Consumo
La potenza media in ingresso PIN necessaria per ottenere livelli dati di tensione VU e di potenza PU in uscita è la somma della potenza PL richiesta
dal carico e della potenza media PD dissipata in ciascun diodo, ovvero
Z
1 T
PD =
Vd (t)Id (t)dt,
(3.19)
T 0
CAPITOLO 3. CHARGE PUMP
30
V0 [V]


4



3


VU
VU
VU
VU
VU
= 10V
= 5V
= 2V
= 1V
= 0.5V


2




1




















































N
2
4
6
8
10
12
Figura 3.6: V0 richiesta in ingresso per una potenza in uscita di 5µW, in funzione
del numero di stadi
con T = 1/f0 . L’integrale 3.19 può essere calcolato esplicitamente ricordando le seguenti proprietà delle funzioni di Bessel modificate:
Z
1 T
2πx
exp A cos
dx = B0 (A)
(3.20)
T 0
T
e
1
T
e risulta
Z
T
A cos
0
2πx
T
2πx
exp A cos
dx = AB1 (A),
T
(3.22)
V0
VG
= IS VU B0
exp −
−1 ,
VT
2N VT
(3.23)
V0
VT
PD = IS V0 B1
× 1 − B0
VG
IS VG
exp −
+
×
2N VT
2N
V0
VG
exp −
.
VT
2N VT
(3.21)
Essendo
PL = VU I U
la 3.22 diventa
PD
V0
VG
= IS V0 B1
exp −
+
VT
2N VT
VI IS
V0
VG
PL
+
B0
exp −
−1 −
.
2N
VT
2N VT
2N
(3.24)
CAPITOLO 3. CHARGE PUMP
31
PIN [µW]



80


60

VU
VU
VU
VU
VU
= 10V
= 5V
= 2V
= 1V
= 0.5V





40



20


















1
2
3
4
5
6



N
Figura 3.7: PIN richiesta in ingresso per una potenza in uscita di 5µW, in funzione
del numero di stadi
Di conseguenza, la potenza media in ingresso è
PIN = 2N PD + PL
(3.25)
VG
V
V
−
0
0
= IS · e 2NVT VI B0
+ 2N V0 B1
− IS VI . (3.26)
VT
VT
L’equazione 3.25 può essere risolta in maniera numerica, a partire dai valori
di V0 trovati dalla 3.17: il risultato è rappresentato in Fig.3.7. Sembra
controintuitivo che a una minore VU corrisponda una maggiore PIN ; ciò è
dovuto al fatto che, per una data potenza in uscita, diminuendo VU deve
aumentare I U , e un aumento di corrente attraverso i diodi è peggiore di un
aumento di tensione ai loro capi in termini di dissipazione.
3.4
Modello equivalente dello stadio di rettifica
Trovare l’impedenza equivalente del tag è utile per due motivi:
1. per sfruttare al meglio la potenza disponibile ai morsetti dell’antenna,
si deve avere adattamento d’impedenza tra quest’ultima e il chip;
2. per massimizzare il reading range del tag il fattore di qualità, Q, della
rete RLC serie equivalente al transponder dev’essere massimizzato.
3. in vista della 1.5 RIN e CIN vanno minimizzate.
Nell’analisi seguente non si terrà conto dei parassiti dovuti al package e ai
bonding wires. Questi contributi, una volta noti, possono essere semplicemente sommati al risultato finale, poiché risultano in serie con il circuito
CAPITOLO 3. CHARGE PUMP
32
RC equivalente del die. Un primo passo consiste nel separare le capacità
connesse direttamente tra gli ingressi, come quelle dovute ai transistor del
bridge o ai diodi di protezione, dal circuito RC equivalente al resto del chip
(Fig.3.8). L’impedenza d’ingresso della rete è
in1
RR
Ci
CR
in2
Figura 3.8: Impedenza equivalente del tag
ZIN =
1
jωCi
1
jωCi
RR +
+
1
jωCR
1
RR + jωC
R
=
1
1 + jωRR CR
,
jω(Ci + CR ) 1 + jωRR (CR k Ci )
(3.27)
da cui è possibile estrarre resistenza e reattanza:
RIN =
XIN = −
2
RR CR
1
,
2
2
2
(Ci + CR ) 1 + ω RR (CR k Ci )2
(3.28)
2 (C k C )C
1 + ω 2 RR
1
R
i
R
.
2
2
2
ω(Ci + CR ) 1 + ω RR (CR k Ci )
(3.29)
Ipotizzando di dimensionare i dispositivi in modo da minimizzare RR e CR ,
le equazioni precedenti si semplificano assumendo
2 2 2
RR
CR ω ≪ 1;
si ha dunque
ZIN =
(3.30)
2
RR CR
1
,
−j
2
(Ci + CR )
ω(Ci + CR )
(3.31)
2
RR CR
,
(Ci + CR )2
(3.32)
o
RIN ≃
CIN ≃ Ci + CR .
(3.33)
Ora, combinando 3.32, 3.33 e 1.5 si nota come la tensione di picco in ingresso
sia indipendente da Ci :
r
r
PAV 1
PIN 1
VIN = 2
= 2
.
(3.34)
RIN ωCIN
RR ωCR
Ciononostante il valore Ci va tenuto sotto controllo, infatti la resistenza
equivalente decresce come Ci−2 ; se RIN diventa troppo piccola, la RRAD
dell’antenna deve decrescere di conseguenza, sorgono dunque problemi di
fattibilità.
CAPITOLO 3. CHARGE PUMP
3.4.1
33
Calcolo di RR e CR
Poiché a valle del voltage multiplier è posta una capacità di bypass molto
grande per immagazzinare energia necessaria nello stato di alta riflettività,
si può ignorare il carico ZL , che modella il resto del chip. L’impedenza
vista dall’antenna è dunque quella equivalente dello stadio di rettifica (ASK
detector + charge pump).
La capacità associata al diodo Di dipende dalla tensione Vd secondo la
seguente espressione (modello SPICE):
CD =



Cj0 A
m
se Vd < (F C)φ0
V
1− φd
0
Cj0 A
m+1
h
(1−F C)
1 − F C(1 + m) + m φVd0
i
(3.35)
se Vd > (F C)φ0
dove Cj0 è la capacità di giunzione a polarizzazione nulla, m è il coefficiente
di grading, F C è il coefficiente di capacità di svuotamento in polarizzazione
CD [fF]
25
20
15
10
5
Vd [V]
-2
-1
1
2
Figura 3.9: Capacità associata al diodo al variare di Vd
diretta, φ0 è il potenziale di built-in e A l’area del diodo. Poiché CD dipende
dalla tensione ai capi di Di (Fig.3.9), si può considerare un valore medio di
capacità nell’intero range di variazione di Vd :
CD
1
=
2V0
Z
V
G
V0 − 2N
V
G
−V0 − 2N
CD (Vd )dVd .
(3.36)
Lo stesso vale per la resistenza del diodo:
1
RD =
2V0
Z
V
G
V0 − 2N
VG
−V0 − 2N
IS
h
Vd dVd
i.
Vd
exp ηV
−
1
T
(3.37)
CAPITOLO 3. CHARGE PUMP
34
L’impedenza equivalente al diodo è allora il parallelo tra RD e C D :
Z D = RD k
1
.
jωC D
(3.38)
Il circuito equivalente è illustrato in Fig.3.10, e può essere semplificato
ZD
C
ZD
ZD
C
vdd unreg
in2
C
ZD
ZD
C
Cbyp
ZL
ZD
grnd
rect
C
in1
Ron-p
CB
Ron-n
Figura 3.10: Circuito equivalente dello stadio di rettifica
considerando che i diodi di posto pari e quelli di posto dispari sono attivi in
maniera alternata. Dunque, senza ledere la generalità, si considerano attivi i
diodi di indice dispari. Si ottiene allora il circuito in Fig.3.11. L’ammettenza
vista ai morsetti d’ingresso è
−1
1
1
YR =
Z D1 +
k Ron-n +
+ Ron-p
+
(3.39)
jωC
jωCB
−1
N
−1 X
2
+
+ Z D2k+1
jωC
k=3
−1
1
1
=
ZD +
k Ron-n +
+ Ron-p
+
(3.40)
jωC
jωCB
−1
2
+(N − 1)
+ ZD
.
jωC
CAPITOLO 3. CHARGE PUMP
35
in1
C
C
Z D2N−1
C in2
C
C
Ron-p
rect
C
CB
grnd
Ron-n
Z D2k+1
Z D3
Z D1
C
Z D2N−3
C
C
Figura 3.11: Circuito equivalente semplificato dello stadio di rettifica
3.5
3.5.1
Ottimizzazione del circuito
Numero di stadi
Come affermato in precedenza, dalla Fig.3.6 sembra conveniente un numero
di diodi inferiore a 16 (N = 8), poiché le curve tendono a saturare per un
numero di stadi maggiore. Tuttavia, i grafici in Fig.3.7 dimostrano come il
massimo della power efficiency sia raggiunto con un unico stadio (aumentando il numero di diodi aumenta di conseguenza la potenza dissipata). Questi
grafici devono però essere precisati tenendo in considerazione le perdite di
substrato dei diodi. Seguendo l’approccio di [4], si può considerare per il
diodo il circuito equivalente in Fig.3.12, con RSUB (≃10MΩ) e CSUB (≃2fF)
resistenza e capacità parassite del substrato. Sostituendo questo circuito nel
Di
sub RSUB
CDi
CSUB
Figura 3.12: Perdite di substrato del diodo
voltage multiplier, si nota che la dissipazione di potenza dovuta alle perdite
nei diodi di indice pari è nulla poiché la tensione ai capi della serie RSUB CSUB è approssimativamente una dc. La dissipazione dei diodi di indice
dispari, invece, è
1
PDSUB ≃ V02 RSUB (2πf CSUB )2 ,
(3.41)
2
CAPITOLO 3. CHARGE PUMP
36
ipotizzando che 2πf CSUB ≪ 1 [4]. La potenza media in ingresso (formula
3.25) diventa allora
PIN = 2N PD + PL + N PDSUB
(3.42)
VI − VU
V0
V0
VI B0
+ 2N V0 B1
+ (3.43)
= IS exp
2N VT
VT
VT
1
−IS VI + N V02 RSUB (2πf CSUB )2
2
In Fig.3.13 è rappresentato l’andamento di PIN in funzione del numero di
25
PIN [µW]
2
 RSUB (ωCSUB ) = 30µS
2
 RSUB (ωCSUB ) = 20µS

2
 RSUB (ωCSUB ) = 10µS

20












15






















10
N
2
4
6
8
10
12
Figura 3.13: PIN richiesta in ingresso per una potenza in uscita di 5µW e una
tensione in uscita di 2V, per tre valori di RSUB (ωCSUB )2
stadi, stavolta tenendo conto delle perdite di substrato. Sulla base di tali
grafici, si è scelto N = 5 (10 diodi).
3.5.2
Area dei diodi
Una volta scelto il numero di stadi, è necessario dimensionare i diodi in modo da ottimizzare la power efficiency. Considerando che l’area del diodo è
direttamente proporzionale alla corrente di saturazione IS , si può risolvere l’equazione PIN (kIS ), con k intero, fissando N = 5. La Fig.3.14 mette
in evidenza come, aumentando l’area dei diodi, aumenti l’efficienza. Tuttavia, non è conveniente realizzare diodi troppo grandi in quanto C D aumenterebbe di conseguenza. Alla luce di queste considerazioni, si è scelto il
dimensionamento W × L = 3 × 0.93µm2 .
L’ottimizzazione della sezione RF del tag (ASK-detector + charge pump)
e l’equazione 3.39 permettono di stimare l’impedenza d’ingresso del transponder. Quest’ultima varia con la distanza dal reader, conviene dunque perseguire l’adattamento nel caso in cui la potenza disponibile sia la minima
necessaria all’attivazione del circuito; per distanze inferiori l’adattamento
CAPITOLO 3. CHARGE PUMP
PIN [µW]
37



25



20
15
10




VU
VU
VU
VU
VU

= 0.5V
= 1V
= 2V
= 5V
= 10V












































k
2
4
6
8
10
Figura 3.14: PIN richiesta in ingresso per una potenza in uscita di 5µW, in funzione
dell’area dei diodi
si perde, ma la potenza disponibile è maggiore e il tag rimane comunque
operativo. Trascurando i contributi del circuito di protezione (che equivale
a porre Ci = 0), il valore di ZIN ottenuto è 81 − j269Ω.
3.6
Charge pump a MOSFET
3.6.1
Caratterizzazione in tensione
Il charge pump di Dickson può essere implementato anche con transistori
MOS connessi a diodo (Fig.3.15). In questo caso la 3.10 resta valida, ma la
tensione di soglia del diodo, Vγ , viene sostituita da VT n :
C
V0
IU
VU = VI + 2N
·
− VT n −
− VT n .
(3.44)
C + Cp 2
f0 · (C + Cp )
3.6.2
Caratterizzazione in potenza
Caratteristica ingresso-uscita
Nell’analisi che segue si ipotizzerà che i transistor siano di tipo floating
well. In questo modo le tensioni di soglia dei vari dispositivi non risentono
dell’effetto body, e valgono tutte VT n .
Il transistor di un diodo MOSFET, se acceso, deve trovarsi in saturazione, poiché VDS = VGS > VGS − VT n . La 3.12 conserva la sua validità, ma in
questo caso
µn Cox W
kn
Id =
(Vd − VT n )2 ,
(Vd − VT n )2 =
(3.45)
2
L n
2
CAPITOLO 3. CHARGE PUMP
38
C
vdd unreg
M2N
M2N −1
Cbyp
M2N −2
C
grnd
M4
C
in2
M3
M2
C
C
rect
M1
C
in1
Figura 3.15: Charge pump realizzato con diodi MOSFET
da cui
2
kn
VG
IU =
±V0 cos(ω0 t) −
− VT n .
2
2N
(3.46)
Il valor medio di IU si trova ricordando che
cos2 (ω0 t) =
e vale
IU
kn
=
2
"
V02
+
2
1 + cos(2ω0 t)
,
2
VG
2N
2
+
VT2n
#
VG VT n
+
.
N
(3.47)
(3.48)
Invertendo numericamente la 3.48 si ottengono dei grafici molto simili a
quelli in Fig.3.6. Un risultato interessante riguarda il fattore di forma dei
transistor. Per una data VU , si può modulare il rapporto W
L n in modo
da ottenere un numero N “di risonanza” tale per cui la V0 necessaria si
abbassa drasticamente. Le prestazioni rimangono invariate per VU superiori,
ma peggiorano considerevolmente per VU inferiori. Unesempio è raffigurato
in Fig.3.16(a). Tale fenomeno non si presenta per W
L n > 1.
CAPITOLO 3. CHARGE PUMP
39
V0 [V]



10

8
6




VU
VU
VU
VU
VU
V0 [V]
= 10V
= 5V
= 2V
= 1V
= 0.5V

10
8
6



4


2













2
4











4
(a)

























6
W
L




8
n

10



2
N
12
= 0.05








2











4
(b)










6
W
L










8
n





10










N
12
=3
Figura 3.16: V0 richiesta in ingresso per una potenza in uscita di 5µW, in funzione
del numero di stadi
Consumo
Anche in questo caso, l’integrale 3.19 si può valutare esplicitamente. L’espressione risultante è piuttosto complicata, vista la struttura ibrida dello
stadio di rettifica (ASK-detector + voltage multiplier). Nel caso in cui
VI = 0, tuttavia, si ottiene semplicemente che
PIN =
kn V02
· (2N VT n + VU ).
2
(3.49)
Nel seguito si farà riferimento a questa formula, poiché PIN (VI = 0) ≃
PIN . Il numero di stadi che garantisce la maggiore efficienza aumenta al
crescere di VU (Fig.3.17), dunque non è possibile operare una scelta definitiva
senza conoscere un intervallo indicativo di variazione della tensione d’uscita.
Anche in questo caso il modello è stato ampliato tramite l’aggiunta di perdite
proporzionalia V02 , si è inoltre verificato l’andamento di PIN aumentando il
rapporto W
L n : Il risultato è uno “shift” verso l’alto dei grafici. Nel primo
caso, più ovvio, ciò è dovuto al maggiore spreco di potenza nei dispositivi.
Il secondo caso risulta piuttosto controintuitivo: se per il charge pump a
diodi un aumento di area corrispondeva a una maggiore efficienza, cosı̀ non
è per il charge pump a MOSFET. Del resto, la 3.49 dimostra come PIN sia
direttamente proporzionale a kn = µn Cox W
L n.
3.7
Charge pump CTS
In Fig.3.18 è rappresentato l’andamento delle tensioni ai nodi k e k + 1 del
charge pump di Dickson. La quantità ∆V è l’aumento di potenziale che si
verifica tra due cicli di clock consecutivi, ovvero quando da φ − φ > 0 si
passa a φ − φ < 0 o viceversa. L’analisi che ha condotto alla 3.10 dimostra
CAPITOLO 3. CHARGE PUMP
40
PIN [µW]


35


30
VU = 2V
VU = 1V
VU = 0.5V





25












20




15











10



N
2
4
6
8
10
12
Figura 3.17: PIN richiesta in ingresso per una potenza in uscita di 5µW, in funzione
del numero di stadi
Vk+1 + ∆V
Vk + ∆V
Vk+1
Vk
Figura 3.18: Fluttuazione delle tensioni - Dickson charge pump
che
∆V =
V0
C
IU
·
−
.
C + Cp 2
f0 · (C + Cp )
(3.50)
La condizione necessaria per il funzionamento del charge pump è che ∆V
sia maggiore della soglia VT n (Vγ nel caso dei diodi), ovvero
∆V > VT n .
(3.51)
Il pumping gain del secondo stadio GV 2 è definito come la differenza tra V2
e V1 :
GV 2 = V2 − V1 = ∆V − VT n (V2 ),
(3.52)
dove VT n (V2 ) è la soglia di M2 , modificata dall’effetto body:
p
p
VT n (V2 ) = VT n + γ
V2 + 2φF − 2φF .
(3.53)
Man mano che il numero di stadi aumenta, il valore della soglia diventa paragonabile alla fluttuazione ∆V , limitando la moltiplicazione di V0 e dunque
il range di funzionamento del tag RFID. Il problema si può risolvere facendo
CAPITOLO 3. CHARGE PUMP
41
uso di transistor floating well, tuttavia questi dispositivi causano correnti di
substrato rilevanti, e il pumping gain è comunque degradato dalla VT n . La
struttura CTS (Charge Transfer Switch) permette di eliminare la tensione
di soglia dalla 3.52: risulta dunque più adatta per bassi valori di V0 .
3.7.1
CTS statici
MD3
MD2
1
1
2
MD5
MD4
3
4
vdd unreg
rect
MS1
MS2
MS3
MS4
MS5
C
C
C
C
C
Cbyp
in1
grnd
in2
Figura 3.19: Charge Pump a 2 stadi con CTS statici
I transistor MD1 − MD4 fissano il valore iniziale di ogni nodo, e non sono
coinvolti nel charge pumping. MS1 − MS4 sono i CTS; questi dispositivi sono
controllati dalla tensione del nodo successivo, implementando una sorta di
feedback. Se gli switch possono essere accesi e spenti nelle fasi di clock
designate, il movimento di carica può avvenire in una sola direzione. Ne
discende che la tensione più alta (Vk + ∆V ) di un nodo è uguale a quella più
bassa (Vk+1 ) del nodo successivo, infatti il CTS rimane acceso per tutto il
periodo di clock. Si ha allora
GV = GV 2 = V2 − V1 = ∆V.
(3.54)
Con riferimento alla Fig.3.19, quando φ è alto e φ è basso, il nodo 1
passa da V1 a V2 , il nodo 2 si trova a V2 , il nodo 3 passa da V3 a V3 + ∆V .
Il TR MS2 deve passare in conduzione tramite il nodo 3: la sua VGS è 2∆V ,
che deve essere maggiore della soglia modificata dall’effetto body:
2∆V > VT n (V2 ),
(3.55)
molto più facile da soddisfare della 3.51. D’altra parte, quando φ è basso e
φ è alto, la tensione del nodo 1 è V1 , quella del nodo 2 è V3 = V2 + ∆V , la
stessa del nodo 3. Per un funzionamento ideale, MS2 deve spegnersi, ovvero
2∆V < VT n (V1 ).
(3.56)
La 3.55 e la 3.56, tuttavia, non possono essere soddisfatte simultaneamente;
MS2 non si spegne completamente, dando luogo a charge sharing tra i nodi
CAPITOLO 3. CHARGE PUMP
42
Vk+2 + ∆V
Vk+1 + ∆V
Vk+2
Vk + ∆V
Vk+1
Vk
Figura 3.20: Fluttuazione delle tensioni - CTS statici
2 e 1. In questo caso il funzionamento del charge pump è complicato, e il
pumping gain è minore che nella 3.54. Vale la pena notare che il massimo
guadagno tra il nodo 1 e il nodo 3 è determinato solo dalla tensione di soglia
di MS2 :
(3.57)
Max(GV 2 + GV 3 ) = Max(V3 − V1 ) = VT n (V1 ).
3.7.2
CTS dinamici
grnd
Cbyp
MD1
MD3
MD2
1
MD5
MD4
2
3
4
vdd unreg
rect
MS2
MS1
MN1
MS4
MS3
MP2
MP1
MS5
MP4
MP3
MN2
MN3
MN4
C
C
C
C
C
in1
in2
Figura 3.21: Charge Pump a 2 stadi con CTS dinamici
Questo tipo di charge pump si differenzia dal precedente per l’aggiunta
dei pass transistor MN e MP per il controllo dinamico dei CTS, che si accendono tramite feedback e che, diversamente dal caso precedente, si spengono
completamente. Il pumping gain rimane invariato (eq. 3.54), e la Fig.3.20
conserva la sua validità.
CAPITOLO 3. CHARGE PUMP
43
Quando φ è alto e φ è basso, la tensione al nodo 1 e 2 è V2 , quella al
nodo 3 è V2 + 2∆V . Se
2∆V > |VT p | e 2∆V > VT n (V2 )
(3.58)
MP2 è acceso, facendo entrare in conduzione MS2 tramite la tensione al nodo
3. In questo periodo, MN2 è sempre spento, infatti la sua VGS = 0.
Quando φ è basso e φ è alto, la tensione al nodo 1 è V1 , mentre i nodi 2
e 3 si trovano a V1 + 2∆V . Se
2∆V > VT n (V1 )
(3.59)
(i bulk dei TR MP sono connessi ai rispettivi source) MN2 può accendersi e
MS2 può spegnersi completamente (VGS = V1 − (V1 + 2∆V ) = −2∆V < 0).
In questo periodo anche MP2 è off, impedendo a MS2 di controllare il nodo
3. Si può osservare che la coppia MN − MP costituisce un vero e proprio
inverter CMOS, la cui uscita controlla il gate del CTS. Le condizioni 3.58 e
3.59 stavolta possono essere soddisfatte in modo simultaneo.
Il progetto del charge pump CTS prevede che i clock φ e φ siano onde
quadre. Nel caso del transponder RFID, in1 e in2 sono segnali sinusoidali, perciò gli intervalli di transizione tra un periodo di clock e l’altro sono
piuttosto estesi, e danno luogo a charge sharing. La struttura, tuttavia, è
dotata di una certa robustezza rispetto alle variazioni delle forme d’onda
dei clock, poiché nei suddetti intervalli il gate dei transistor CTS si trova in
alta impedenza (MN e MP sono entrambi off) e conserva l’ultimo valore di
tensione caricato.
CAPITOLO 3. CHARGE PUMP
3.8
44
Simulazioni
Il charge pump a diodi progettato in questo capitolo è stato implementato
in ADS (Fig.3.22). Nelle simulazioni si è incluso anche l’ASK-detector, che
fornisce al charge pump la tensione VI e il morsetto di “massa” cui riferire
vdd unreg. Il condensatore di bypass Cbyp da 1nF è stato sostituito con
una capacità molto più piccola (5pF) e il carico in uscita si è supposto nullo
(IU = 0). In queste condizioni, il charge pump entra a regime molto più in
fretta.
vdd_unreg
ihp_cmim_v
C17
c=5.64 pF
w=74.99 um
l=74.99 um
ihp_pn_nw_v
D9
w=3 um
l=0.93 um
ihp_pn_nw_v
D7
w=3 um
l=0.93 um
ihp_cmim_v
C16
c=5.64 pF
w=74.99 um
l=74.99 um
ihp_pn_nw_v
D8
w=3 um
l=0.93 um
C
C18
C=1.0 nF
ihp_pn_nw_v
D6
w=3 um
l=0.93 um
ihp_cmim_v
C15
c=5.64 pF
w=74.99 um
l=74.99 um
ihp_pn_nw_v
D5
w=3 um
l=0.93 um
grnd!
ihp_pn_nw_v
D3
w=3 um
l=0.93 um
in1
ihp_cmim_v
C14
c=5.64 pF
w=74.99 um
l=74.99 um
ihp_pn_nw_v
D4
w=3 um
l=0.93 um
ihp_pn_nw_v
D2
w=3 um
l=0.93 um
rect
ihp_pn_nw_v
D1
w=3 um
l=0.93 um
SGB25V INCLUDE
ihp_cmim_v
C11
c=5.64 pF
w=74.99 um
l=74.99 um
ihp_cmim_v
C12
c=5.64 pF
w=74.99 um
l=74.99 um
SGB25V_include
SGB25V_include
cornerDIO=Typical
cornerMOS=Normal
cornerBIP=Typical
cornerRES=Typical
cornerCAP=Typical
cornerRCX=Typical
ihp_cmim_v
C13
c=5.64 pF
w=74.99 um
l=74.99 um
TRANSIENT
Tran
Tran1
StopTime=100.0 nsec
MaxTimeStep=1.0 nsec
ihp_cmim_v
C10
c=5.64 pF
w=74.99 um
l=74.99 um
in2
Figura 3.22: Implementazione ADS del charge pump a diodi
La Fig.3.23 evidenzia la crescita “a gradini” di vdd unreg durante il
transitorio iniziale. La tensione cresce negli intervalli in cui l’ultimo diodo
è in conduzione e carica Cbyp .
vdd_unreg-var("grnd!")
2.0
1.5
1.0
0.5
0.0
-0.5
0
2
4
6
8
time, nsec
Figura 3.23: Crescita “a gradini” di vdd unreg
10
CAPITOLO 3. CHARGE PUMP
45
In Fig.3.24 si riporta l’andamento di vdd unreg nei primi 10µs. Il tempo
di assestamento del charge pump è di circa 2µs per V0 = 2V. Di solito
la tensione fornita dal charge pump è troppo alta per le necessità del core
digitale, e un regolatore si occupa di confrontare vdd unreg con una tensione
di riferimento, Vref (che si può ottenere, ad esempio, tramite la Vγ di un BJT
connesso a diodo). L’espressione della tensione di alimentazione è allora
vdd=Min {Vref , vdd unreg}. In [19] e [20] sono descritti due tipi di regolatori,
particolarmente adatti per applicazioni RFID.
vdd_unreg-var("grnd!")
12
10
8
6
4
2
0
-2
0
2
4
6
8
10
time, usec
Figura 3.24: Il tempo di assestamento del charge pump a diodi è di circa 2µs per
V0 = 2V
In Fig.3.25 vengono graficate le tensioni di due coppie di nodi consecutivi del charge pump a regime. Si nota una perfetta somiglianza con la
fluttuazione rappresentata in Fig.3.18. I diodi non risentono di effetto body,
dunque il pumping gain è lo stesso per tutti i nodi, e vale GV = ∆V − Vγ .
Le forme d’onda sono “smussate”, poiché in1 e in2 sono segnali sinusoidali
e non onde quadre.
v7-var("grnd!")
v6-var("grnd!")
v2-var("grnd!")
v1-var("grnd!")
10
8
6
4
2
0
500
502
504
506
508
51 0
time, nsec
Figura 3.25: Fluttuazione delle tensioni ai nodi 1,2,6,7 del charge pump a regime
Anche il charge pump a MOSFET è stato implementato in ADS (Fig.3.26).
CAPITOLO 3. CHARGE PUMP
46
C17
c=5.64 pF
w=74.99 um
l=74.99 um
S
C16
c=5.64 pF
w=74.99 um
l=74.99 um
S
G
C15
c=5.64 pF
w=74.99 um
l=74.99 um
S
G
D
in1
G
C14
c=5.64 pF
w=74.99 um
l=74.99 um
C
C18
C=1 nF
ihp_nmos
M22
w=10 um
l=2 um
ihp_nmos
M16
w=10 um
l=2 um
grnd!
ihp_nmos
M21
w=10 um
l=2 um
ihp_nmos
M15
w=10 um
l=2 um
D ihp_nmos
M20
w=10 um
l=2 um
SGB25V INCLUDE
C11
c=5.64 pF
w=74.99 um
l=74.99 um
C12
c=5.64 pF
w=74.99 um
l=74.99 um
C13
c=5.64 pF
w=74.99 um
l=74.99 um
SGB25V_include
SGB25V_include
cornerDIO=Typical
cornerMOS=Normal
cornerBIP=Typical
cornerRES=Typical
cornerCAP=Typical
cornerRCX=Typical
S
D
rect
S
G
ihp_nmos
M17
w=10 um
l=2 um
S
G
D
D ihp_nmos
M23
w=10 um
l=2 um
S
D
G
D
vdd_unreg
ihp_nmos
M18
w=10 um
l=2 um
S
D
G
G
S
D
G
Il dimensionamento dei transistor è W
= 10/2µm, ma le prestazioni soL
n
W
no quasi le stesse per L n minori (va ricordato inoltre che, dalla 3.49,
PIN ∝ W
L n ).
ihp_nmos
M14
w=10 um
l=2 um
TRANSIENT
Tran
Tran1
StopTime=10 nsec
MaxTimeStep=1.0 nsec
C10
c=5.64 pF
w=74.99 um
l=74.99 um
in2
Figura 3.26: Implementazione ADS del charge pump a MOSFET
La Fig.3.27, se paragonata con la Fig.3.24, dimostra come l’effetto body
influenzi il funzionamento dei charge pump a MOSFET: a parità di condizioni, il valore raggiunto da vdd unreg è molto minore e il tempo di assestamento è considerevolmente più lungo. Benché i transistor floating well
non ne risentano, le correnti di substrato fanno sı̀ che le prestazioni non
differiscano di molto.
vdd_unreg-var("grnd!")
6
5
4
3
2
1
0
-1
0
2
4
6
8
10
time, usec
Figura 3.27: vdd unreg non entra a regime nemmeno dopo 10µs
CAPITOLO 3. CHARGE PUMP
47
In Fig.3.28, l’implementazione
ADS del charge pump con CTS dinamici.
W
Anche in questo caso L n = 10/2µm, sia per i transistor MDk sia per i
CTS. Per quanto riguarda i transistor di controllo, un criterio di progetto
può essere il guadagno g nella zona di transizione alto-basso (come affermato
in precedenza, la coppia MNk − MPk costituisce un inverter CMOS): si può
dimostrare ([18]) che
W
L n
g∝
(3.60)
λn − λp
G
G
D
D
vdd_unreg
S
S
D
D
M22
S
S
D
D
M21
S
S
D
D
M20
S
S
D
M19
S
M3
G
G
G
dove λn e λp sono i parametri di modulazione della lunghezza di canale
di MNk e MPk , rispettivamente; un guadagno molto alto permetterebbe di
evitare il charge sharing anche con forme d’onda
sinusoidali.
In questo caso,
W
W
=
2/0.5µm
e
=
β
=
6.7/0.5µm.
a titolo d’esempio, W
L n
L p
L p
M31
S
G
M34
M33
grnd!
D
S
W
D
S
D
S
C7
W
S
D
D
S
W
D
S
D
S
W
S
D
C1
G
M32
C
C6
C=1.0 nF
M28
G
M29
M27
G
M30
G
M2
M26
G
G
G
G
G
M4
M25
G
M24
G
G
D
rect
C8
C9
C10
in1
in2
Figura 3.28: Charge pump con CTS dinamici
L’introduzione dei CTS non migliora la tensione in uscita, ma diminuisce
sensibilmente il tempo di assestamento del charge pump, come mostrato in
Fig.3.29: dopo circa 50ns il circuito è a regime.
vdd_unreg-var(”grnd!”)
6
5
4
3
2
1
0
0.0
0.2
0.4
0.6
0.8
1. 0
time, usec
Figura 3.29: Tensione in uscita dal charge pump con CTS dinamici.
CAPITOLO 3. CHARGE PUMP
48
La Fig.3.30 è l’analoga della Fig.3.20. Per meglio verificare il funzionamento del charge pump, i segnali d’ingresso φ e φ, in questo caso, sono onde
quadre, come si può intuire dalle forme d’onda trapezoidali. Il guadagno
effettivo GV 2 = V2 − V1 è prossimo alla sua previsione teorica 3.54.
3.5
v2-var(”grnd!”)
v1-var(”grnd!”)
3.0
2.5
2.0
1.5
1.0
0.5
3.000
3.002
3.004
3.006
3.008
3.010
time, usec
Figura 3.30: Fluttuazione delle tensioni ai nodi 1 e 2 del charge pump con CTS
dinamici
In Fig.3.31, infine, si illustra il risultato della simulazione degli stadi
ASK-detector e voltage multiplier a diodi, posti in cascata; in questo caso
Cbyp = 300pF. Una situazione realistica prevede, all’inizio della comunicazione, l’invio al transponder di una portante RF non modulata per almeno
400µs, necessari per l’accumulo di energia (Preamble Detect). È chiaramente visibile l’effetto che la modulazione ASK ha sull’andamento di vdd unreg:
quando il livello è basso, il tasso di crescita è pressoché nullo. In questo senso, diminuire il valore di M semplifica le operazioni del charge pump (ma
aumenta la probabilità d’errore, come dimostrato in appendice), poiché il
livello basso si discosta di poco da quello alto. Le transizioni di rect da alto
a basso e viceversa sono sensibilmente più lente che nelle simulazioni del capitolo precedente: ciò è dovuto al considerevole carico capacitivo introdotto
dal charge pump.
CAPITOLO 3. CHARGE PUMP
49
2
in1-in2
1
0
-1
-2
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
1.4
1.6
1.8
2.0
time, msec
rect-var("grnd!")
vdd_unreg-var("grnd!")
12
10
8
6
4
2
0
-2
0.0
0.2
0.4
0.6
0.8
1.0
1.2
time, msec
Figura 3.31: Simulazione degli stadi ASK-detector e charge pump a diodi in
cascata.
Appendice A
Probabilità d’errore in
ricezione
Ipotizzando che il canale in cui transita l’informazione proveniente dal reader
sia di tipo gaussiano1 , è possibile un calcolo approssimato della probabilità
d’errore in ricezione.
Per una data distanza reader-tag e una data potenza in trasmissione, i segnali possibili ai capi dell’antenna sono due: V0H cos(ω0 t) (alto) e
V0L cos(ω0 t) (basso). A questi corrispondono due livelli di tensione in uscita
dall’ASK-detector (equazione 2.9):
2
VT
VT
H
H
VU =
VT arcsin
+ V0 cos arcsin
(A.1)
π
V0H
V0H
2
VT
VT
L
L
VU =
VT arcsin
+ V0 cos arcsin
(A.2)
π
V0L
V0L
Le ampiezze V0H e V0L sonolegate
dalla 1.2, tuttavia non è possibile espriL
H
mere in maniera esatta V U V U (si dovrebbe invertire la 2.9). Si può però
osservare che
q
2
VT
2
2
2
VT arcsin
+ V0 − VT ≃ V0 .
(A.3)
π
V0
π
H
L
In virtù della linearità, dunque, anche V U e V U sono legate dalla 1.2, o
L
H
VU ≃VU ·
1
1−M
.
1+M
(A.4)
In realtà, l’ambiente operativo dei sistemi RFID è più assimilabile a un canale riciano:
il transponder capta un segnale piuttosto forte, dovuto alla visibilità diretta (LOS) con il
reader, sommato a segnali più deboli, causati da fenomeni di riflessione/rifrazione.
50
APPENDICE A. PROBABILITÀ D’ERRORE IN RICEZIONE
2.0
V
q 2−
x
VT +
x
sin
2
h
arc
πx
VT
1.5
51
i
2
T
2
π
1.0
0.5
x
0.5
1.0
1.5
2.0
2.5
Figura A.1: Giustificazione grafica della A.3:
asintoticamente a quella in blu
3.0
la funzione in giallo tende
L
Si può assumere che la soglia S del comparatore si trovi a metà tra V U e
H
VU:
L
H
H VU +VU
VU
1−M
=
1+
.
(A.5)
S=
2
2
1+M
In base alla Fig.A.2, la probabilità d’errore è
L
VU
q
Tb
4
S
q
Tb
4
H
VU
q
Tb
4
ψ
Figura A.2: Calcolo della probabilità d’errore
Pe =
1
√
πN0
Z
S
q
Tb
4
−∞
H
 q 2 
H
x − V U T4b 



exp −
 dx

N0

(A.6)
=
1
· erfc
2
VU
M
·
·
2 1+M
r
Tb
N0
!
(A.7)
≃
1
· erfc
2
V0H
M
·
·
π 1+M
r
Tb
N0
!
(A.8)
APPENDICE A. PROBABILITÀ D’ERRORE IN RICEZIONE
52
dove N0 = kB T è la densità spettrale di potenza del rumore e Tb è definito
in Fig.1.3. In Fig.A.3 è graficato l’andamento di Pe in funzione di M per
un valore dato (2V) di V0H . Con M aumenta la spaziatura tra i livelli, è
dunque più difficile commettere un errore in ricezione.
Pe
0.001
10 -7
10 -11
10 -15
M
0.5
1.0
Figura A.3: Andamento di Pe in funzione di M
La codifica Manchester richiede una banda doppia rispetto a codifiche
come l’unipolare o la bipolare, tuttavia permette al tag di accorgersi degli
errori con probabilità superiore: affinché il transponder interpreti un “1” come uno “0” (o viceversa) si devono verificare due errori consecutivi, e questo
evento ha probabilità Pe2 . Un solo errore, invece, fa sı̀ che al transponder
giunga una delle sequenze alto-alto o basso-basso, entrambe non ammesse
dalla codifica in questione.
Appendice B
Dimostrazione della formula
3.15
Poiché exp [±x cos(ωt)] è una funzione pari di ωt = θ, la sua serie di Fourier
è composta di soli termini in coseno. Il coefficiente n-esimo è
Z
1 π ±x cos θ
an =
e
cos(nθ)dθ.
(B.1)
π −π
Dal grafico di ecos θ , riportato in Fig.B.1, si intuisce che
Z
2 π ±x cos θ
e
cos(nθ)dθ.
an =
π 0
(B.2)
L’integrale non è esprimibile in forma elementare; si può tuttavia far ricorso
ecos θ
θ
−2π
−π
0
π
2π
Figura B.1: Grafico di f (θ) = ecos θ
alle funzioni di Bessel modificate di prima specie: per un numero reale ν, si
definisce
Z
Z
1 π z cos θ
sin(νπ) ∞ −z cosh t−νt
Bν (z) =
e
cos(νθ)dθ −
e
dt,
(B.3)
π 0
π
0
che, per n intero, si riduce a
1
Bn (z) =
π
Z
π
ez cos θ cos(nθ)dθ.
0
53
(B.4)
APPENDICE B. DIMOSTRAZIONE DELLA FORMULA 3.15
54
Risulta quindi che
an = 2Bn (±x),
(B.5)
da cui
∞
e±x cos θ =
a0 X
+
an cos(nθ)
2
n=1
= B0 (±x) + 2
∞
X
(B.6)
Bn (±x) cos(nωt)
(B.7)
n=1
Bn (x)
B0 (x) B1 (x)
12
B2 (x)
10
8
B3 (x)
6
4
2
x
1
2
3
4
5
Figura B.2: Funzioni di Bessel modificate di prima specie
Bibliografia
[1] Finkenzeller, K., RFID Handbook: fundamentals and applications in
contactless smart cards and identification, 2nd ed. New York: Wiley,
1999
[2] Mele, P., Progettazione di RFID passivi CMOS in banda HF, Sept. 2005
[3] Barnett, R.E., Liu, J., Lazar, S., A RF to DC voltage conversion model
for multi-stage rectifiers in UHF RFID transponders, IEEE J. Solid-State
Circuits, vol. 44, no. 2, pp. 354-370, Feb. 2009
[4] Karthaus, U., Fischer, M., Fully integrated passive UHF RFID transponder IC with 16.7-µm minimum RF input power, IEEE J. Solid-State
Circuits, vol. 38, no. 10, pp. 1602-1608, Oct. 2003
[5] Facen, A., Design of a low-cost passive UHF RFID tag in 0.18µm CMOS
technology, Jan. 2008
[6] De Vita, G., Iannaccone, G., Design criteria for the RF section of UHF
and microwave passive RFID transponders, IEEE Trans. Microw. Theory
Tech., vol. 53, no. 9, pp. 2978-2990, Sept. 2005
[7] Dickson, J.F., On-chip high voltage generation in MNOS integrated
circuits using an inmproved voltage multiplier technique, IEEE J.
Solid-State Circuits, vol. 11, no. 3, pp. 374-378, June 1976
[8] SPICE
MOS
Model
BSIM3v3
http://www.device.eecs.berkeley.edu/ bsim3
[Online].
[9] Li, N., Huang, Z., Jiang, M., Inoue, Y., High efficiency four-phase all
PMOS charge pump without body effects, International Conference on
Communications, Circuits and Systems, 2008. ICCCAS 2008.
[10] Pylarinos, L., Charge pumps: an overview, University of Toronto [Online]. http://www.eecg.utoronto.ca/ kphang/ece1371/chargepumps.pdf
[11] Wu, J.T., Chang, K.L., MOS charge pumps for low-voltage operation,
IEEE J. Solid-State Circuits, vol. 33, no. 4, pp. 592-597, Apr. 1998
55
BIBLIOGRAFIA
56
[12] Tanzawa, T., Tanaka, T., A dynamic analysis of the Dickson charge
pump circuit, IEEE J. Solid-State Circuits, vol. 32, no. 8, pp. 1231-1240,
Aug. 1997
[13] Wang, C.C., Wu, J.c., Efficiency improving in charge pump circuits,
IEEE J. Solid-State Circuits, vol. 32, no. 6, pp. 852-860, June 1997
[14] Yao, Y., Shi, Y., Foster, F.Dai, A novel low-power input independent
MOS AC/DC charge pump, IEEE International Symposium on Circuits and Systems, 2005. ISCAS 2005. Volume , Issue , 23-26 May 2005
Page(s): 380 - 383 Vol. 1
[15] Hoque M.R., McNutt, T., Zhang, J., Mantooth, A., Mojarradi, M., A
high voltage Dickson charge pump in SOI CMOS, IEEE 2003 Custom
Integrated Circuits Conference
[16] Aziza, H., Bergeret, E., Perez, A., Portal, J.M., An efficient model
to evaluate the impact of design parameters on charge pump circuits
performances: application on RFID circuits, International Conference
on Design & Technology of Integrated Systems in Nanoscale Era, 2007.
DTIS. Volume , Issue , 2-5 Sept. 2007 Page(s):108 - 113
[17] Gosset, G., Rue, B., Flandre, D, Very high efficiency 13.56 MHz RFID
input stage voltage multipliers based on ultra low power MOS diodes,
IEEE International Conference on RFID, 2008. Volume , Issue , 16-17
April 2008 Page(s):134 - 140
[18] Rabaey, J.M., Chandrakasan, A., Nikolic, B., Digital integrated circuits: a design perspective, Englewood Cliffs, New Jersey: Prentice-Hall,
2002. pp. 184-198
[19] Mariotti, C., Progettazione di RFID UHF passivi in tecnologia CMOS
0.25µm: stadi modulatore e regolatore di tensione, Sept. 2009
[20] De Vita, G., Iannaccone, G., Ultra low power RF section of a passive
microwave RFID transponder in 0.35µm BiCMOS, IEEE International
Symposium on Circuits and Systems, 2005. ISCAS 2005. Volume , Issue
, 23-26 May 2005 Page(s): 5075 - 5078 Vol. 5
[21] Hoque, R.M., Ahmad, T., McNutt, T.R., Mantooth, H.A., Mojarradi, M.M., A technique to increase the efficiency of high-voltage charge
pumps, IEEE transactions on circuits and systems-ii: express briefs, vol.
53, no. 5, May 2006
[22] Abramowitz, M., Stegun, I.A., Handbook of mathematical functions with formulas, graphs and mathematical tables, 9th ed. New York: Dover,
1972, pp. 358-364
BIBLIOGRAFIA
57
[23] Lee, J.-W., Lee, B., Kang, H.-B., A high sensitivity, CoSi2 -Si Schottky
diode voltage multiplier for UHF-band passive RFID tag chips, IEEE
microwave and wireless components letters, vol. 18, no. 12, Dec. 2008
[24] European Commission, ICT - Information and Communication
Technologies - Work Programme 2009-10, [Online]. Available:
http://cordis.europa.eu/fp7/ict/