PROPOSTA DI TESI
Corso di Laurea Magistrale in Ing. Elettronica
Argomento
Studio e progetto su silicio di unità aritmetiche floating-point approssimate a basso consumo, per applicazioni
di elaborazione immagine e video.
Descrizione
La notazione floating-point, specificata nello standard IEEE-754 Standard, permette di rappresentare valori
numerici su un intervallo molto ampio, da valori frazionari molti piccoli, fino a numeri molto grandi. Il calcolo
aritmetico in notazione floating-point comprende anche l’esecuzione di operazioni complesse di allineamento
degli operandi, normalizzazione e arrotondamento. Per questi motivi, la realizzazione in hardware di unità
aritmetiche floating-point è molto più complessa rispetto alle unità in virgola fissa e comporta un significativo
incremento dell’area occupata e della potenza dissipata.
Nei casi in cui sia necessario limitare area e potenza, si possono seguire due strade alternative. La prima consiste
nell’utilizzo dell’aritmetica intera in sostituzione dell’aritmetica floating-point. Questo approccio non è però
sempre possibile, perché le caratteristiche dell’applicazione possono imporre variazioni dinamiche delle
grandezze numeriche troppo ampie per la rappresentazione a interi. Inoltre, la trasformazione di un algoritmo
complesso dalla versione floating-point a quella a interi non è in generale semplice e spesso comporta tempi di
analisi e ottimizzazione piuttosto lunghi. La seconda possibilità è rappresentata dall’uso di unità floating-point
approssimate e semplificate, in sostituzione di quelle complete, corrispondenti alle specifiche dello standard
IEEE. In questo caso, occorre cercare un opportuno compromesso tra l’accuratezza della rappresentazione
numerica e le percentuali di area e potenza risparmiate. La scelta migliore dipende dalla specifica applicazione
considerata, o dalla classe di applicazioni di interesse. Sono comunque molti gli algoritmi compatibili con qualche
grado di approssimazione nei valori numerici trattati, soprattutto nell’ambito dell’elaborazione dell’immagine e
delle sequenze video.
La tesi si colloca in questo scenario applicativo e è proposta come attività congiunta da STMicroelectronics (sede
di Catania) e Politecnico di Torino (Dipartimento di Elettronica e Telecomunicazioni).
Il lavoro si svolgerà secondo i seguenti passi principali:
Scelta di un settore applicativo per il quale possa essere proponibile l’uso di aritmetica floating-point
approssimata (per esempio, l’elaborazione di immagini HDR - High Dynamic Range)
Studio della rappresentazione floating-point e dei principali algoritmi per il calcolo aritmetico
Sviluppo di versioni semplificate degli algoritmi di calcolo in notazione floating-point e sostituzione
nell’applicazione scelta delle operazioni originali con le corrispondenti versioni semplificate
Verifica, mediante simulazione, della qualità e delle prestazioni dell’applicazione con aritmetica
semplificata
Sviluppo di modelli hardware (VHDL o Verilog) per le unità aritmetiche approssimate
Sintesi, place and route e caratterizzazione completa delle unità progettate, per derivare l’area
occupata e la potenza dissipata.
Altre informazioni
Durata prevista dell’attività: 6 mesi
Sede: STMicroelectronics Catania, gruppo AST ULPP
Requisiti: media non inferiore a 26/30
Rimborso spese: 300 euro / mese
Tutor presso STM: Francesco Pappalardo ([email protected])
Relatore presso Polito: Guido Masera ([email protected])
