Dipartimento di elettronica
Istituto Tecnico Statale “Luigi Einaudi” - Montebelluna
Reti elettriche lineari
Capitolo I – Metodi per la soluzione delle reti elettriche
Alessandro Bertelli – Mariano Zanchi
Riedizione a cura di Massimo Ballon
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
1
Reti elettriche
Sommario
1
Metodi per la soluzione delle reti elettriche .................................................................................. 4
1.1 Premessa ........................................................................................................................................ 5
1.2 I resistori e la legge di Ohm.......................................................................................................... 5
Esempio 1...................................................................................................................................... 6
1.3 Bipoli .............................................................................................................................................. 7
Esempio 2...................................................................................................................................... 8
1.4 Le leggi di Kirchhoff ..................................................................................................................... 8
Esempio 3...................................................................................................................................... 8
Prima legge di Kirchhoff................................................................................................................... 9
Esempio 4...................................................................................................................................... 9
Seconda legge di Kirchhoff............................................................................................................. 10
Esempio 5.................................................................................................................................... 10
Esempio 6.................................................................................................................................... 11
1.5 Connessioni tra resistori............................................................................................................. 11
Resistori in serie.............................................................................................................................. 11
Esempio 7.................................................................................................................................... 12
Partitore di tensione ........................................................................................................................ 13
Resistori in parallelo ....................................................................................................................... 14
Esempio 8.................................................................................................................................... 14
Partitore (o derivatore) di corrente.................................................................................................. 15
Esempio 9.................................................................................................................................... 16
1.6 Generatori ideali e reali.............................................................................................................. 17
Generatori di tensione ..................................................................................................................... 17
Esempio 10.................................................................................................................................. 18
Generatori di corrente ..................................................................................................................... 19
Esempio 11.................................................................................................................................. 20
1.7 Metodi per la soluzione delle reti elettriche.............................................................................. 20
Metodo di Kirchhoff ....................................................................................................................... 20
Esempio 12.................................................................................................................................. 21
Esempio 13.................................................................................................................................. 22
Metodo di sovrapposizione degli effetti.......................................................................................... 23
Esempio 14.................................................................................................................................. 23
Esempio 15.................................................................................................................................. 24
Metodo di Thevenin ........................................................................................................................ 25
Esempio 16.................................................................................................................................. 26
Esempio 17.................................................................................................................................. 26
1.8 Potenza elettrica .......................................................................................................................... 27
Bilancio energetico ......................................................................................................................... 27
Esempio 18.................................................................................................................................. 27
1.9 Caratteristiche elettriche dei resistori e cenni costruttivi ....................................................... 28
Esempio 19.................................................................................................................................. 29
Esempio 20.................................................................................................................................. 30
Tipologie ......................................................................................................................................... 30
Reti di resistenze ............................................................................................................................. 30
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
2
Reti elettriche
Potenziometri .................................................................................................................................. 30
1.10 I segnali ...................................................................................................................................... 32
Esempio 21.................................................................................................................................. 33
Segnali periodici significativi ......................................................................................................... 34
APPENDICE 1 .................................................................................................................................. 38
A.1
I quadripoli e i generatori dipendenti.................................................................................. 38
Esempio 1.................................................................................................................................... 39
APPENDICE 2 .................................................................................................................................. 41
A.2 Altri metodi per la soluzione delle reti elettriche..................................................................... 41
Metodo di Norton............................................................................................................................ 41
Esempio 2.................................................................................................................................... 41
Esempio 3.................................................................................................................................... 42
Metodo di Millman ......................................................................................................................... 44
Esempio 4.................................................................................................................................... 45
Metodo di Miller ............................................................................................................................. 45
Esempio 5.................................................................................................................................... 46
ESERCIZI GUIDATI ....................................................................................................................... 47
ESERCIZI PROPOSTI .................................................................................................................... 67
LABORATORIO .............................................................................................................................. 73
ESPERIENZA 1 Misura di resistenze ........................................................................................ 73
ESPERIENZA 2 Misura delle resistenze equivalenti di due reti ............................................... 74
ESPERIENZA 3 Misure di correnti e di tensioni ...................................................................... 74
ESPERIENZA 4 Misura di tensioni e correnti in una rete con due alimentatori........................ 75
ESPERIENZA 5 Verifica dei metodo di Thevenin .................................................................... 76
QUADRO RIASSUNTIVO .............................................................................................................. 79
Leggi e metodi per la soluzione delle reti elettriche....................................................................... 79
Potenza elettrica e bilancio energetico........................................................................................... 79
Connessioni di resistenze e partitori............................................................................................... 80
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
3
Reti elettriche
1
Metodi per la soluzione
delle reti elettriche
In questa Unità di Apprendimento vogliamo offrire una panoramica sui principali metodi di
soluzione delle reti elettriche lineari, cioè sulle migliori strategie che consentano di
calcolare le grandezze elettriche incognite di una rete. Ci occuperemo quasi esclusivamente
di circuiti in regime continuo. Partiamo dalla legge di Ohm, seppur tale principio,
unitamente alla conoscenza dei resistori e del metodo di Kirchhoff, sia stato già proposto
nel corso di Fisica; questo per poter svolgere in modo più omogeneo e sicuro la trattazione
dei vari metodi. Vengono dati per assimilati però i concetti relativi al significato fisico delle
grandezze elettriche tensione e corrente.
OBIETTIVI
Conoscere e saper trasformare le unità di misura delle grandezze elettriche
Conoscere il componente resistore e saper effettuare l'equivalenza di gruppi di resistori
connessi in serie e/o in parallelo
Conoscere la differenza tra bipoli attivi e passivi
Conoscere, comprendere e saper applicare le leggi di Ohm e di Kirchhoff e i metodi di
sovrapposizione degli effetti e di Thevenin per la soluzione delle reti
Conoscere, comprendere e saper applicare i metodi di Norton, Millman e Miller
Conoscere i generatori di tensione e di corrente e comprendere la differenza tra elementi
ideali e reali
Saper effettuare il bilancio energetico in una rete elettrica con componenti passivi resistivi
Conoscere la tipologia dei segnali elettrici più importanti
Saper risolvere esercizi di soluzione di reti elettriche
Saper utilizzare gli strumenti di laboratorio per sperimentare le varie metodologie e per
effettuare le misure delle grandezze elettriche
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
4
Reti elettriche
1.1 Premessa
Dando per acquisiti i concetti di tensione e corrente ricordiamo le unità di misura di queste due
grandezze elettriche.
La tensione si misura in volt [V], mentre la corrente in ampere [A].
In buona parte degli argomenti che verranno affrontati i valori delle correnti in gioco nei vari circuiti
sono al di sotto dell'ampere. Pertanto si ricorrerà ai suoi sottomultipli:
il milliampere [mA] fl 1 mA = 10-3 A
il microampere [µA] fl 1 mA = 10-6 A
Per la rappresentazione dei valori di tensione e di corrente si ricorrerà a caratteri maiuscoli nel caso
di regime continuo (tensioni e correnti costanti) o nelle occasioni in cui si vogliano indicare valori
istantanei particolari.
Per grandezze variabili nel tempo invece si utilizzeranno caratteri minuscoli.
Dal momento che questa Unità di Apprendimento è dedicata allo studio delle reti lineari in regime
continuo, per comodità di trattazione descriveremo le varie relazioni con lettere maiuscole; le leggi
rappresentate da tali relazioni sono comunque estendibili ai valori istantanei di tensioni e correnti
variabili nel tempo.
1.2 I resistori e la legge di Ohm
Il resistore è un elemento di circuito provvisto di due terminali (fig. 1) è pertanto un
bipolo ed è inoltre un componente passivo e lineare.
Per passivo intendiamo semplicemente dire che non ‘amplifica’ il segnale che lo attraversa; esso
inoltre dissipa potenza e la trasforma in calore per effetto Joule.
Con il termine lineare vogliamo invece evidenziare l'indipendenza del parametro R dal valore di
tensione applicata al resistore che identifica la relazione tra la corrente e la tensione.
Tale parametro è definito resistenza ed indica l'opposizione che il materiale conduttore offre al
passaggio di corrente.
La resistenza si misura in ohm [W], i cui multipli più usati sono
il chiloohm
il megaohm
[kW]
[MW]
fl 1 kW = 103 W
fl 1 MW = 106 W
I
I
I=
R
V
R
V
R
tgα =
1
R
a
0
Fig. 1 Simbolo elettrico
del resistore
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
V
Fig. 3 Caratteristica voltamperometrica
del resistore
Fig. 2
5
Reti elettriche
La legge di Ohm
L'unità di misura della resistenza trova una diretta giustificazione nell'omonima legge e cioè la legge
di Ohm, la quale afferma che (fig. 2)
in un componente di resistenza R, al quale viene applicata una tensione (o differenza di
potenziale) V, circola una corrente di valore direttamente proporzionale a V ed
inversamente proporzionale ad R.
Tradotta in equazione, la legge di Ohm viene così descritta
I=
V
R
(1.1)
Dalla (1.1) appare evidente quindi che 1W corrisponde alla resistenza di un conduttore
sul quale circola la corrente di 1A quando ai suoi terminali viene applicata la tensione di
1V.
L'equazione (1.1) può essere inoltre rappresentata su un diagramma cartesiano da una retta passante
per l'origine e di coefficiente angolare 1/R (fig. 3). Tale retta individua la caratteristica
voltamperometrica del resistore di valore resistivo R.
Possiamo pertanto affermare che
quanto maggiore è il valore della resistenza, tanto minore risulta la pendenza della
retta che ne rappresenta la caratteristica voltamperometrica.
Esempio 1
In figura 4 sono disegnate le caratteristiche voltamperometriche di due resistori. Individuarne i valori di resistenza.
I(mA)
40
R1
30
R2
20
10
0
1
2
3
4
V(V)
Fig. 4
A tal proposito, per ciascuna caratteristica, basta individuare le coordinate (tensione e corrente) di un punto e poi
applicare la legge di Ohm.
Dipartimento di elettronica
6
I.T.S. “L.Einaudi” - Montebelluna
Reti elettriche
Per determinare la resistenza R1, associata alla retta con pendenza maggiore, possiamo ad esempio scrivere
1
R1 =
= 50Ω
20 ⋅10 − 3
Per R2 (identificata dalla retta con coefficiente angolare più basso) invece si ottiene
2
R2 =
= 200Ω
10 ⋅ 10 −3
1.3 Bipoli
Nel paragrafo precedente abbiamo definito il resistore un bipolo passivo, in quanto non in grado di
amplificare un segnale elettrico e quindi non in condizione di fornire ad esso energia.
Bipoli in grado di erogare potenza sono i generatori, che vengono considerati pertanto bipoli attivi.
In figura 5 sono schematizzati i simboli elettrici più comuni con i quali vengono rappresentati i
generatori ideali di tensione e di corrente.
Il primo a sinistra dei simboli di figura 5a rappresenta un elemento di batteria, cioè un generatore di
tensione continua, e sarà quello che con maggior frequenza troveremo in questa Unità Didattica.
L'elemento (elettrodo) più lungo rappresenta il terminale positivo. Negli schemi successivi faremo
quindi a meno di inserire il simbolo +.
Nei bipoli attivi (fig. 6) la corrente ‘esce’ dal terminale positivo, mentre nei bipoli passivi vi ‘entra’.
E’ possibile identificare la tensione anche con una freccia,
V
V
V
a)
V
i
i
i
b)
Fig. 5 Simboli elettrici di generatori: a) di tensione; b) di corrente.
in alternativa ai segni + e -; la sua punta indica il terminale positivo. In un resistore, e generalmente in
un bipolo passivo, le frecce di tensione e corrente sono in opposizione (fig. 7).
Può capitare anche che, in un particolare circuito nel quale siano presenti più generatori, uno di
questi si comporti da bipolo passivo e cioè assorba corrente (e potenza).
I
I
I
+
+
R
V
-
V
-
bipolo attivo
bipolo passivo
Fig. 6
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
R
Fig. 7
7
Reti elettriche
Esempio 2
Nel circuito di figura 8 si individui il comportamento dei generatori di tensione presenti.
L'esempio fornisce già i valori e i versi delle correnti che entrano o escono dalle varie batterie.
Associando ad ogni generatore una freccia che indichi il verso della tensione e confrontando questa con la freccia relativa
alle correnti (fig. 9), possiamo affer mare che
2kW
1mA 5kW
3mA
4mA
4kW
15V
2V
5V
Fig. 8
— il generatore da 15V si comporta da bipolo attivo;
— il generatore da 5V si comporta da bipolo attivo;
— il generatore da 2V si comporta da bipolo passivo.
4mA
15V
Fig. 9
attivo
4mA
4mA
2V
5V
attivo
passivo
1.4 Le leggi di Kirchhoff
Risolvere una rete elettrica significa ricavare il valore delle grandezze incognite del relativo circuito
(spesso le correnti, ma anche resistenze o tensioni).
Per poter ora iniziare a fornire alcuni principi fondamentali che permettano di analizzare i circuiti
elettrici, dobbiamo indicare quali sono le parti essenziali che li compongono.
Si definisce nodo il punto di confluenza di tre o più elementi circuitali.
Si definisce ramo quella parte di circuito, costituita da uno o più elementi percorsi
dalla stessa corrente, che congiunge due nodi.
Si definisce maglia un percorso chiuso ottenuto passando attraverso più rami.
Esempio 3
Individuare i nodi, i rami e le maglie del circuito di figura 10.
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
8
Reti elettriche
I nodi nel circuito sono due e li abbiamo indicati con le lettere A e B. I rami sono tre (fig. 11) e possiamo notare
come tutti confluiscano su entrambi i nodi; questo, e lo vedremo più avanti, ci consentirà di ricavare informazioni
utili per l'analisi del circuito solo da uno dei due nodi.
A
A
R1
A
A
R1
R2
R2
V1
V1
R3
R3
V2
V2
B
B
Fig. 10
Fig. 11
ramo 1
B
B
ramo 2
ramo 3
Le maglie sono ugualmente tre (fig. 12): la prima è costituita dai rami 1 e 2, la seconda dai rami 2 e 3 e la terza dai rami 1 e
3.
A
A
A
R1
R1
R2
R2
V1
R3
V2
B
Fig. 12
V1
R3
V2
B
maglia 1
B
maglia 2
maglia 3
Prima legge di Kirchhoff
A questo punto introduciamo la I legge (o principio) di Kirchhoff la quale afferma che
in un nodo la somma delle correnti entranti è uguale alla somma delle correnti
uscenti.
Esempio 4
Calcolare le correnti dei circuito di figura 13.
Dopo aver individuato i nodi nel circuito notiamo la presenza di tre rami e quindi di altrettante correnti da
calcolare, dal momento che su ogni ramo circola una corrente diversa.
Nel nodo A la corrente I entra, la I1e la I2 escono.
Applicando la legge di Ohm possiamo calcolare il valore di I1 e di I2; ai capi dei due resistori è applicata la stessa
tensione.
Quindi
I1 = 10/1000 = 0,01 A = 10 mA
I2 = 10/2000 = 0,005 A = 5 mA
La corrente 1, erogata dal generatore, applicando la I legge di Kirchhoff, vale
I = 11 + I2 = 10 + 5 = 15 mA
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
9
Reti elettriche
L'equazione che porta al calcolo di I è la stessa che si ricaverebbe applicando la legge di Kirchhoff al nodo B, in
quanto in questo nodo confluiscono le stesse correnti del nodo A (per il nodo B la corrente I diventa uscente,
mentre I1 e I2 sono entranti).
I
A
I1
I2
1kW
10V
2kW
B
Fig. 13
Seconda legge di Kirchhoff
La II legge di Kirchhoff afferma che
in una qualsiasi maglia di una rete elettrica la somma algebrica delle tensioni è
nulla.
Questo principio può essere anche enunciato, qualora ogni ramo sia formato dalla serie di un
generatore ideale di tensione e di una resistenza, nel seguente modo:
in una maglia elettrica la somma algebrica delle forze elettromotrici associate ai
generatori è uguale alla somma delle cadute di tensione ai capi dei resistori.
Esempio 5
Applicare la II legge di Kirchhoff alle maglie individuate nel circuito di figura 8.
Per comodità abbiamo indicato in modo generico tensioni, correnti e resistenze del circuito di figura 8 e riportato in
figura 14 le tre maglie che costituiscono la rete.
Sono state inoltre segnate con delle frecce i versi delle tensioni in gioco.
Per poter tradurre in equazioni la legge di Kirchhoff alle tre maglie, si deve assegnare un verso di percorrenza a
ciascuna maglia in modo da individuare un riferimento per le tensioni da considerare positive; in figura 14 si
assume come positivo il verso orario.
R1
I1
V1
I3
I2
I2
R2
R2
R3
a
+
V3
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
V1
b
V1 – R1I1 – R2I2 + V2 = 0
–V2 + R2 I2 – R3I3 – V3 = 0
V1 – R1I1 – R3I3 – V3 = 0
10
R3
1k
+
V2
Fig. 14
La seconda legge di Kirchhoff si trasforma nelle seguenti equazioni:
maglia a
maglia b
maglia c
I3
1k
+
V2
I1 R1
c
V3
Reti elettriche
Inserendo i valori numerici delle grandezze, riportate nello schema di figura 8, lo studente può effettivamente
verificare la validità delle tre equazioni.
Esempio 6
Ricorrendo alla seconda legge di Kirchhoff si determini la tensione VAB del circuito di figura 10 sapendo che
R2=500W, V2=9V e la corrente che circola nel ramo 2 (fig. 11) è diretta verso il nodo B e vale 4mA.
1
Ridisegniamo il ramo in questione come in figura 15.
Specifichiamo che per VAB si intende la differenza di potenziale esistente tra i punti A e B, cioè VA - VB e che si è
inserita, come riferimento di tensione positivo, una freccia che punta verso il primo dei due terminali del parametro
di tensione. Applicando ora il secondo principio di Kirchhoff alla maglia costituita dal bipolo A-B, formato da R2 e
V2 e chiusa mediante la VAB, possiamo scrivere
VAB – R2I + V2 = 0
A
I = 4 mA
R2 = 500 W
VAB
V2 = 9V
B
Fig. 15
da cui
VAB = R2I – V2 = 0,5 . 4 – 9 = –7 V
Il risultato negativo indica che il terminale A si trova ad un potenziale inferiore di 7 V rispetto al terminale B;
possiamo altresì dire che VBA = 7 V.
NOTA
Per snellire l'espressione, evitando di inserire la forma esponenziale, abbiamo espresso la resistenza in kW e la
corrente in mA. Lo faremo qualche volta anche in seguito. Si prega pertanto di fare sempre attenzione alle unità di
misura.
Si ricordi che 1 kW • 1 mA = 1 V.
1.5 Connessioni tra resistori
Per lo studio di una qualsiasi rete elettrica, prima di applicare i vari metodi di analisi, é molto spesso
conveniente, qualora ve ne sia la possibilità, semplificare il circuito andando a sostituire gruppi di
resistori con il loro valore equivalente. Ciò é possibile se tali elementi sono connessi in serie o in
parallelo.
Resistori in serie
Due o più resistori si dicono in serie se sono percorsi dalla stessa corrente (fig. 16).
Nel caso di N resistori in serie, la resistenza equivalente a tale gruppo, indicata con Req, risulterebbe
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
11
Reti elettriche
Req = R1 + R2 + ... + R N
(1.2)
Questo vuol dire che, se al posto degli N resistori in serie ne viene inserito uno di valore ohmico
equivalente, determinato tramite l'equazione (1.2), i valori di tensione e di corrente del bipolo non
vengono modificati.
I
I
R1
R2
VAB
VAB
Req = R1 + R2 + ... + R N
RN
Fig. 16
Esempio 7
Verificare che i bipoli A-B negli schemi di figura 17 sono equivalenti.
Siano:
R1 = 250 W
R2 = 300 W
R3 = 400 W
La resistenza equivalente alla serie tra R1, R2 ed R3 risulta
Req = 250 + 300 + 400 = 950 Q.
Per verificare l'equivalenza dei bipoli A-B determiniamo la tensione VAB e la corrente I dei due circuiti di figura
17.
Mediante la II legge di Kirchhoff, applicata allo schema di figura 17a, possiamo scrivere
10 − 50 I − R1 I − R 2 I − R3 I = 0
da cui, inserendo i valori delle grandezze, otteniamo
I=
10
= 0,01A = 10mA
50 + 250 + 300 + 400
Stesso risultato ricaviamo per lo schema di figura b, inserendo nell'equazione alla maglia il termine R eq I al posto di
R1 I + R 2 I + R3 I . Infatti
R1 I + R 2 I + R3 I = (R1 + R 2 + R3 )I = Req I
Per questo motivo anche le tensioni VAB sono identiche, in quanto
V AB = R1 I + R 2 I + R3 I = Req I = 950 ⋅ 0,01 = 9,5V
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
12
Reti elettriche
A
A
I
I
R1
50W
50W
VAB
VAB
R2
Req
10V
10V
R3
B
B
R eq = R1 + R 2 + R3
a)
b)
Fig. 17
Partitore di tensione
Allorquando si voglia calcolare la tensione ai capi di un resistore costituente l'elemento di una serie,
conoscendo la tensione complessiva e non avendo interesse a determinare la corrente circolante nel
ramo (fig. 18), é possibile ricorrere ad una semplice formula diretta. Questa deriva dal fatto che
in un gruppo di resistori posti in serie la tensione si ripartisce su di essi in modo
direttamente proporzionale a ciascuna singola resistenza
Tale utile espressione risulta
VR = V
R
Req
(1.3)
V
coincide con la corrente circolante nella serie ed Req , nel caso di figura 18, risulta
Req
Req = R1 + R + R2 .
dove il termine
R1
R
V
R2
Fig.18
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
13
VR
Reti elettriche
Resistori in parallelo
Due o più resistori sono connessi in parallelo se si trovano sottoposti alla stessa
differenza di potenziale (fig. 19).
Per calcolare la resistenza equivalente di un gruppo di N resistori in parallelo si applica la seguente
formula
1
1
1
1
=
+
+ ... +
Req R1 R2
RN
(1.4)
che, per sole due componenti, si riduce all'espressione
Req =
R1 R2
R1 + R2
(1.5)
A
A
R1
R2
RN
VAB
Req
VAB
B
b)
a)
B
Fig. 19
Nel caso si debba calcolare la resistenza equivalente di tre o più elementi si applichi l'equazione
(1.4) oppure si esegua un primo parallelo tra due resistenze, ponendo il risultato nell'espressione di
parallelo con il terzo componente; si prosegua seguendo lo stesso criterio con il nuovo risultato posto
in parallelo con l'eventuale quarto elemento e così via.
Il secondo metodo è indicato nel caso in cui le varie operazioni di parallelo possano essere eseguite
con un veloce calcolo mentale.
E’ facilmente verificabile inoltre che la resistenza equivalente di un parallelo
composto da N resistenze di ugual valore R è pari a R/N.
Esempio 8
Calcolare la resistenza equivalente della rete di figura 20a.
Applicando l'equazione (1.4) ricaviamo
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
14
Reti elettriche
1
1 1 1
1
= + + =
Req 15 10 6 3kΩ
Req = 3kΩ
da cui
Al risultato appena determinato potevamo giungere eseguendo i passaggi mostrati nelle figure 20: prima il parallelo
tra i resistori da 15 e 10 kW, con valore equivalente, ricavato dall'applicazione della (1.5), pari a 6 kW; poi il
parallelo tra 6 kW e 6 kW con risultato finale 6/2 = 3 kW.
15kW
10kW
6kW
15//10 = 6kW
6kW
a)
6//6 = 6/2 = 3kW
c)
b)
Fig. 20
Partitore (o derivatore) di corrente
Consideriamo ora la connessione in parallelo di due resistori (fig. 21). Si vogliano calcolare le
correnti in ciascun ramo conoscendo quella che confluisce nel nodo; possiamo scrivere
I1 =
V
R1
I2 =
(1.6)
dove
V = IReq = I
R1 R2
R1 + R2
V
R2
(1.7)
(1.8)
I
I1
I2
R1
V
R2
Fig. 21
Sostituendo al termine V l'espressione a destra dell'equazione (1.8), prima nella (1.6) e poi nella
(1.7), otteniamo
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
15
Reti elettriche
I1 = I
R2
R1 + R2
(1.9)
I2 = I
R1
R1 + R2
(1.10)
Operando una divisione membro a membro tra la (1.9) e la (1.10) o tra la (1.6) e la (1.7) osserviamo
che
I 1 R2
=
I 2 R1
(1.11)
Possiamo dunque affermare che
le correnti circolanti su ciascun resistore di un parallelo stanno tra loro come le
resistenze dei rami opposti.
A conclusione del paragrafo risolviamo il problema proposto nel seguente esempio.
Esempio 9
Del circuito di figura 22 determinare il valore di tutte le correnti e delle tensioni incognite.
• Resistenza equivalente vista dal generatore: Req
Req = [2,6 + (6 // 4)] // 5 = 2,5 kW
(con il simbolo // indichiamo il parallelo tra due resistori)
• Corrente erogata dal generatore: I
I=
5
VG
=
= 2mA
Req 2,5 ⋅ 10 3
• Resistenza complessiva ramo sinistro: Rs
Rs = 2,6 + (6 // 4) = 5 kW
• Correnti su 2,6 kW (ramo sinistro) e sui 5 k W (ramo destro): Is e Id
A
2,6kW
B
6kW
VG
VG = 5V
4kW
C
C’
Fig. 22
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
16
5kW
Reti elettriche
Le due correnti sono uguali e pari a 1 mA, cioè la metà di quella totale, in quanto le resistenze dei rami sinistro
e destro hanno lo stesso valore.
• Tensione sui 2,6 kW: VAB
Applichiamo la formula (1.3) del partitore di tensione
V AB = 5 ⋅
2,6
2 ,6
= 5⋅
= 2,6V
2,6 + (6 // 4 )
2,6 + 2,4
• Tensione sul parallelo: VBC
I nodi C e C' sono equipotenziali e sul tratto di conduttore che li congiunge, considerato di resistenza nulla,
circola la corrente IS.
V BC = VG − V AB = 5 − 2,6 = 2,4V
• Correnti nei due rami del parallelo:I6k e I4k
Applicando il partitore di corrente
I 6k = I s ⋅
4
= 0,4mA
4+6
I 4k = I s ⋅
6
= 0,6mA
4+6
1.6 Generatori ideali e reali
I generatori trattati in questa Unità di Apprendimento vengono definiti indipendenti in quanto la
grandezza da loro prodotta non è legata a tensioni o correnti presenti in altri punti dei vari circuiti.
Si differenziano tra loro sia per la grandezza generata sia per il modello ideale o reale al quale fare
riferimento.
I generatori definiti dipendenti verranno brevemente analizzati nell'Appendice 1.
Generatori di tensione
IDEALI
Un generatore di tensione si dice ideale se fornisce una tensione indipendente dalla
corrente erogata e non condizionata quindi dal valore ohmico del carico che viene
alimentato
La caratteristica V-I di tale dispositivo (dove la tensione costituisce la variabile dipendente) é
pertanto quella di figura 23 ed è rappresentata da una semiretta parallela all'asse delle correnti (ascisse).
a)
VG
b)
IO
VO
VG
VO
RL
IO
Fig. 23 Generatore ideale di tensione
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
17
Reti elettriche
REALI
La tensione prodotta da un generatore in realtà diminuisce all'aumentare della corrente erogata.
Questo fenomeno può essere notato soprattutto per bassi valori ohmici del carico RL.
Un generatore reale di tensione può essere pertanto schematizzato con la serie tra un dispositivo
ideale e la sua resistenza interna RO, coincidente con quella di uscita se si guarda dal carico verso il
generatore (fig. 24a).
a)
b)
IO
VO
pendenza = -RO
VG
RO
VO
RL
VG
VG /RO
IO
Fig. 24 Generatore reale di tensione
La tensione VO, corrisponde a quella del generatore ideale (VG) solo nel caso in cui il carico risulti
scollegato (connessione a vuoto).
Generalmente invece si ha che
VO = VG - ROIO
(1.12)
L'espressione (1.12) si trasforma graficamente nella retta di figura 24b, che rappresenta la
caratteristica voltamperometrica del generatore.
Il valore della corrente in corrispondenza di VO = 0 si ottiene cortocircuitando l'uscita, è pari a VG/RO
ed è generalmente indicato con ICC (corrente di cortocircuito).
Esempio 10
Determinare il valore della tensione prodotta da un generatore reale su un carico di 250W sapendo che la tensione a
vuoto è 12V e la corrente con l'uscita in cortocircuito è 240mA.
Conoscendo il valore della corrente di cortocircuito possiamo determinare la resistenza interna del generatore.
RO =
VG
12
=
= 50Ω
I CC 0,24
Per calcolare la tensione di uscita con un carico di 250 W si può ricorrere alla formula del partitore di tensione
(eq.l.3) e quindi
VO = VG
RL
250
= 12 ⋅
= 10V
RO + RL
300
valore inferiore a quello a vuoto.
Da quanto esposto si deduce che.
affinché la tensione prodotta da un generatore possa essere considerata
indipendente dalla corrente erogata, la resistenza interna deve essere trascurabile
rispetto al valore ohmico minimo assunto dal carico (RO ideale = 0).
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
18
Reti elettriche
Generatori di corrente
IDEALI
Vengono definiti così quei dispositivi in grado di erogare una corrente di valore
indipendente dalla tensione ai loro morsetti e quindi non condizionata dal valore
ohmico di un eventuale carico.
La caratteristica voltamperometrica di questo tipo di generatore di corrente (fig. 25) è rappresentata
pertanto da una semiretta parallela all'asse delle tensioni (ascisse).
a)
b)
IO
IG
IO
IG
VO
RL
VO
Fig. 25 Generatore ideale di corrente.
REALI
La corrente erogata da questi generatori è in realtà dipendente dalla tensione presente tra i loro
terminali. Collegando un carico, quanto più questo assume valore ohmico elevato, tanto minore rispetto
al valore ideale risulta la corrente erogata. Questo effetto può essere pertanto schematizzato attraverso
un resistore posto in parallelo al generatore ideale e che identifica la resistenza interna del
dispositivo(fig. 26a).
Questa resistenza interna sottrae al carico una parte della corrente; il dispositivo eroga una corrente
pari a quella ideale solo in situazione di carico in cortocircuito. Vale la relazione
V
IO = IG − O
(1.13)
RO
che si trasforma graficamente nella caratteristica voltamperometrica mostrata in figura 26b dove, per
I O = 0 (connessione a vuoto), VO = RO I G .
a)
b)
IO
IO
pendenza = −
1
RO
IG
IG
RO
VO
RL
ROIG
Fig. 26 Generatore reale di corrente.
Dipartimento di elettronica
19
I.T.S. “L.Einaudi” - Montebelluna
VO
Reti elettriche
Esempio 11
Un generatore eroga una corrente di cortocircuito di 100mA mentre su un carico di 100W fornisce 90mA. Quanto
vale la sua resistenza interna?
La corrente IG del generatore ideale corrisponde a quella di cortocircuito e vale quindi 100mA.
Con il carico di 100W. sulla resistenza interna circola una corrente I pari a
I = 100 - 90 = l0mA
Dal momento che la tensione di uscita è
VO = RLIO = 100 . 0,9 = 9V
la resistenza interna vale
RO =
VO
9
=
= 900 Ω
I
0,01
Da quanto è stato detto si deduce che, affinché la corrente erogata da un generatore
sia pressoché indipendente dal carico, la resistenza interna (in parallelo) deve
assumere un valore elevato e tale da rendere trascurabile quella del carico stesso.
1.7 Metodi per la soluzione delle reti elettriche
Analizziamo ora alcuni tra i metodi più diffusi e pratici che permettono di determinare le grandezze
incognite di un circuito elettrico (o rete elettrica).
Metodo di Kirchhoff
Nel paragrafo 1.4 sono state proposte le due leggi di Kirchhoff, che si traducono la prima in
equazioni ai nodi (tante quante sono i nodi della rete meno uno), la seconda in equazioni alle maglie
(tante quante sono le maglie).
Per risolvere una rete elettrica, e cioè per determinare le grandezze incognite di un
circuito sotto analisi, è pertanto necessario individuare e scrivere un numero di
equazioni pari a quello delle grandezze da calcolare.
• Le equazioni possono essere scelte tra tutte quelle possibili, ai nodi e/o alle maglie, e devono
contenere tutte le incognite.
• Le equazioni formeranno un sistema che, risolto, fornirà il valore delle grandezze incognite.
• Prima di scrivere le equazioni ai nodi assegnare un verso arbitrario alle correnti incognite di tutti i
rami. Nel caso in cui, durante lo sviluppo del sistema, venissero determinate alcune correnti con
segno negativo, continuare lo svolgimento del sistema mantenendo lo stesso segno; ciò significherà
solo che il vero verso della corrente calcolata é opposto a quello fissato.
• Prima di scrivere le equazioni alle maglie fissare arbitrariamente un verso di percorrenza in modo da
individuare il riferimento positivo per le tensioni (come fatto nelle figure 14 dell'esempio 5).
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
20
Reti elettriche
Esempio 12
Risolvere la rete di figura 27 calcolando le correnti circolanti in ogni ramo.
1kW
3kW
18V
2kW
19V
1,5kW
3V
Fig. 27
Le correnti da calcolare sono tre, quanti i rami del circuito. Devono essere tre pertanto anche le equazioni da
individuare ed inserire nel sistema da risolvere. Riferendoci allo schema di figura 28, possiamo scegliere
l'equazione al nodo A e le equazioni alle due maglie interne a e b.
Come si può notare abbiamo provveduto ad evidenziare le tre correnti incognite, assegnando loro un verso
arbitrario, e fissato un riferimento di tensione positivo per le due maglie.
Si faccia attenzione inoltre che in questo esempio le resistenze vengono espresse in kW e le correnti in mA.
1kW
A
I1
I3
3kW
I2
18V
2kW
+
+
19V
1,5kW
a
b
3V
Fig. 28
Il sistema risulta perciò il seguente:
⎧ I1 = I 2 + I 3
⎪
⎨18 − 1I 1 − 2 I 2 − 3 − 1,5 I 1 = 0
⎪2 I − 3I − 19 = 0
3
⎩ 2
equazione nodo A
equazione maglia a
equazione maglia b
Svolgiamo ora il sistema
⎧
⎪ I1 = I 2 + I 3
⎪
⎨ 15 − 2,5 I1 − 2 I 2 = 0
2 I 2 − 19
⎪
⎪⎩ I 3 =
3
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
21
Reti elettriche
2 I 2 − 19 5 I 2 − 19
⎧
=
⎪ I1 = I 2 +
3
3
⎪⎪
2,5
(
)
15
−
5
−
19
−
2
I
I
2
2 =0
⎨
3
⎪
⎪ I 3 = 2 I 2 − 19
⎪⎩
3
Ricavando I2 dalla seconda equazione possiamo poi determinare il valore delle altre due correnti; otteniamo
dunque:
I1 = 2mA
I2 = 5mA
I3 = -3mA
La corrente I3 risulta pertanto entrante nel nodo A e non uscente come fissato in partenza.
Esempio 13
Calcolare le correnti e la resistenza R nel circuito di figura 29.
In questo caso le correnti incognite sono due in quanto la terza è quella imposta dal generatore da 2,5 mA.
1kW
I2
A
4kW
VAB = 5V
I = 2,5mA
I1
I
VAB
R
3V
B
Fig. 29
Servono comunque tre equazioni; si faccia però attenzione a non utilizzare quella della maglia che contiene il
generatore di corrente, in quanto la tensione ai suoi capi, di cui non viene richiesto il calcolo, diventerebbe una
quarta incognita.
Si potrebbero quindi in forma rigorosa scrivere le tre equazioni e risolvere il sistema. Se osserviamo bene lo
schema ci accorgiamo però che possiamo di volta in volta individuare una equazione contenente una sola incognita,
la quale può essere pertanto immediatamente calcolata.
L'equazione alla maglia destra (fissato ad esempio come verso di percorrenza quello orario) infatti ci permette
direttamente di calcolare I2, in quanto
V AB − 4 ⋅10 3 I 2 − 3 = 0
da cui
I2 =
5−3
= 0,5mA
4 ⋅ 103
Ora che conosciamo I2, applicando l'equazione al nodo A, possiamo calcolare I1; infatti
I = I1 + I 2
da cui
I1 = I − I 2 = 2,5 − 0,5 = 2mA
Infine, applicando semplicemente la legge di Ohm, determiniamo R.
R=
V Ab
5
=
= 2,5kΩ
I1
2 ⋅ 10 −3
Fino a quando l'allievo non ha acquisito una buona dimestichezza nell'analisi delle reti, anche in problemi come
questo è consigliabile scrivere inizialmente l'intero sistema.
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
22
Reti elettriche
Metodo di sovrapposizione degli effetti
E’ possibile calcolare una o più grandezze di una rete lineare considerando
separatamente l’effetto prodotto da ciascun generatore presente nel circuito,
annullando ogni volta l'azione degli altri generatori.
Annullare l'azione dei generatori significa:
-
cortocircuitare i generatori di tensione;
-
aprire i rami in cui sono inseriti i generatori di corrente.
I vari effetti dovranno successivamente essere sommati algebricamente; si terrà cioè conto, per
ciascuno di essi, del verso assunto dal parametro incognito rispetto a quello di riferimento.
Esempio 14
Calcolare con il metodo di sovrapposizione degli effetti la corrente I indicata nello schema di figura 30.
1,5kW
3kW
I
V18
3kW
15V
12V
Fig. 30
Effetto del generatore da 15 V (fig.31a)
I.
(generatore da 12 V cortocircuitato)
Si calcola IG:
IG =
15
= 5mA
[(3 // 3) + 1,5]⋅ 103
Si calcola I’ applicando il partitore di corrente:
I'=
IG
= 2,5mA
2
3kW
1,5kW
IG
I’
3kW
15V
I’’
1,5kW
3kW
3kW
12V
IG
Fig. 31
a)
b)
II. Effetto del generatore da 12 V (fig. 31b)
(generatore da 15 V cortocircuitato)
Si calcola IG:
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
23
Reti elettriche
IG =
12
[(1,5 // 3) + 3]⋅ 103
= 3mA
Si calcola I’’ applicando il partitore di corrente:
I '' = 3 ⋅
1,5
= 1mA
1,5 + 3
I due effetti presentano verso opposto; il primo è concorde con quello assegnato in figura 30 e può quindi essere
considerato positivo, pertanto
I = I '− I ' ' = 2,5 − 1 = 1,5mA
Esempio 15
Calcolare con il metodo di sovrapposizione degli effetti la tensione VR ai capi del resistore da 6 kW nel circuito di
figura 32.
4kW
6kW
2mA
VR
12V
Fig.32
I. Effetto del generatore di corrente (fig. 33a)
(generatore di tensione cortocircuitato)
VR ' = 2 ⋅ 10 −3 ⋅ (6 // 4) ⋅ 103 = 4,8V
4kW
4kW
2mA
VR’’
6kW
6kW
VR’
12V
Fig. 33
b)
a)
II. Effetto del generatore di tensione (fig. 33b)
(ramo con il generatore di corrente aperto)
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
24
Reti elettriche
VR ' ' = 12 ⋅
6
= 7,2V
6+4
I due effetti presentano versi opposti; il secondo è concorde con quello di figura 32 e può essere considerato
positivo, pertanto
VR = VR ' '−VR ' = 7,2 − 4,8 = 2,4V
Metodo di Thevenin
Questo metodo deriva dall' applicazione del teorema di Thevenin, il quale afferma che
una qualsiasi rete elettrica lineare vista da due terminali può essere rappresentata in
modo equivalente da un bipolo costituito da un generatore di tensione ideale (Veq) in
serie ad una resistenza (Req).
Req
A
rete
elettrica
lineare
RL
B
A
RL
Veq
B
a)
b)
Fig. 34
In figura 34 abbiamo supposto la rete elettrica chiusa su un semplice resistore (RL), ma a destra del
bipolo A-B poteva essere presente un'altra rete più o meno complessa.
• La Veq si determina calcolando la tensione a vuoto presente tra i due terminali di uscita della rete da
semplificare (fig. 35a). ‘A vuoto’ significa aver staccato la restante parte del circuito collegata al
bipolo in questione.
A
rete
elettrica
lineare
Veq = VAB (a vuoto)
a)
B
annullati
i generatori
indipendenti
Req
b)
Fig. 35
• La Req é la resistenza vista dal bipolo, guardando verso la rete da semplificare (fig. 35b), dopo aver
annullato i generatori indipendenti (nel caso di generatori dipendenti vedere Appendice 1).
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
25
Reti elettriche
Esempio 16
Semplificare con il metodo di Thevenin la rete a sinistra dei terminali A-B nel circuito di figura 36.
6kW
1kW
6kW
12kW
9V
Req
A
A
6kW
Veq
RL
RL
B
B
b)
a)
Fig. 36
Per determinare Veq scollegare il resistore RL e calcolare la VAB a vuoto. Questa tensione coincide con quella ai
capi del resistore da 12 kW in quanto su quello da l kW, avendo aperto il suo ramo, non scorre corrente.
Veq = V AB ( a vuoto ) = 9 ⋅
12
= 6V
12 + 6
La Req è quella compresa tra A e B dopo aver cortocircuitato il generatore di tensione (fig. 37) e vale
Req = (6 // 12) + 1 = 5kΩ
1kW
A
12kW
6kW
Req
B
Fig. 37
A questo punto, se occorresse determinare la tensione o la corrente relative al resistore R, basterà ricostituire la
maglia come in figura 36b.
Esempio 17
Determinare il circuito equivalente di Thevenin perla rete vista dai morsetti A e B di figura 38a.
Nel circuito proposto potremmo applicare direttamente il metodo, di sovrapposizione degli effetti per determinare
la Veq da inserire nello schema di figura 38c. Preferiamo però usare questo esempio per proporre una doppia
applicazione del teorema di Thevenin.
Trasformiamo prima la rete costituita dal generatore di corrente e dalla resistenza da 10 kW, aprendo il circuito nel
modo mostrato in figura 38a, per giungere così allo schema di figura 38b. Cosi facendo passiamo dalla tipica
configurazione di un generatore reale di corrente a quella altrettanto caratteristica di un generatore reale di tensione
(Veq’ in serie a Req’).
Veq’ = V10kW = 10V
(con il generatore di corrente aperto)
Req’ = 10kW
Si arriva infine allo schema di figura 38c, calcolando la Veq ricorrendo al metodo di sovrapposizione degli effetti e
la Req cortocircuitando i due generatori di tensione.
Otteniamo quindi
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
26
Reti elettriche
Veq = V AB = 10 ⋅
15
10
+ 4⋅
= 7,6V
10 + 15
10 + 15
(abbiamo inserito nell'espressione direttamente entrambi gli effetti, calcolati applicando il partitore di tensione)
Req = 10 // 15 = 6 kW
Req’
A
4V
1mA
Req
A
A
4V
10kW
Veq’
Veq
15kW
15kW
B
B
B
a)
b)
c)
Fig. 38
1.8 Potenza elettrica
La potenza associata ad un bipolo elettrico è data dal prodotto tra la tensione e la corrente ad
esso relative e si misura in watt [W].
L' espressione
p = vi
(1.14)
descritta con lettere minuscole, indica la potenza calcolata in ogni istante su un elemento interessato da
grandezze elettriche genericamente variabili nel tempo.
In regime continuo invece scriveremo
P = VI
(1.15)
Le equazioni (1.14) e (1.15) sono adatte soprattutto nel caso di potenza erogata da un generatore.
Volendo invece determinare la potenza dissipata in regime continuo da un resistore di resistenza R,
per il quale V e I rappresentano rispettivamente la tensione ai suoi capi e la corrente in esso circolante,
oltre alla (1.15) possiamo utilizzare le seguenti espressioni
P = VI = (RI )I = RI 2
V V2
P =V ⋅ =
R
R
(1.16)
(1.17)
Bilancio energetico
In una rete elettrica la somma algebrica delle potenze associate ai generatori è
uguale alla somma aritmetica delle potenze dissipate dai resistori.
Nella definizione abbiamo indicato la somma algebrica per le potenze dei generatori perché, come
già accennato, in alcuni casi questi possono comportarsi come elementi passivi.
Esempio 18
Eseguire il bilancio energetico della rete di figura 39.
Dipartimento di elettronica
27
I.T.S. “L.Einaudi” - Montebelluna
Reti elettriche
R1
IG
VG
R2
R3
VG = 8 V
R1 = 800 W
R2 = 2 k W
R3 = 3 k W
Fig. 39
• Calcoliamo la potenza erogata dal generatore: PG
(è uno solo, pertanto sicuramente eroga potenza)
Per fare questo determiniamo la corrente IG uscente dal suo polo positivo e che circola anche su R1.
IG =
VG
VG
8
=
=
= 4mA
R eq R1 + R 2 // R3 2 ⋅10 3
Pertanto
PR1 = VG I G = 8 ⋅ 4 ⋅10 −3 = 32mW
• CalcoIiamo le potenze relative ai tre resistori.
Prima però determiniamo la tensione sul parallelo tra R2 ed R3, sapendo che R2 // R3 = 1,2kW.
Per cui
V // = 8 ⋅
1,2
= 4,8V
1,2 + 0,8
PR1 = R1 I G2 = 12,8mW
PR2 =
V//2
= 11,52mW
R2
PR3 =
V//2
= 7,68mW
R3
Quindi è verificato l'equilibrio tra potenza erogata e potenza dissipata, infatti
12,8 + 11,52 + 7,68 = 32
1.9 Caratteristiche elettriche dei resistori e cenni costruttivi
Proponiamo ora alcune caratteristiche elettriche relative ai resistori in commercio e fornite dalle case
costruttrici.
Resistenza nominale: assume valori standard in base a determinate serie, ciascuna composta secondo
le norme IEC da particolari tagli.
Nella tabella 1 sono riportati i valori delle serie E-12 ed E-24, anche se in commercio sono
inoltre disponibili le E-6, E-48, E-96 ed E-192
Tolleranza: la resistenza nominale rappresenta un valore indicativo, ma non reale dei componente.
In effetti il valore effettivamente misurato di un elemento può discostarsi da quello nominale.
Il massimo errore relativo, espresso in percentuale, è indicato con il termine tolleranza.
In molti tipi di resistori la lettura dei valori di resistenza nominale e di tolleranza è deducibile
dall'interpretazione di una serie di anelli di diversa colorazione (fig. 40) che costituiscono un
vero e proprio codice colori (che riportiamo nella tabella 2).
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
28
Reti elettriche
Tabella 1
Serie E-12
10
-12
-15
-18
-22
-27
-33
-39
-47
-56
-68
-82
--
Tabella 2
Serie E-24
10
11
12
13
15
16
18
20
22
24
27
30
33
36
39
43
47
51
56
62
68
75
82
91
Colori
Assente
Argento
Oro
Nero
Marrone
Rosso
Arancio
Giallo
Verde
Blu
Viola
Grigio
Bianco
Prime due
cifre
---0
1
2
3
4
5
6
7
8
9
Fattore
esponenziale
-10-2
10-1
100
101
102
103
104
105
106
----
Tolleranza %
20
10
5
-1
2
--------
Tolleranza
1a cifra
a
2 cifra
Fattore esponenziale
Fig. 40
Ad esempio nelle serie E-12 ed E-24 gli anelli che identificano la resistenza sono tre, i primi due
codificano il coefficiente moltiplicativo, il terzo indica il fattore esponenziale, mentre un quarto
é relativo alla tolleranza. A tal proposito svolgere l’esempio 19 proposto più avanti.
Potenza dissipabile: è la massima potenza che il componente può dissipare ad una determinata
temperatura ambiente (70° C).
Coefficiente di temperatura: rappresenta la variazione relativa di resistenza nominale in
corrispondenza di uno scarto termico di 1° C. Viene indicato con TC, e spesso è espresso in
ppm/°C (ppm = parti per milione del valore nominale, cioè 1 . 10-6 . Rnom)
Campo di temperature di esercizio: rappresenta l’intervallo di temperature di lavoro ammesso per il
componente (ad esempio da -55 a + 125 °C)
Tensione massima: massima tensione di lavoro applicabile al componente
Esempio 19
Determinare i valori di resistenza e di tolleranza dei resistori di figura 41a e b.
argento
giallo
viola
oro
a)
verde
Fig. 41
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
oro
marrone
29
arancio
b)
Reti elettriche
a) Giallo – viola - oro/argento = 47 ◊ 10-1 ± 10%
per cui 4,7W e ± 10% di tolleranza
Il vero valore può essere compreso quindi tra 4,23 e 5,17 W.
b) Marrone – verde - arancio/oro = 15 ◊ 103 ± 5%
per cui 15 kW e ± 5% di tolleranza
Il vero valore può essere compreso quindi tra 14,25 e 15,75 kW.
Esempio 20
Calcolare la massima variazione di resistenza di un componente di valore nominale 1 kW, con coefficiente di
temperatura Tc, pari a 200 ppm/°C, in corrispondenza di uno scarto termico di 20 °C.
La formula, dedotta dalla definizione di coefficiente di temperatura, da applicare per calcolare DR è
DR = Tc ◊ Rnom ◊ DT = 200 ◊ 10-6 ◊ 1000 ◊ 20 = 4 W
Tipologie
Le attuali tecniche costruttive vedono prevalere soprattutto i resistori a film (o a strato) e i resistori
a filo.
I primi (fig. 42) sono costituiti da un sottile strato di materiale conduttivo (metallo, ossido di
metallo, carbone, cermet = ceramica + metallo) avvolto su un cilindretto di materiale isolante
(porcellana).
Fig. 42 Resistori a film.
Il valore ohmico di resistenza viene realizzato attraverso una particolare operazione di tornitura.
Per potenze superiori al watt si ricorre ai resistori a filo (fig. 43), costituiti da un elemento
conduttivo avvolto e immerso in un corpo di ceramica. Per potenze dalla decina di watt in su è
possibile trovare resistori in cui il filo viene avvolto su un nucleo in ceramica e poi alloggiato in una
protezione di alluminio anodizzato.
Fig. 43 Resistori a filo.
Reti di resistenze
Sono costituite da un certo numero di elementi resistivi (fig. 44) inseriti in alloggiamenti di
ceramica a 14 o 16 piedini (DIL), o in rivestimenti ancor più sagomati ad 8 o 9 terminali (SIL).
Possono presentarsi in soluzioni singole o ad allacciamento in comune.
Potenziometri
Sotto questo nome troviamo una vasta gamma di resistori il cui valore può essere regolato attraverso il
Dipartimento di elettronica
30
I.T.S. “L.Einaudi” - Montebelluna
Reti elettriche
movimento di un cursore che può essere circolare o lineare (fig. 45).
Fig. 44 Reti di resistenze: (a) e (b) singole; (c) e (d) con allacciamento in comune.
Fig. 45 Potenziometri.
Sono forniti di tre terminali e possono essere utilizzati nel modo rappresentato in figura 46b, e cioè da
vere resistenze variabili (trimmer), oppure come in figura 47 dove, nell'uso classico da potenziometri
e opportunamente alimentati, producono una tensione dipendente dalla posizione del cursore.
Sfruttando questa seconda modalità i potenziometri costituiscono il tipo più noto e semplice di
trasduttori di posizione.
a)
b)
R
aR
VG
R
aR
VO = aVG
Fig. 46 Trimmer.
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
Fig. 47 Potenziometro.
31
Reti elettriche
1.10 I segnali
Una qualsiasi grandezza fisica a cui viene associata una informazione attraverso la
variazione nel tempo di una sua caratteristica viene definita segnate.
Per la natura di questa materia noi prendiamo in esame solo i segnali di tipo elettrico.
Una prima distinzione può essere effettuata dividendo i segnali in analogici e digitali.
Un segnale analogico può assumere tutti i valori compresi entro un certo intervallo di esistenza,
mentre uno digitale è rappresentabile attraverso un numero finito di livelli.
I segnali digitali legati all'elettronica sono generalmente di tipo binario, assumono cioè due soli
possibili valori, uno ‘basso’, il cosiddetto zero logico, l'altro ‘alto’ e cioè l'uno logico.
Se un segnale s(t) è presente in ogni istante viene definito continuo (fig. 48), se invece è definito
solo in determinati significativi momenti è considerato discreto (fig. 49).
s
s
t
t
Fig. 48 Segnale continuo.
Fig. 49 Segnale discreto.
I segnali da noi considerati saranno per lo più continui (in tutto il tempo o per alcuni intervalli).
Questi possono essere distinti in periodici e aperiodici.
In figura 50 è disegnato un segnale periodico, definibile come quel fenomeno che si ripete con
uguali modalità ad intervalli regolari di tempo.
Ogni intervallo durante il quale si sviluppa un ciclo del segnale si chiama periodo (unità di misura
il secondo) e viene di solito indicato con il simbolo T.
Si definisce poi frequenza f l'inverso del periodo, cioè
1
f =
T
Essa rappresenta il numero di cicli che il segnale ripete in un secondo.
La frequenza si misura in hertz [Hz] i cui multipli più significativi sono
il chilohertz [kHz]
il megahertz [MHz]
il gigahertz [GHz]
fl
fl
fl
1 kHz = 103 Hz
1 MHz = 106 Hz
1 GHz = 109 Hz
Si dicono invece segnali aperiodici tutti quelli in cui non è possibile riconoscere dei cicli ripetitivi e
per i quali non sono significativi i concetti di periodo e frequenza (fig. 51).
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
32
Reti elettriche
s
T
t
Fig. 50 Segnale periodico.
s
s
S+
S+
T
2T
t
S-
S-
t
Fig. 51 Segnale aperiodico.
Fig. 52 Segnale alternato.
I segnali periodici, a loro volta, possono differenziarsi in unipolari e bipolari: i primi presentano
sempre lo stesso verso rispetto a quello di riferimento, mentre i secondi lo invertono.
Tra i bipolari particolare importanza rivestono i segnali alternati (fig. 52). In essi sono uguali le
aree, positiva e negativa, racchiuse in un periodo tra la funzione e l'asse delle ascisse.
Parametri fondamentali per definire le caratteristiche di un segnale periodico, oltre la frequenza e il
periodo, sono:
valor medio
altezza di un ipotetico rettangolo la cui area è uguale alla somma algebrica delle
aree racchiuse in un periodo tra la funzione segnale e l'asse delle ascisse;
valore efficace
valore di un segnale continuo (tensione o corrente) che, applicato ad una
resistenza, produce in un ciclo gli stessi effetti termici della grandezza periodica;
ampiezza
valore massimo assunto dal segnale rispetto al suo valor medio;
valore picco-picco distanza tra i valori massimo e minimo del segnale.
Esempio 21
Calcolare i valori medio ed efficace del segnale (tensione) raffigurato in figura 53.
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
33
Reti elettriche
L'area Al vale
5◊1=5V◊s
e quindi il valor medio è
Vm =
A1 5
= = 1,25V
4
T
Il segnale di figura 53, applicato ad un resistore supposto di valore 1 kW, dissipa una potenza istantanea pari a
52/1000 = 0,025 W = 25 mW solo per 1 secondo ogni periodo; quindi l'energia trasformata in calore è
W = Pt = 25 ◊ 1 = 25 mJ
Il valore efficace del segnale, inteso come quel valore costante che, applicato in un periodo (4 s), dissipa la stessa
energia, si ricava dall'espressione
V eff2
R
⋅ T = W = 25mJ
da cui
V eff2 =
25 ⋅10 −3 ⋅10 3
= 2,5V
4
v(V)
v(V)
5
+3,75
componente alternata
valor medio
+1,25
A1
0
1
4
5
t(s)
-1,25
0
1
4
Fig. 53 Segnale rettangolare.
5
t(s)
Fig. 54
Il segnale di figura 53, così come generalmente tutte le grandezze periodiche con valor medio non
nullo, può essere pensato come la somma tra un segnale continuo, coincidente con il valor medio del
segnale in questione, e uno alternato di forma identica a quello dato.
In figura 54 abbiamo rappresentato le due componenti, continua ed alternata, del segnale di figura
53: la prima ha valore 1,25 V, la seconda ha valore medio nullo, massimo 3,75 V e minimo -1,25 V.
Segnali periodici significativi
Onda quadra
Un'onda quadra è un segnale che in un periodo assume solo due livelli che si alternano con uguale
durata (fig. 55). I1 valore ‘basso’ è generalmente nullo, ma può essere considerata quadra anche
un'onda che presenta livelli di segno opposto e di pari valore assoluto.
Il cosiddetto ciclo utile del segnale (duty-cycle), definito come rapporto tra la durata del livello alto
Dipartimento di elettronica
34
I.T.S. “L.Einaudi” - Montebelluna
Reti elettriche
TH e il periodo T, ed indicato con la lettera d, è pari a 0,5. Cioè
δ=
TH
= 0,5
T
(1.19)
Il duty-cycle viene usualmente espresso in percentuale.
v
v
T
VM
ϕ
ω
t
TH
t
-VM
T
Fig. 55 Onda quadra.
Fig. 56 Tensione alternata sinusoidale.
Onda rettangolare
Il segnale di figura 53 è rettangolare e si differenzia da quello quadro per avere un duty-cycle
diverso dal 50%.
Nel caso di duty-cycle molto minore del 50% si usa indicare tale segnale con il termine impulsivo.
Onda sinusoidale
Un segnale alternato sinusoidale assume la forma mostrata in figura 56 ed è rappresentato trigonometricamente dalla seguente legge
v(t ) = VM sen(ωt + ϕ )
(1.20)
dove
v(t) = valore istantaneo del segnale
VM = valore massimo o ampiezza
w = 2pf = pulsazione angolare
j = fase iniziale
Si può dimostrare che il valore efficace di un segnale sinusoidale è legato al suo valore massimo
dalla relazione
V
(1.21)
Veff = M
2
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
35
Reti elettriche
Segnali aperiodici significativi
Gradino
Un esempio di tensione a gradino è mostrata in figura 57. È definita dall'espressione
v(t ) = E ⋅ u (t − t 0 )
dove
⎧⎪0
u (t − t 0 ) = ⎨
⎪⎩1
(1.22)
per t < t 0
per t > t 0
rappresenta la funzione gradino unitario.
Il gradino è uno dei segnali più importanti nello studio dei sistemi di controllo, la cui risposta a
questo tipo di eccitazioni offre molte informazioni sulla velocità e sulla stabilità dei sistemi in esame.
v
v
E
t0
t
t0
T
t
E0
Fig. 57 Gradino.
Fig. 58 Rampa.
Rampa
È un segnale che cresce o decresce linearmente nel tempo. Un esempio di tale grandezza è mostrato
in figura 58 ed ha la seguente espressione analitica
E
v(t ) =
t + E0
(1.23)
T − t0
Importante per la classificazione dei sistemi di controllo, la rampa é inoltre uno dei segnali che si
incontrano pia frequentemente nelle applicazioni e nella strumentazione.
Esponenziale
Una tensione con possibile andamento esponenziale è mostrata in figura 59 ed ha espressione
analitica
−t
⎛
v(t ) = V0 ⎜⎜1 − e τ
⎝
con
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
36
⎞
⎟
⎟
⎠
(1.24)
Reti elettriche
V0 = valore asintotico a cui tende la funzione per t = costante di tempo del circuito.
Tale funzione sarà frequentemente utilizzata nella prossima Unità. Didattica, nello studio della
risposta al gradino in sistemi contenenti elementi reattivi.
v
t
V0
t
Fig. 59 Esponenziale.
Dipartimento di elettronica
I.T.S. “L.Einaudi” - Montebelluna
37
Reti elettriche - Appendici
APPENDICE 1
A.1
I quadripoli e i generatori dipendenti
Un quadripolo (fig. A.1) è un circuito che presenta una coppia di terminali in ingresso ed una in
uscita e realizza una trasformazione di vario tipo del segnale che lo attraversa (amplificazione di
tensione, di corrente, di potenza, adattamento di resistenze o di impedenze, filtraggio, ecc.).
Ad esso sono associate tensioni, correnti e resistenze sia di ingresso che di uscita.
La resistenza di ingresso di un quadripolo è la resistenza equivalente vista dai terminali di ingresso,
con i terminali di uscita chiusi sull'eventuale carico e vale
Ri =
vi
ii
(1)
La resistenza di uscita di un quadripolo è la resistenza equivalente vista dal carico dopo aver
annullato l'effetto dei generatori indipendenti; si ottiene dalla relazione
Ro =
vo
io
(2)
Altri parametri fondamentali di un quadripolo sono:
guadagno di tensione = rapporto tra tensione di uscita e tensione di ingresso
Av =
vo
vi
(3)
guadagno di corrente = rapporto tra corrente di uscita e corrente di ingresso
Ai =
io
ii
(4)
guadagno di potenza = rapporto tra la potenza fornita dalla coppia di terminali di uscita e quella
associata ai morsetti di ingresso
Ap =
po
pi
Ri
Ro
ii
vi
(5)
io
rete
elettrica
vo
Fig.A.1 Quadripolo
Naturalmente, nel caso in cui i valori che esprimono i vari guadagni dovessero risultare inferiori
38
Reti elettriche - Appendici
all'unità, sarà più opportuno parlare di attenuazione.
Viene definito generatore dipendente un generatore che fornisce una tensione o una
corrente imposta dalla tensione o dalla corrente presente in un altro punto del
circuito.
Svolgiamo il seguente esempio.
Esempio 1
o
Ro
Ri
ii
vi
R1
io
h1vo
h2ii
R2
vo
RL
Fig. A.2
Il quadripolo di figura A.2 richiama il circuito equivalente per lo studio del funzionamento di un transistor (BJT)
in presenza di tensioni di ingresso variabili nel tempo. Questo argomento esula dagli obiettivi del volume, lo
proponiamo sia per evidenziare la presenza di un generatore di tensione e di uno di corrente, entrambi dipendenti,
sia per esercitarci al calcolo delle resistenze di ingresso e di uscita.
Nello schema da analizzare il primo generatore fornisce una tensione legata a quella di uscita attraverso il
parametro h1, il secondo genera una corrente legata a quella di ingresso attraverso il parametro h2.
In questo esempio la coppia dei terminali di uscita è collegata al carico resistivo RL.
• Resistenza di ingresso
Ri =
vi
ii
dove
v i = R1ii + h1 v o
ma
v o = −h2 i i (R 2 // R L )
(la corrente h2ii circola sul parallelo tra R2 e RL)
per cui
v i = R1ii − h1 h2 ii (R 2 // R L )
Dividendo membro a membro l'ultima espressione per ii ricaviamo
Ri = R1 − h1 h2 (R 2 // R L )
• Resistenza di uscita
Per calcolare la resistenza di uscita si tolga il carico, si consideri la corrente io erogata da un fittizio generatore di
tensione vo e si annulli la sorgente della tensione vi (fig. A.3).
Questo metodo è utilizzabile anche per determinare la resistenza equivalente nei circuiti in cui si riduce la rete con
39
Reti elettriche - Appendici
il metodo di Thevenin, nel caso in cui siano presenti generatori dipendenti.
Ro
ii
R1
io
h1vo
h2ii
R2
vo
Fig. A.3
Scriviamo dunque
Ro =
vo
io
dove
io =
vo
+ h2 i i
R2
e
ii = −
hi v o
R1
da cui
⎛ 1 h1 h2
+
i o = v o ⎜⎜
R1
⎝ R2
Sostituendo quest'ultima espressione nella relazione R o =
Ro =
⎞
⎟⎟
⎠
vo
otteniamo
io
R1 R 2
1
=
1 h1 h2
R1 − h1 h2 R 2
−
R2
R1
Si noti infine come il circuito di figura A.2 presenti un terminale, comune sia al bipolo di uscita che a quello di
ingresso, che potrebbe essere ridotto ad un unico morsetto. Questo particolare e molto diffuso quadripolo, come é
appunto il BJT di cui abbiamo anticipato il modello equivalente, é praticamente riconducibile ad un elemento con
tre terminali, definito tripolo.
40
Reti elettriche - Appendici
APPENDICE 2
A.2 Altri metodi per la soluzione delle reti elettriche
Metodo di Norton
Può essere considerato il duale del metodo di Thevenin.
Con il metodo di Norton è possibile ridurre una rete lineare che fa capo ad una
coppia di terminali ad un generatore reale di corrente e cioè alla combinazione di un
generatore ideale Ieq e di una resistenza equivalente Req connessa in parallelo
(fig.A.4).
A
A
rete
elettrica
lineare
Ieq
B
Req
B
Fig. A.4
• La Ieq si determina calcolando la corrente che circola tra i due terminali della rete da semplificare
dopo averli cortocircuitati.
• La resistenza equivalente, allo stesso modo di quanto visto col metodo di Thevenin, è invece la
resistenza vista dai due terminali guardando la rete e si calcola dopo aver annullato i generatori
indipendenti (generatori di tensione cortocircuitati, generatori di corrente aperti).
Esempio 2
Trasformare un modello equivalente realizzato secondo il teorema di Thevenin in uno secondo Norton.
Si tratta in pratica di rendere il modello di un generatore reale di corrente equivalente a quello di un generatore
reale di tensione dato (fig. A.5).
• Determiniamo Ieq (fig. A.6a]
(cortocircuitiamo il bipolo A-B)
I eq =
V eq'
'
R eq
• • Determiniamo Req (fig. A.6b)
(cortocircuitiamo il generatore e scolleghiamo iI carico)
'
R eq = Req
41
Reti elettriche - Appendici
'
Req
A
A
Veq'
Ieq
RL
Req
RL
B
B
Fig.A.5
a)
'
Req
A
b)
'
Req
Ieq
A
Veq'
Req
B
Fig.A.6
B
a)
b)
Esempio 3
Calcolare la tensione VAB presente ai capi del resistore da 12kW (fig. A.7), riducendo il circuito a sinistra del
bipolo A-B applicando il metodo di Norton.
Per calcolare la Ieq si cortocircuiti il bipolo A-B e si determini la corrente che vi circola. Si possono separare gli
effetti dei due generatori, come mostrano gli schemi di figura A.8.
A
2mA
2kW
VAB
4mA
6kW
B
Fig.A.7
I.
Effetto dei generatore da 2 mA
(fig. A.8a)
'
La corrente I eq è quella che scorre sul resistore da 6 kW.
42
12kW
Reti elettriche - Appendici
I eq' = 2 ⋅
II.
Effetto del generatore da 4 mA
2
= 0,5mA
2+6
(fig. A.8b)
La corrente I eq'' è quella che scorre sul resistore da 2 kW.
''
I eq
= 4⋅
6
= 3mA
2+6
Pertanto I eq = 0,5 + 3 = 3,5mA .
A
A
'
I eq
2mA
''
I eq
2kW
2kW
4mA
6kW
6kW
B
Fig.A.8
B
a)
b)
Per determinare la Req si aprano i rami dove sono presenti i due generatori di corrente e si calcoli la resistenza
equivalente vista dal resistore da 12 kW guardando la rete:
Req = 2 + 6 = 8kΩ
(i due resistori sono in serie)
Il circuito di figura A.7 diventa quindi equivalente a quello di figura A.9.
La tensione ai capi dei 12 kW risulta infine
V AB = 3,5 ⋅10 −3 ⋅ (8 // 12 ) ⋅10 3 = 16,8V
A
3,5mA
8kW
VAB
B
Fig. A.9
43
12kW
Reti elettriche - Appendici
Metodo di Millman
Prima di enunciare il teorema di Millman, da cui scaturisce un ulteriore metodo per la soluzione di
reti lineari, definiamo o ricordiamo il parametro conduttanza elettrica.
Si definisce conduttanza G l’inverso della resistenza.
G=
1
R
Unità di misura: A / V ≡ Ω −1 ≡ S (Siemens)
Il teorema di Millman afferma che la tensione ai capi di un bipolo costituito da N
rami in parallelo (fig. A.10a), dove ciascun ramo è equivalente alla serie tra un
generatore di tensione ideale V ed una conduttanza G, può essere calcolata attraverso
la seguente relazione
V AB =
G1V1 + G2V2 + ... + G N V N
G1 + G2 + ... + G N
(6)
La dimostrazione passa attraverso il metodo di Norton, riducendo cioè la rete ad un generatore di
corrente reale (fig. A. 10b).
A
V1
A
V1
V1
VAB
R1
R2
Req
Ieq
VAB
RN
B
a)
B
b)
Fig. A.10
La tensione ai capi del bipolo risulta pertanto il prodotto tra Ieq ed Req.
La Ieq si ottiene cortocircuitando il bipolo A-B in figura A.10a e risulta
I eq =
V
V1 V2
+
+ ... + N = V1G1 + V2 G2 + ... + V N G N
R1 R2
RN
La Req è invece ricavata dal parallelo delle N resistenze (tutti i generatori sono cortocircuitati)
44
Reti elettriche - Appendici
1
1
1
1
=
+
+ ... +
= G1 + G2 + ... + G N
Req R1 R2
RN
Si giunge quindi alla equazione (6) sostituendo le espressioni ricavate per I eq e
1
nella relazione
Req
V AB = Req I eq
Esempio 4
Calcolare VAB nel circuito di figura A.11.
A
20V
5V
100W
500W
VAB
200W
B
Fig. A.11
Applichiamo il metodo di Millman.
Dalla lettura dello schema, confrontato con quello generico di figura A.10a, possiamo scrivere
V1 = 20V
G1 =
1
= 2mA / V
500
V 2 = 0V
G2 =
V3 = −5V
1
= 10mA / V
100
G3 =
1
= 4mA / V
250
per cui, ricorrendo all'equazione (6), atteniamo
V AB =
20 ⋅ 2 − 5 ⋅ 4
= 1,25V
2 + 10 + 4
Metodo di Miller
Questo metodo deriva dal teorema di Miller, il quale afferma che
in una rete lineare si può sostituire una resistenza, compresa tra due punti di cui si
conosce il rapporto tra i potenziali rispetto ad un unico riferimento, con due
resistenze collegate tra ciascun punto e il riferimento stesso.
Riferendoci agli schemi di figura A.12, dove il punto riferimento è quello di massa, indicando con A
il rapporto VB/VA, si dimostra che le relazioni per la determinazione delle due resistenze sono
R
R A = AB
(7)
1− A
R A
(8)
R B = AB
A −1
45
Reti elettriche - Appendici
RAB
A
B
VA
A
VB
B
VA
a)
RA
RB
VB
b)
RA =
Fig. A.11
R AB
RB =
1− A
R AB A
A −1
Esempio 5
Trasformare il circuito di figura A.13 secondo Miller nel caso in cui il parametro V 0 Vi assuma rispettivamente
valore prima unitario e poi molto maggiore di 1 (consideriamo 100).
Nel primo caso, con V 0 Vi = 1 dalle (7) e (8), si ottengono
R A = RB = ∞
La rete si riduce a quella di figura A.13b.
Nel secondo caso, con V 0 Vi = 100 , si ottengono
R A ≈ 60Ω
R B ≈ 6kΩ
La RA è molto minore di 6 kW e, risultando in parallelo alla resistenza da 10 kW, ne abbassa notevolmente il valore
( 10k // 60 ≈ 60 ), mentre RB si trova in parallelo alla resistenza da 4 kW realizzandone una equivalente da 2,4 kW .
Il circuito si riduce come in figura A.13c.
6kW
Vi
10kW
4kW
V0
Vi
10kW
4kW
a)
V0
b)
Fig.A.13
Vi
10kW
2,4kW
V0
c)
46
Reti elettriche – Esercizi guidati
ESERCIZI GUIDATI
EG. 1 Determinare la resistenza equivalente vista tra i terminali A e B nello schema di figura E.1.
Calcolare successivamente la corrente che circola sul resistore 1 kW se VAB = 12 V.
10kW
4kW
1kW
7,6kW
C
A
D
6kW
B
Fig.E.1
Soluzione
Per determinare la resistenza equivalente si eseguano le seguenti operazioni (descritte anche
dalle figure E.2):
• il parallelo tra le resistenze da 6 e 4 kW = RCD
(entrambe sono sottoposte alla tensione VCD)
RCD =
•
6⋅4
= 2,4kΩ
6+4
la serie tra la resistenza RCD e la resistenza da 7,6 kW
(Sono percorse dalla stessa corrente)
Indichiamo questa serie con R1.
R1 = 2,4 + 7,6 = 10kΩ
•
il parallelo tra R1 e la resistenza da 10 kW = RCB
(entrambe sono sottoposte alla tensione VCB)
RCB = 10 // 10 = 5kΩ
•
ed infine la serie tra la resistenza RCB e la resistenza da 1 kW, da cui scaturisce la RAB
R AB = 5 + 1 = 6kΩ
10kW
a)
10kW
b)
1kW
1kW
A
B
A
4//6kW
B
7,6kW
(2,4+7,6)kW
c)
1kW
Fig.E.2
A
10//10kW
B
La corrente che circola sul resistore da 1 kW equivale a quella fornita dall’eventuale generatore
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
47
Reti elettriche – Esercizi guidati
e si determina applicando la legge di Ohm.
Con RAB espressa in kW risulta
V AB
12
=
= 2mA
R AB 6 ⋅ 10 3
I=
I è diretta verso il terminale B.
EG. 2 Calcolare la resistenza equivalente vista tra i terminali A e B nel circuito di figura E.3.
3kW
4,2kW
C
D
18kW
E
5kW
B
A
2kW
3kW
10kW
Fig.E.3
Soluzione
•
Calcoliamo RDE (resistenza vista tra i terminali D ed E)
R DE = 18 // 2 = 1,8kΩ
•
Calcoliamo RCE
RCE = (4 + R DE ) // 3 = 6 // 3 = 2kΩ
•
Determiniamo infine RAB
R AB = (3 + RCE + 5) // 10 = 10 // 10 = 5kΩ
EG. 3 Calcolare il valore della resistenza da inserire al posto di quella da 3 kW tra i punti A e C del
circuito di figura E.3 in modo da ottenere una RAB equivalente pari a 6 kW..
Soluzione
Indicando con RX la resistenza incognita, deve essere:
(R X
+ RCE + 5) // 10 = 6kΩ
Sapendo che RCB = 7kW possiamo scrivere
(R X
+ 7 ) ⋅ 10
=6
R X + 7 + 10
Da cui ottenendo otteniamo R X = 8kΩ .
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
48
Reti elettriche – Esercizi guidati
EG. 4 Calcolare il valore della resistenza equivalente RAB del circuito in figura E.3 nel caso in cui
vengano cortocircuitati tra loro i nodi D e B.
Soluzione
Cortocircuitare i nodi D e B significa praticamente collegarli tra loro attraverso un conduttore di
valore resistivo nullo (fig. E.4a). In questo modo i resistori da 5 kW, 18 kW e 2 kW risultano ora
tra loro in parallelo (fig. E.4b) ed il nodo B coincide con il D.
4,2kW
3kW
A
18kW
D
C
5kW
B
E
2kW
3kW
10kW
a)
Bª D
10kW
4,2kW
3kW
A
5kW
18kW
E
C
2kW
3kW
b)
10kW
4,2kW
3kW
A
C
3kW
E
2//18//5kW
Bª D
c)
Fig.E.4
La rete di figura E.4a può essere quindi ridotta a quella di figura E.4c.
La resistenza equivalente RAB è quindi ora pari a
R AB = (3 + RCB ) // 10kΩ
dove RCB = 4,2 // [3 + (2 // 18 // 5)]kΩ
Siccome
(2 // 18 // 5)kΩ ≈ 1,324kΩ
allora
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
49
Reti elettriche – Esercizi guidati
RCB ≈ 2,13kΩ
mentre
R AB ≈ 3,391kΩ = 3391Ω
EG. 5 Utilizzando le formule del partitore di tensione e di corrente calcolare la tensione VCD e la
corrente circolante sui 4 kW, nel circuito di figura E.1, se VAB = 12 V.
Soluzione
Volendo ricorrere solo al partitore di tensione si determini VCD dalla relazione
VCD = VCB
RCD
RCD + R DB
dove (vedi EG.1)
VCB = V AB
RCB
5
= 12 ⋅ = 10V
R AB
6
per cui
VCB = 10 ⋅
2, 4
= 2,4V
10
Ora, per calcolare la corrente circolante sul resistore da 4 kW, si potrebbe applicare direttamente
la legge di Ohm, da cui si otterrebbe
I 4k =
VCD
= 0,6mA
4 ⋅ 10 3
Supponendo però di non aver svolto le operazioni precedenti e di conoscere solo la corrente I
uscente dal terminale A e pari a 12/6 = 2 mA, calcoliamo I4k applicando il partitore di corrente.
Prima determiniamo la corrente (I//) che circola nel parallelo tra 6 e 4 kW
I // =
I
= 1mA
2
(perché (6//4) + 7,6 = 10kW)
Quindi
I 4 k = I // ⋅
6
= 0,6mA
6+4
EG. 6 Nel circuito di figura E.5 determinare RX e VX se VAB = 3V e VR = 1,8V.
Soluzione
•
Calcoliamo la corrente I1 (fig. E.6) che circola sul resistore da 100 W.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
50
Reti elettriche – Esercizi guidati
I1 =
•
Determiniamo la corrente I2 che scorre sul resistore da 500 W.
I2 =
•
1,8
= 18mA
100
3
= 6mA
500
Calcoliamo RX.
Dobbiamo però prima ricavare la corrente che vi circola (I3) applicando l’equazione di
Kirchhoff al nodo A
I 3 = I 1 − I 2 = 18 − 6 = 12mA
(I1 entra, mentre I2 e I3 escono dal nodo A)
Possiamo quindi scrivere
RX =
•
V AB
3
=
= 250Ω
I3
12 ⋅ 10 −3
Determiniamo infine VX ricorrendo alla II legge di Kirchhoff.
V X = V R + V AB + 400 I 1 = 1,8 + 3 + 7,2 = 12V
100W
VR
A
500W
RX
VX
B
Fig.E.5
400W
100W
I1
VR
A
I3
RX
VX
I2
VAB
500W
B
Fig.E.6
400W
EG. 7 Risolvere la rete di figura E.7 calcolando le correnti incognite e la tensione ai capi del
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
51
Reti elettriche – Esercizi guidati
generatore di corrente.
2kW
9kW
2mA
10V
5V
Fig.E.7
Soluzione
Questo è un esercizio da risolvere applicando le due leggi di Kirchhoff individuando un sistema
di tre equazioni, in quanto tre sono le grandezze incognite (due correnti e una tensione).
Fissiamo quindi i versi di riferimento di tali grandezze (fig. E.8) e quello di percorrenza delle
maglie (scegliamo quelle interne).
I1
10V
2kW
+
9kW
I2
2mA
VG
+
5V
Fig.E.8
Scriviamo quindi un’equazione al nodo (A) e due alle maglie; ne scaturisce il seguente sistema,
che vede espresse la corrente in mA e la resistenza in kW:
⎧ I1 = I 2 + 2
⎪⎪
⎨10 − 2 I 1 − VG = 0
⎪
⎩⎪VG − 9 I 2 + 5 = 0
eq. nodo A
eq. maglia a sinistra
eq. maglia a destra
Risolvendo il sistema otteniamo:
I 1 = 3mA
I 2 = 1mA
VG = 4V
EG. 8 Calcolare il valore di tutte le correnti ed il potenziale dei punti A e B segnati nel circuito di
figura E.9. Siano note:
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
52
Reti elettriche – Esercizi guidati
V F = 0V
VEB = 1,02V
VC = 10,45V
Soluzione
Dal momento che VF = 0, il potenziale di tutti i punti coincide con la tensione tra gli stessi e il
punto F (collegato a massa).
Ad esempio VC = VCF = 10,45 V.
Sullo schema di figura E.9 abbiamo già segnato le varie correnti.
Conviene applicare le leggi di Ohm e di Kirchhoff e, osservando bene il circuito, ci accorgiamo
che possiamo di volta in volta individuare una equazione contenente una sola incognita.
1,5kW
A
I6
I5 B
I1
1kW
2,5kW
1,7kW
1,25kW
I4
I2
C
D
E
I3
12V
9,5kW
F
Fig.E.9
Si impostano e si risolvono dunque le seguenti operazioni:
V B = VE − VEB = 12,2 − 1,02 = 11,18V
I1 =
VEB
= 0,6mA
1,7 ⋅ 10 3
I3 =
VC
10,45
=
= 1,1mA
3
9,5 ⋅ 10
9,5 ⋅ 10 3
I2 =
VBC VB − VC 11,18 − 10,45
=
=
= 0,73mA
10 3
10 3
10 3
I 5 = I 2 − I 1 = 0,73 − 0,6 = 0,13mA
V A = V AB + VB = 1,5 ⋅ 10 3 ⋅ 0,13 ⋅ 10 −3 + 11,18 = 11,375V
I 4 = I 3 − I 2 = 1,1 − 0,73 = 0,37 mA
I 6 = I 4 + I 5 = 0,37 + 0,13 = 0,5mA
oppure
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
53
12,2V
Reti elettriche – Esercizi guidati
I6 =
VDA
12 − 11,375
=
= 0,5mA
3
1,25 ⋅ 10
1,25 ⋅ 10 3
EG. 9 Nel circuito di figura E.10 determinare RX in modo tale che sia VAB = VG/2.
A
2R
RX
5R
4R
VG
3
R
2
B
Fig.E.10
Soluzione
Affinché VAB sia pari a VG/2 la resistenza tra i terminali A e B deve risultare uguale a 2 R (cade
la stessa tensione su RAB e sul resistore da 2 R che sono tra loro in serie). Pertanto
3 ⎤
⎡
R AB = ⎢(R X // 5R ) + R ⎥ // 4 R = 2 R
2 ⎦
⎣
per cui
(R X // 5R ) + 3 R = 4 R
2
(infatti 4R//4R = 2R)
quindi
R X // 5R =
5
R
2
Si ricava infine
R X = 5R
EG. 10 Calcolare le correnti sui resistori del circuito di figura E.11 ricorrendo al metodo di
sovrapposizione degli effetti.
Soluzione
I. Effetto del generatore da 3 mA
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
(fig. E.12a)
54
Reti elettriche – Esercizi guidati
10 + 5
= 2,25mA
10 + 5 + 5
I 2' = I 3' = 3 − 2,25 = 0,75mA
I 1' = 3 ⋅
I1
3mA
I2
5kW
I3
5kW
6mA
10kW
Fig.E.11
II. Effetto del generatore da 6 mA
(fig. E.12b)
5
= 1,5mA
5 + 10 + 5
I 2'' = 6 − 1,5 = 4,5mA
Ricaviamo quindi
I 1 = I 1' − I 1'' = 2,25 − 1,5 = 0,75mA
I 2 = I 2' − I 2'' = 0,75 − 4,5 = −3,75mA
I 3 = I 3' + I 3'' = 0,75 + 1,5 = 2,25mA
La corrente I2 ha pertanto verso opposto rispetto a quello assegnato in figura E.11.
I 1'' = I 3'' = 6 ⋅
I’1
3mA
5kW
I’3
I’’1
I’2
I’’2
6mA
5kW 5kW
5kW
10kW
I’’3
a)
b)
Fig.E.12
EG. 11 Calcolare la corrente che scorre nel resistore da 475 W del circuito di figura E.13.
Soluzione
Per risolvere il problema applichiamo due volte il teorema di Thevenin. Dapprima operiamo dei
tagli come indicato in figura E.13, semplificando la rete composta dal generatore da 12V e dai
resistori da 1 e 3 kW, per ridurre il circuito come in figura E.14a.
Otteniamo
1
Veq' = 12 ⋅
= 3V V
1+ 3
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
55
Reti elettriche – Esercizi guidati
Req' = 1 // 3 = 0,75kΩ
Successivamente apriamo il bipolo A-B per ridurre il circuito come in figura E.14b.
A
1kW
750W
I
3kW
1kW
475W
12V
11V
B
Fig.E.13
Per calcolare Veq'' = V AB (a vuoto) ricorriamo alla sovrapposizione degli effetti.
Ricaviamo
V = 11 ⋅
''
eq
1 + Req'
1 + R + 0,75
'
eq
(
+ Veq' ⋅
0,75
1 + Req' + 0,75
)
Req'' = 1 + Req' // 0,75
Sostituendo nelle espressioni i valori numerici di Veq' e di Req' , espressa in kW, otteniamo
Veq'' = 8,6V
Req'' = 0,525kΩ = 525Ω
da cui
I=
8,6
= 8,6mA
525 + 475
A
A
I
I
1kW
750W
''
Req
'
Req
475W
475W
''
Veq
11V
'
Veq
B
B
b)
a)
Fig.E.14
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
56
Reti elettriche – Esercizi guidati
EG. 12 Determinare la tensione presente ai capi del generatore di corrente da 1 mA e quella tra i
terminali A e B del circuito di figura E.15.
12kW
12kW
B
A
1mA
VG
6kW
4V
0,5mA
10kW
Fig.E.15
Soluzione
Ricorriamo al metodo di sovrapposizione degli effetti e facciamo inoltre notare come i due
resistori da 12 kW siano in parallelo ed equivalenti ad uno di valore R// = 6kΩ .
I.
Effetto del generatore di corrente da 1 mA
(circuito semplificato in figura E.16a)
'
V AB
= 10 −3 ⋅ (6 // R// ) ⋅ 10 3 = 3V
'
'
VG' = V AB
+ V10 = V AB
+ 10 ⋅ 10 3 ⋅ 10 −3 = 13V
II.
Effetto del generatore di corrente da 0,5 mA (fig.E.16b)
''
V AB
=0
(la corrente erogata dal generatore circola solo sul
da 10kW)
resistore
VG'' = −10 ⋅ 0,5 = −5V
III. Effetto del generatore di tensione
'''
V Ab
= −4 ⋅
(fig.E.16c)
R//
= −2V
R// + 6
La VG''' coincide con la tensione ai capi dei 6 kW, per cui
VG''' = 2V
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
57
Reti elettriche – Esercizi guidati
Otteniamo quindi
V AB = 3 − 2 = 1V
VG = 13 − 5 + 2 = 10V
A
A
VG''
VG'
1mA
6kW
10kW
'
V AB
R//
6kW
6kW
10kW
V10
R//
6kW
''
V AB
0,5mA
B
B
a)
b)
A
'''
V AB
VG'''
6kW
R//
6kW
B
10kW
4V
c)
Fig.E.16
EG. 13 Analizzare il circuito di figura E.17, definito Ponte di Wheatstone, determinando sotto quale
condizione, relativa ai resistori, la tensione VAB si annulla. Descrivere successivamente
un’espressione che leghi la tensione di ‘squilibrio’ del ponte, cioè la VAB, a quella del
generatore di alimentazione e alle resistenze, ponendo R2 =R3 =R4 =R.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
58
Reti elettriche – Esercizi guidati
R1
R2
A
VAB
R4
B
R3
VG
Fig.E.17
Soluzione
Il ponte di Wheatstone è una particolare struttura circuitale utilizzata soprattutto per rilevare la
tensione fornita da alcuni tipi di trasduttori a variazione di resistenza (termoresistenze ed
estensimetri).
Un trasduttore è un dispositivo che trasforma una grandezza fisica, tipo temperatura, pressione,
spostamento, velocità, ecc., in una grandezza o in un parametro elettrico.
La variazione di resistenza dell’elemento trasduttore, che viene inserito in uno o più lati del
ponte, si traduce in una variazione della tensione di squilibrio (VAB).
Si fa in modo pertanto di rendere nulla la VAB (ponte in equilibrio) quando la grandezza da
convertire in segnale elettrico assume un valore di riferimento. Vogliamo perciò determinare
sotto quali condizioni, relative alle quattro resistenze dello schema, si verifica la situazione di
equilibrio e come la tensione di squilibrio sia legata alla resistenza del trasduttore (supponiamo
R1).
Osserviamo che i resistori R1 e R2, così come R3 e R4, sono in serie, per cui possiamo scrivere
⎛ R1
R4
V AB = VG ⎜⎜
−
⎝ R1 + R2 R3 + R4
⎞
⎟⎟
⎠
In condizioni di equilibrio VAB = 0, per cui
R1
R4
−
=0
R1 + R2 R3 + R4
Operando il minimo comune multiplo e sviluppando l’espressione otteniamo
(R3 + R4 )R1 − (R1 + R2 )R4 = 0
da cui si ricava che, per realizzare l’equilibrio del ponte, deve essere verificata la relazione
R1 R3 = R2 R4
Deve essere quindi uguale il prodotto tra le resistenze inserite sui lati opposti del ponte.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
59
Reti elettriche – Esercizi guidati
Ponendo R2 = R3 = R4 = R la tensione di squilibrio del ponte è descritta dall’equazione
⎛ R1
1⎞ V R −R
V AB = VG ⎜⎜
− ⎟⎟ = G 1
⎝ R1 + R2 2 ⎠ 2 R1 + R
EG. 14 Nel circuito di figura E.18 calcolare la corrente I che circola sul resistore da 100W..
3mA
360W
1kW
I
400W
600W
100W
10mA
9V
200W
Fig.E.18
Soluzione
Applichiamo due volte il teorema di Thevenin per trasformare i generatori reali di corrente in
generatori di tensione, aprendo il circuito nel modo indicato in figura E.19a.
Lo schema si riduce a quello di figura E.19b; effettuando il parallelo tra i resistori da 400 e
600W, si ricava
Veq1 = 240 ⋅ 10 ⋅ 10 −3 = 2,4V
Req1 = 240 + 360 = 600Ω
Veq 2 = 10 3 ⋅ 3 ⋅ 10 −3 = 3V
Req1 = 1kΩ
A questo punto si deve riapplicare il metodo di Thevenin, aprendo il circuito ai capi del
resistore da 100W (fig.E19c), dopo aver eseguito la differenza tra le tensioni dei due generatori
e la serie tra le resistenze nel ramo a destra dei 100W. Si ricava quindi (fig.E.19d)
Veq = V AB ( a vuoto) = 2,4 ⋅
1,2
0,6
+ 6⋅
= 3,6V
1,8
1,8
Req = 0,6 // 1,2 = 0,4kΩ = 400Ω
per cui la corrente sul resistore da 100W vale
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
60
Reti elettriche – Esercizi guidati
I=
Veq
Req + 100
=
3,6
= 7,2mA
500
3mA
1kW
360W
240W
100W
10mA
a)
9V
Req1
Veq1
Veq2
Req2
600W
100W
2,4V
100W
1,2kW
6V
B
200W
9V
A
200W
b)
c)
Req
I
100W
Veq
Fig.E.19
d)
EG. 15 Un generatore reale di tensione (fig. E.20) presenta la caratteristica voltamperometrica di
figura E.21.
Si determinino:
-
la tensione a vuoto del generatore;
la corrente di cortocircuito;
il valore della resistenza interna del generatore;
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
61
Reti elettriche – Esercizi guidati
-
la corrente di carico che provoca una diminuzione della tensione di uscita pari al 10% di
quella a vuoto ed il corrispondente valore della resistenza di carico RL.
a)
I0
A
b)
V0 (V)
24
R0
V0
RL
VG
600
B
Fig.E.20
I0 (mA)
Fig.E.21
Soluzione
Dalla lettura della caratteristica deduciamo una tensione a vuoto, coincidente con quella del
generatore ideale, pari a 24V e una corrente di cortocircuito (ICC) di 600mA = 0,6A.
•
Calcoliamo la resistenza interna R0 del generatore.
VG
24
=
= 40Ω
I CC 0,6
R0 =
•
Determiniamo la corrente I0 erogata dal generatore.
Sappiamo che la V0 è il 10% in meno di quella a vuoto, quindi
V0 = 0,9VG = 21,6V
e che
I0 =
VG − V0 24
=
= 40Ω
0, 6
R0
I0 =
24 − 21,6
= 60mA = 0,06 A
40
da cui
•
Calcoliamo RL
RL =
V0 21,6
=
= 360Ω
I 0 0,06
EG. 16 Determinare graficamente i parametri del bipolo A-B di figura E.20 (e cioè V0 e I0) se la
resistenza di carico RL vale 80 W.
Soluzione
Sulla caratteristica voltamperometrica del generatore di tensione reale si tracci la retta che
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
62
Reti elettriche – Esercizi guidati
identifica la resistenza da 80 W (fig. E22).
L’intersezione tra le due rette individua il punto Q, le cui coordinate rappresentano la soluzione
del nostro problema.
Dalla lettura del diagramma rileviamo
V0 = 16V
I 0 = 200mA
V0 (V)
RL = 80 W
24
20
Q
16
12
8
4
100 200 300 400 500 600
I0 (mA)
Fig.E.22
Osserviamo come, rispetto all’esercizio precedente, la tensione di uscita sia scesa decisamente.
Questo è spiegabile col fatto che la resistenza di carico è molto diminuita, essendo ora solo il
doppio di quella interna del generatore.
In modo analitico si poteva giungere alla soluzione determinando VAB attraverso il partitore di
tensione tra RL e R0 (in serie ed alimentate da VG) e successivamente I0 applicando la legge di
Ohm.
EG. 17 Calcolare la potenza dissipata dalla rete resistiva di figura E.23 sapendo che VR = 5 V.
I
1kW
A
1,4kW
I1
I2
4,8kW
VG
VR
1kW
B
Fig.E.23
Soluzione
Piuttosto che calcolare e successivamente sommare le potenze dissipate da ciascun resistore è
consigliabile determinare quella erogata dal generatore (si ricordi che le potenze erogate e
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
63
Reti elettriche – Esercizi guidati
dissipate si bilanciano).
Bisogna quindi calcolare la VG.
Se VR = 5 V allora
V AB = 5 ⋅
1,4 + 1
= 12V
1
Le correnti sui due rami del parallelo valgono quindi
I 1 = 5mA
I2 =
12
= 2,5mA
4,8 ⋅ 10 3
La corrente che il generatore eroga vale dunque
I = 5 + 2,5 = 7,5mA
per cui
VG = 10 3 ⋅ 7,5 ⋅ 10 −3 + 12 = 19,5V
La potenza erogata dal generatore e dissipata dalla rete è pertanto
P = VG I = 19,5 ⋅ 7,5 ⋅ 10 −3 = 146,25mW
EG. 18 Nel circuito di figura E.24 calcolare il valore di RX sapendo che, aprendo il contatto S, la
potenza erogata dal generatore diminuisce del 20%.
3kW
20V
S
6kW
3kW
Fig.E.24
Soluzione
Indicando con
Pc = potenza erogata con il contatto chiuso
Pa = potenza erogata con il contatto aperto
possiamo scrivere
Pa = Pc − 20%PC = 80%Pc = 0,8Pc
Dal momento che P = VI = V 2 R
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
64
RX
Reti elettriche – Esercizi guidati
Pa =
20 2
20 2
= 0,8
Ra
Rc
Dove Rc e Ra sono le resistenze equivalenti viste dal generatore rispettivamente con il contatto
chiuso e aperto.
Risulta pertanto
Rc = 0,8Ra
con
Ra = 6 // 3 + 3 = 5kΩ
Dunque
Rc = (R X // 6 // 3) + 3 = 4kΩ
da cui
R X // 6 // 3 = R X // 2 = 1kΩ
Si ottiene così il valore di RX
R X = 2kΩ
EG. 19 Determinare e disegnare l’andamento temporale di vA, relativamente alla rete di figura E.25, se
vi è il segnale mostrato in figura E.26.
6kW
vA
vi
6kW
A
3kW
8V
Fig.E.25
Soluzione
La tensione vA(t) scaturisce dall’effetto combinato del particolare segnale triangolare, detto a
dente di sega, con valore medio nullo, ampiezza 10V e frequenza f = 1/T = 1 kHz, e della
tensione continua da 8 V. La forma d’onda di vA sarà pertanto anch’essa a dente di sega, con
valore picco-picco ridotto dal partitore prodotto dal circuito, e presenterà una componente
continua dovuta all’effetto degli 8 V.
Per risolvere il problema ricorriamo alla sovrapposizione degli effetti.
I. Effetto del segnale a dente di sega vi(t) (fig. E.27a)
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
65
Reti elettriche – Esercizi guidati
v 'A (t ) = vi (t )
3 // 6
1
= vi (t ) ⋅
(3 // 6) + 6
4
II. Effetto della tensione continua
v 'A' = −8 ⋅
(fig. E.27b)
3 // 6
= −2V
(3 // 6) + 6
Pertanto vA(t) risulta
v A (t ) =
vi (t )
−2
4
Il segnale applicato tra A e massa presenta dunque un valore picco-picco pari a 20/4 = 5V ed
una componente continua (valor medio) pari a -2V. L’andamento temporale di vA è mostrato in
figura E.28.
6kW
vi(V)
10
A
a)
3kW
vi
2
1
3
6kW
v 'A
t(ms)
6kW
6kW
A
b)
-10
v'A'
6kW
Fig. E.26
vi(V)
Fig. E.27
0,5
1
2
3
t(ms)
-2
-4,5
componente continua
Fig. E.28
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
66
3kW
8V
Reti elettriche – Esercizi proposti
ESERCIZI PROPOSTI
P-1
Calcolare la resistenza equivalente vista tra i terminali A e B dei circuiti di figura P.1.
[R AB (a ) = 300Ω ; R AB (b ) = 250Ω]
0,26kW
0,33kW
400W
A
240W
100W
170W
B
0,5kW
150W
100W
A
450W
600W
600W
450W
B
Fig.P.1
P-2
Calcolare la resistenza equivalente vista tra i terminali A e B del circuito di figura P.2.
Ripetere il calcolo cortocircuitando tra loro i nodi C e D.
[R Ab = 1kΩ ;
R AB ≈ 985Ω]
600W
800W
400W
490W
D
A
240W
300W
960W
E
470W
B
Fig.P.2
P-3
P-4
P-5
P-6
Calcolare la resistenza incognita RX del circuito di figura P.3 in modo da ottenere una RAB pari a 2 kW.
[R X = 15kΩ ]
Calcolare nel circuito di figura P.4. la corrente erogata dal generatore.
[I = 3mA]
Determinare il valore delle correnti nei circuito di figura P.5.
[a ) I = 15mA ; b) I 1 = 5mA;
I 2 = 7 mA;
I 3 = 12mA]
Dopo aver svolto l’esercizio P.3 calcolare le tensioni e le correnti associate ad ogni resistore del circuito di figura
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
67
Reti elettriche – Esercizi proposti
P.3 se VAB = 30V. Si ricorra, ove opportuno, ai partitori di tensione e di corrente.
⎤
⎡ Alcuni risultati
⎥
⎢
V = 12V ⎥
⎢ su 2,4kΩ I = 5mA
⎢ su 6kΩ
I = 3mA
V = 18V ⎥
⎥
⎢
I = 0,8mA V = 12V ⎦
⎣ su R X
A
2,4kW
3kW
3kW
RAB
6kW
10kW
RX
B
Fig.P.3
3kW
15kW
24V
I
10kW
6kW
Fig.P.4
R
a)
A
VG
I
B
VAB
I3
b)
R1
V1
R2
V2
I2
I1
VAB
A
B
Fig.P.5
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
68
⎧VAB = 10V
⎪
⎨VG = 5V
⎪ R = 1kΩ
⎩
⎧VAB = 15V
⎪
⎪ V1 = 3V
⎪
⎨ V2 = 28V
⎪ R = 2kΩ
⎪ 1
⎪⎩ R2 = 4kΩ
Reti elettriche – Esercizi proposti
P-7
Considerando VE = 0V, calcolare il potenziale di tutti i punti segnati nel circuito di figura P.6..
[V A = 10,8V ;
V B = 1,6 V ;
VC = −1,2V ;
V D = 4,8V ]
50kW
A
40kW
D
12V
B
C
20kW
120kW
10kW
E
Fig.P.6
P-8
Calcolare la tensione VG e la corrente I del circuito di figura P.7 sapendo che I1 = 1mA
[VG = 30V ;
1kW
5kW
I = 1,5mA]
10kW
I1
12,5kW
8kW
VG
7,5V
I
1,5kW
Fig.P.7
P-9
Calcolare le correnti della rete di figura P.8.
[I 1 = 20mA ;
I 2 = −30mA ;
I 3 = 50mA]
I1
I2
5V
600W
250W
400W
I3
20V
100W
30V
Fig.P.8
P-10
Calcolare VX nel circuito di figura P.9.
P-11
Calcolare VX nel circuito di figura P.10 sapendo che VAB = ø5V.
P-12
Nel circuito di figura P.11 calcolare VAB e le correnti dei vari rami.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
[V X
69
[V X
= 16V ]
= 3V ]
[V AB = 2,5V ]
Reti elettriche – Esercizi proposti
20kW
1mA
20V
1kW
2kW
10kW
VX
5kW
Fig.P.9
8kW
10V
5kW
A
6kW
VX
B
400W
4kW
2kW
Fig.P.10
0,5kW
A
B
2kW
28V
6kW
2kW
6kW
14V
Fig.P.11
8kW
5kW
2kW
4kW
1kW
3kW
9V
I
6V
Fig.P.12
P-13
Calcolare la corrente I erogata dal generatore sapendo che sul resistore da 4 kW di figura P.12 la caduta di
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
70
Reti elettriche – Esercizi proposti
tensione è nulla.
P-14
.
[I = 4,5mA]
Determinare la tensione a vuoto VG di un generatore reale di tensione, la cui caratteristica voltamperometrica è
mostrata in figura P.13, sapendo che R0 = 25W. Calcolare la resistenza di un eventuale carico al quale il
generatore fornisca una corrente di 50 mA.
[VG = 10V ;
R L = 175Ω]
10kW
I
4/5 I
V0(V)
3kW
VG
1,5kW
10kW
RX
VG
3kW
400
I0(mA)
Fig.P.13
Fig.P.14
P-15
Un generatore reale di corrente presenta una resistenza interna di 2 kW e fornisce in cortocircuito 50 mA.
Calcolare la corrente erogata su un eventuale carico ai cui capi sia presente una tensione di 4V.
[I 0 = 48mA]
P-16
Determinare il valore della resistenza incognita nel circuito di figura P.14.
P-17
Nel circuito di figura P.15 calcolare la potenza erogata dal generatore di valore incognito VX sapendo che la
potenza dissipata dal resistore da 4kW è di 9mW e che VAB è positiva.
[P = 60mW ]
[R X
= 15kΩ]
VX
2kW
A
1k
6kW
4kW
2kW
B
12V
Fig.P.15
P-18
Nel circuito di figura P.16 la tensione tra i punti A e B vale 12V. E’ noto inoltre che le potenze dissipate da R1 e
da R2 sono uguali e che quella globale dissipata da tutti i resistori è di 38mW. Si calcolino R1, R2 e VX.
[R1 = R2 = 12,5kΩ ;
VX = 27V ]
P-19
Calcolare per quale valore di RX la corrente che circola sul resistore da 9kW del circuito di figura P.17 diminuisce
di un terzo quando il contatto S viene chiuso.
[RX = 6kΩ]
P-20
Nel circuito di figura P.18 è noto che la corrente circolante sul resistore da 20 kW è il 90% di quella fornita dal
generatore e che la tensione ai capi del parallelo è pari a VG/3. Determinare i valori di R1 e R2.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
71
Reti elettriche – Esercizi proposti
[R1 = 180kΩ ;
R1
A
R2
3V
1mA
1,2kW
B
VX
0,8kW
10V
Fig.P.16
S
I
RX
13,5kW
36V
9kW
750W
3kW
Fig.P.17
15kW
VG
R1
R2
Fig.P.18
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
72
20kW
R2 = 21kΩ]
Reti elettriche – Laboratorio
LABORATORIO
ESPERIENZA 1 Misura di resistenze
Obiettivi Esercitarsi alla decodifica dei valori di resistenza attraverso il codice colori.
Uso del multimetro in versione ohmetro.
Verifica della tolleranza delle resistenze.
Materiali resistori: 10 di diverso valore ohmico
e strumentazione multimetro
Procedimento
a Farsi consegnare dall'insegnante 10 resistori di valore diverso e casuale.
Determinare il valore ohmico e di tolleranza delle resistenze decodificando i vari colori.
b Misurare con il multimetro in versione ohmetro i veri valori delle resistenze scegliendo di volta in
volta per lo strumento la portata immediatamente superiore al valore resistivo da rilevare.
c Per ogni resistore calcolare il vero errore relativo percentuale secondo l'espressione
ε% =
R mis − R n
Rn
dove
Rmis
Rn
= valore resistivo misurato
= valore resistivo nominale
d Verificare che l'errore calcolato, per ogni resistore, sia inferiore alla tolleranza nominale.
e Con i dati raccolti si realizzi una tabella come quella mostrata.
valore nominale
[W]
valore misurato
[W]
errore relativo
%
Note Gli allievi, al termine della prova, potrebbero misurare altri resistori dello stesso valore nominale e
con ugual tolleranza di quelli già misurati. In questo modo avranno la possibilità, dopo averne
rilevato i veri valori ohmici, di verificare come, a parità di dati nominali, si possano riscontrare
differenze tra i valori.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
73
Reti elettriche – Laboratorio
ESPERIENZA 2 Misura delle resistenze equivalenti di due reti proposte negli esercizi guidati
Obiettivi Esercitarsi al cablaggio di resistori inseriti in connessione serie e/o parallelo.
Misura di resistenze equivalenti.
Scelta tra i resistori commerciali.
Verifica sperimentale degli esercizi svolti,
Materiali resistori: 1 kW, 3,9 kW, 5,6 kW, 8,2 kW, 10 kW + altri in base alle
e strumentazione
scelte degli allievi
multi metro
Procedimento
a Bisogna montare il circuito di figura E.1 inserendo al posto dei componenti indicati resistori di
valore commerciale della serie E-12. Occorre individuare quelli di valore nominale tale da
approssimare meglio i valori dati nell'esercizio EG.1.
La rete di figura E.1 si trasforma quindi in quella di figura L.l.
10kW
1kW
3,9kW
C
A
5,6kW
W
8,2kW
D
B
Fig. L. 1
b Calcolare, in base ai valori nominali, la resistenza equivalente vista tra i terminali A e B.
c Misurare con il multimetro la reale resistenza equivalente.
d Effettuare il confronto tra i dati calcolati e misurati. Osservare di quanto si discostano dal risultato
dell'esercizio EG.1.
e Montare il circuito di figura E.3, relativo all'esercizio EG.2, con lo stesso criterio della fase (a).
Questa volta siano gli studenti ad effettuare la scelta dei componenti.
Nel caso ci si trovasse di fronte a valori resistivi nominali che, sia in eccesso sia in difetto, si
avvicinano con lo stesso scarto a una delle resistenze proposte in figura E.3 si scelga
indifferentemente uno dei due componenti commerciali.
f Ripetere le fasi (b), (c) e (d).
Note Lo studente può ripetere la prova, ad esempio solo relativamente al circuito di figura E.1, cercando
di approssimare maggiormente i valori ohmici attraverso una combinazione serie o parallelo di
componenti commerciali.
ESPERIENZA 3 Misure di correnti e di tensioni per la verifica sperimentale dell'esercizio P-4
Obiettivi Uso dei multimetro in versione amperometro e voltmetro. Uso dell'alimentatore.
Verifica sperimentale dell'esercizio P-4.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
74
Reti elettriche – Laboratorio
Materiali resistori: 2 x 1,5 kW , 2 x 12 kW, 15 kW , 10 kW
e strumentazione multimetri
alimentatore
Procedimento
a Svolgere l'esercizio P-4.
b Montare il circuito di figura L.2, il quale non è altro che lo schema dì figura P.4 in cui sono stati
sostituiti alcuni valori resistivi con i rispettivi equivalenti realizzati con componenti commerciali.
Il circuito necessita di una alimentazione di 24 V. Nel caso in cui con il proprio alimentatore non si
raggiungesse tale tensione, alimentare a 12 V; si otterrà però una corrente I dimezzata rispetto a
quella calcolata in P-4.
c Con l'amperometro inserito come mostrato in figura L.2 misurare la corrente I erogata
dall'alimentatore. Confrontare il valore misurato con quello calcolato in P-4.
d Misurare la corrente I1 e le tensioni ai capi di tutti i resistori.
1,5kW
15kW
1,5kW
24V
I
I1
A
10kW
12kW
12kW
Fig. L. 2
Note Se l'alimentatore non ha una visualizzazione digitale della tensione, si prenda l'abitudine di
misurarne col multimetro l'esatto valore, almeno nelle prove in cui è richiesta una certa precisione
nei risultati.
Il valore della corrente I risulta molto vicino a quello calcolato di 3mA (3,03 mA), mentre la
misurazione di I1 ha dato come risultato 0,81 mA (contro gli 0,8 mA teorici).
Andando a rilevare poi le varie tensioni si può verificare ciò che si deduce dall'analisi dei circuito e
cioè come i resistori da 15 kW e da 10 kW siano in parallelo così come i due da 12 e la serie 1,5 +
1,5.
ESPERIENZA 4 Misura di tensioni e correnti in una rete con due alimentatori
Obiettivi Misura di correnti e di tensioni.
Verifica delle leggi di Kirchhoff.
Bilancio energetico.
Materiali resistori: 1,8 kW, 2,2 kW:, 2,7 kW
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
75
Reti elettriche – Laboratorio
e strumentazione multimetri
due sezioni di alimentazione
Procedimento
a Montare il circuito di figura L.3.
b Dopo aver regolato le due tensioni di alimentazione misurare le correnti dei tre rami e le tensioni ai
capi di ciascun resistore.
1,8kW
2,7kW
2,2kW
9V
5V
Fig. L. 3
c Con i valori di corrente e tensione misurati verificare la I legge di Kirchhoff, relativa ad uno dei
due nodi, e la II applicata ad una delle maglie.
d Constatare se entrambi i generatori si comportano da bipoli attivi.
e Sempre attraverso i valori misurati calcolare le potenze associate ad ogni sezione di
alimentazione e a ciascun resistore; successivamente eseguire il bilancio energetico.
Note Questi sono i valori di tensione e corrente da noi rilevati:
R = 2,2 kW :
V = 2,27 V
I = 1,04 mA
R = 1,8 kW :
V = 6,73 V
I = 3,76 mA
V = 7,27 V
I = 2,72 mA
R = 2,7 kW. :
I generatori sono entrambi attivi.
ESPERIENZA 5 Verifica dei metodo di Thevenin
Obiettivi Applicazione del metodo di Thevenin.
Misura della resistenza equivalente attraverso il metodo del dimezzamento di tensione.
Uso del trimmer.
Materiali resistori: 10 kW, 15 kW, 3,9 kW
e strumentazione
trimmer 10 kW
multimetri
due sezioni di alimentazione
Procedimento
a Calcolare la corrente che circola sul resistore da 3,9 kW nel circuito di figura L.4 utilizzando il
metodo di Thevenin.
b Montare il circuito e misurare la corrente incognita.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
76
Reti elettriche – Laboratorio
10kW
A
I
15kW
3,9kW
15V
10V
B
Fig. L. 4
c Misurare ora la Veq e la Req viste dal bipolo A-B.
Per misurare la Veq si inserisca un voltmetro al posto del resistore da 3,9 kW , mentre per rilevare la
Req si modifichi il circuito come in figura L.5, utilizzando il multimetro in versione ohmetro.
10kW
A
W
Veq
15kW
B
Fig. L. 5
d Per rilevare l'entità della resistenza equivalente si può ricorrere, in alternativa, al metodo del
dimezzamento della tensione, che consiste nell'inserire un trimmer e nell'alimentare la rete con una
certa tensione E, come mostra la figura L.6. Scegliere un trimmer di valore nominale superiore alla
presunta resistenza equivalente (optiamo per l0 kW) e fissare E =10 V.
Inserire un voltmetro in parallelo alla resistenza da 15 kW e regolare il cursore del trimmer fino a
leggere sullo strumento una tensione pari a E/2, cioè 5 V. A questo punto misurare la resistenza del
trimmer.
10kW
RV
15kW
V
E
Fig. L. 6
Quella rilevata coinciderà proprio con la Req, in quanto, essendo uguali le tensioni sul parallelo e
sul trimmer, lo saranno anche le rispettive resistenze.
e Una volta determinate sperimentalmente Veq ed Req montare il circuito di figura L.7 e rimisurare la
corrente.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
77
Reti elettriche – Laboratorio
A
Req
3,9kW
Veq
Fig. L. 7
f Confrontare i valori di corrente rilevati nelle fasi (b) ed (e) con quello teorico calcolato.
Note Con il metodo diretto indicato nella fase (b) abbiamo rilevato una corrente di 505 mA.
La successiva misura di Veq ed Req ha fornito i seguenti risultati:
Veq = 5,03 V
Req = 6,2 kW
La corrente rilevata nella fase (e) é stata di 500 mA.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
78
Reti elettriche – Quadro riassuntivo
QUADRO RIASSUNTIVO
Leggi e metodi per la soluzione delle reti elettriche
Denominazione
Definizione
Ohm
In un resistore I =
Kirchhoff I
In un nodo la somma delle correnti entranti è uguale alla somma delle
correnti uscenti.
Kirchhoff II
In una qualsiasi maglia di una rete elettrica la somma algebrica delle
tensioni è nulla.
Sovrapposizione degli effetti
È possibile calcolare una o più grandezza di una rete lineare
considerando separatamente l’effetto prodotto da ciascun generatore
presente nel circuito, annullando ogni volta l’azione degli altri
generatori e sommando poi algebricamente gli effetti trovati.
Thevenin
Una qualsiasi rete elettrica lineare vista da due terminali può essere
rappresentata in modo equivalente da un bipolo costituito da un
generatore di tensione ideale (Veq) in serie ad una resistenza (Req).
La Veq si determina calcolando la tensione ‘a vuoto’ presente tra i due
terminali di uscita della rete da semplificare.
La Req è la resistenza vista dal bipolo, guardando verso la rete da
semplificare, dopo aver annullato i generatori indipendenti.
V
R
Potenza elettrica e bilancio energetico
P = VI
P = RI 2
P=
V2
R
In una rete elettrica la somma algebrica delle potenze associate ai generatori è uguale alla somma
aritmetica delle potenze dissipate dai resistori.
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
79
Reti elettriche – Quadro riassuntivo
Connessioni di resistenze e partitori
serie
partitore di tensione
Req = R1 + R2 + ... + R N
parallelo
VR = V
R
Req
partitore di corrente (tra 2 resistori)
1
1
1
1
= +
+ ... +
Req R1 R2
RN
I1 = I
R2
R1 + R2
R1R2
R1 + R2
I2 = I
R1
R1 + R2
(2 resistori) Req =
Dipartimento di lettronica
I.T.S. “L. Einaudi” - Montebelluna
80
Dipartimento di elettronica
Istituto Tecnico Statale “Luigi Einaudi” - Montebelluna
Reti elettriche lineari
Capitolo II – Il condensatore, l’induttore e i fenomeni transitori
Alessandro Bertelli – Mariano Zanchi
Riedizione a cura di Massimo Ballon
Sommario
2 Il condensatore, l'induttore e i fenomeni transitori ........................................................................ 83
2.1 II condensatore............................................................................................................................. 84
Esempio 1.................................................................................................................................... 85
Esempio 2.................................................................................................................................... 85
2.2 Fenomeni transitori nei circuiti R-C........................................................................................... 87
Esempio 3.................................................................................................................................... 89
Condensatore inizialmente carico e sottoposto ad una tensione di alimentazione nulla ................ 89
Esempio 4.................................................................................................................................... 91
Analisi generalizzata ....................................................................................................................... 91
Esempio 5.................................................................................................................................... 92
Esempio 6.................................................................................................................................... 92
2.3 L'induttore .................................................................................................................................... 93
Rete R-L sottoposta ad una tensione a gradino............................................................................... 94
Rete R - L con corrente iniziale diversa da zero e tensione di alimentazione nulla ....................... 96
2.4 Connessioni serie-parallelo di condensatori ed induttori........................................................... 97
Condensatori in serie....................................................................................................................... 97
Condensatori in parallelo ................................................................................................................ 98
Esempio 7.................................................................................................................................... 98
Induttori in serie .............................................................................................................................. 99
Esempio 8.................................................................................................................................... 99
Induttori in parallelo........................................................................................................................ 99
Esempio 9.................................................................................................................................. 100
2.5 Analisi dei circuiti R-L ed R-C attraverso la trasformata di Laplace ...................................... 100
Esempio 10................................................................................................................................ 102
Esempio 11................................................................................................................................ 103
2.6 Caratteristiche dei condensatori ................................................................................................ 104
Parametri principali....................................................................................................................... 104
Tipologie ....................................................................................................................................... 105
Ceramici ........................................................................................................................................ 106
Plastici........................................................................................................................................... 106
Elettrolitici .................................................................................................................................... 107
Condensatori variabili ................................................................................................................... 108
2.7 Caratteristiche degli induttori.................................................................................................... 108
Angolo di perdita e fattore di merito............................................................................................. 109
ESERCIZI PROPOSTI.................................................................................................................... 129
LABORATORIO .............................................................................................................................. 133
ESPERIENZA 1 Risposta al gradino di un circuito R-C.......................................................... 133
ESPERIENZA 2 Analisi del transitorio in un circuito R-C....................................................... 134
ESPERIENZA 3 Analisi del transitorio in un circuito R-C con struttura del tipo di figura E.1b
135
ESPERIENZA 4 Risposta al gradino di un circuito R-L .......................................................... 136
QUADRO RIASSUNTIVO .............................................................................................................. 139
Condensatori ................................................................................................................................. 139
Risposta al gradino. Formula generale.......................................................................................... 139
Il condensatore, l’induttore e i fenomeni transitori
Induttori......................................................................................................................................... 140
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
82
Il condensatore, l’induttore e i fenomeni transitori
2 Il condensatore, l'induttore e i
fenomeni transitori
In questa Unità di Apprendimento affrontiamo lo studio di due componenti passivi quali il
condensatore e l'induttore, definiti genericamente reattivi, e l'analisi del loro
comportamento sia in regime continuo che transitorio. Sviluppiamo specificatamente questo
argomento per giungere alla descrizione ed alla utilizzazione di espressioni analitiche. che
consentano di determinare l'andamento temporale di tensioni e correnti relative a circuiti
R-C (resistore-condensatore) ed R-L (resistore-induttore) sottoposti a segnali a gradino. La
trattazione è relativa a sistemi del primo ordine, costituiti da reti in cui sono presenti o un
unico elemento reattivo o gruppi di un tipo di tali componenti, ma connessi tra loro in serie
e/o in parallelo. Per la comprensione delle espressioni analitiche che saranno affrontate si
ritiene necessaria la conoscenza della funzione esponenziale.
OBIETTIVI
Conoscere i condensatori e gli induttori e le loro unità di misura
Saper determinare i valori equivalenti di tali componenti connessi in serie e in parallelo
Comprendere i fenomeni transitori relativi a circuiti R-C ed R-L. sottoposti a segnali di
ingresso a gradino
Conoscere il significato fisico di costante di tempo e saperla calcolare nei vari circuiti
Saper analizzare i fenomeni transitori nei circuiti R-C ed R-L più significativi sia mediante
le formule dirette di soluzione sia attraverso l'uso della trasformata di Laplace
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
83
Il condensatore, l’induttore e i fenomeni transitori
2.1 II condensatore
Il condensatore è un componente lineare provvisto di due terminali. E’ quindi un bipolo e, al
contrario del resistore, non dissipa potenza, ma la scambia con il sistema in cui è inserito.
Esso è capace di immagazzinare energia che successivamente è in grado di restituire al circuito che
l'aveva fornita.
Il condensatore, il cui simbolo elettrico è mostrato in figura 1, è praticamente costituito da due
elementi conduttori (armature) separati da uno strato di materiale isolante (dielettrico).
+
+Q
+ + +
+ + + +
+ + + +
V
C
-
- - -
-
-
+
-
-
-
-Q
-
Fig. 1 Condensatore
Fig. 2
Se tra le armature del condensatore viene applicata una differenza di potenziale (fig. 2), queste
accumuleranno una carica di ugual valore ma di segno opposto. La relazione tra carica Q e tensione V
risulta
C=
Q
V
(2.1)
C è un parametro costante, indipendente dal valore della tensione applicata, che rappresenta la
capacità del condensatore e si misura in farad [F].
La capacità di un farad è quella di un condensatore che sottoposto alla d.d.p. di 1 V acquista la carica
di 1 C.
Proprio l'invariabilità della capacità con la tensione fa sì che questo componente possa essere
considerato lineare.
Dal momento che il farad rappresenta una unità di misura molto elevata rispetto ai valori capacitivi
che si riscontrano nelle varie applicazioni, per i componenti commerciali si ricorre ai sottomultipli
quali:
il microfarad [mF]
fl
1 mF = 10-6 F
il nanofarad [nF]
fl
1 nF = 10-9 F
il picofarad [pF]
fl
1 pF = 10-12 F
Nel caso in cui il condensatore sia già carico e sottoposto ad una tensione continua, la struttura stessa
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
84
Il condensatore, l’induttore e i fenomeni transitori
del componente impedisce, nel ramo in cui esso è inserito, un passaggio di corrente.
Il termine ‘già carico’, come più spesso vedremo nel prossimo paragrafo, indica una situazione che
per il condensatore viene definita più propriamente a regime. Possiamo dunque affermare che
un condensatore, alimentato da una tensione continua e a regime, può essere
considerato un circuito aperto.
Esempio 1
Determinare la tensione e la carica presenti a regime sulle armature del condensatore nel circuito di figura 3.
1kW
47nF
10V
VC
Fig. 3
Il condensatore risulta carico alla tensione del generatore e cioè 10 V.
La caduta di tensione ai capi del resistore è nulla così come la corrente che circola nella maglia.
La quantità di carica presente sulle due armature si può calcolare utilizzando l'espressione (2.1), da cui si ricava
Q = CV = 47 ⋅10 −9 ⋅10 = 470nC = 0.47 μC
Esempio 2
Calcolare la capacità del condensatore del circuito di figura 4 sapendo che la carica accumulata a regime sulle sue
armature vale 0,2 mC.
6kW
3kW
+
24V
-
C
9V
Fig. 4
Determiniamo prima la tensione ai capi del condensatore, sapendo che, quando questo è già carico, può essere
considerato come un circuito aperto. Pertanto, osservando anche la figura 5, possiamo scrivere
VC = 24 ⋅
3
6
− 9⋅
= 2V
3+ 6
3+ 6
per cui dall'espressione (2,1) risulta
C=
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
Q 0,2
=
= 0,1μF = 100nF
2
V
85
Il condensatore, l’induttore e i fenomeni transitori
6kW
3kW
24V
VC
9V
Fig. 5
Nel ramo in cui è posto un condensatore è possibile osservare un movimento di cariche e quindi un
passaggio di corrente, che ovviamente non avviene attraverso il dielettrico, solo se vi è una variazione
della tensione applicata.
Ad esempio, ad un aumento di tensione DV corrisponde un incremento di carica DQ pari a
ΔQ = CΔV
(2.2)
Questa variazione di carica avviene in un intervallo di tempo Dt in virtù di una corrente che per
definizione vale
I=
ΔQ
Δt
(2.3)
da cui
ΔQ = IΔt
(2.4)
IΔt = CΔV
(2.5)
Pertanto l'equazione (2.2) si può scrivere
dalla quale ricaviamo la relazione che lega corrente e tensione in un ramo capacitivo e cioè
I =C
ΔV
Δt
(2.6)
Questa equazione è stata scritta per intervalli finiti delle grandezze in gioco.
Nel caso più generale di tensione variabile con continuità le varie espressioni si dovrebbero
considerare valide per intervalli di tempo infinitesimi (cioè di durata tendente a zero) e in tali relazioni
bisognerebbe esprimere le grandezze con lettere minuscole, in quanto funzioni del tempo.
In tal caso l'equazione (2.6) si trasformerebbe nella seguente
i=C
Δv
Δt
(2.7)
dove il termine dv/dt rappresenta la derivata della tensione rispetto al tempo e costituisce una
operazione matematica non ancora affrontata a questo punto del corso di studi.
Per quanto concerne l'argomento appena esposto sono al momento sufficienti comunque i concetti
relativi all'espressione (2.6).
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
86
Il condensatore, l’induttore e i fenomeni transitori
2.2 Fenomeni transitori nei circuiti R-C
Viene da chiedersi cosa accade se in un circuito in cui é presente un condensatore, supposto già in
situazione di carica ‘a regime’ o completamente scarico, viene modificato il valore di alimentazione
continua.
Da quanto esposto precedentemente deduciamo che il condensatore varia la sua carica e si porta in un
nuovo stato di ‘regime’.
Questo però avviene passando attraverso un fenomeno di carica (o scarica) definito transitorio, la cui
durata, come spiegheremo più avanti, dipende dai valori delle resistenze e della capacità presenti nel
circuito.
Per cercare di capire meglio quanto si vuole proporre facciamo ora riferimento al classico schema di
figura 6a.
Condensatore inizialmente scarico e sottoposto ad una tensione di alimentazione a gradino
Nel circuito di figura 6a si suppone il condensatore inizialmente scarico; la tensione ai suoi capi è
pertanto nulla.
R
R
iC
iC
VG
0
C
vi
vC
2
1
vi
vC
C
VG
a)
Fig. 6
v C (0) = 0
b)
Alla serie composta dal condensatore e dal resistore viene applicato un segnale vi a gradino che,
come visto nell'unità precedente, ha le seguenti caratteristiche
vi = 0
per
t < t0
vi = VG
per
t > t0
dove con t0è indicato l'istante in cui avviene il passaggio tra 0 e VG del segnale vi.
In figura 6b abbiamo voluto simulare il gradino di tensione mediante l'intervento su un deviatore che
in posizione 1 mantiene il condensatore scarico, mentre portato nell'istante t0 in posizione 2 permette
l'eccitazione della rete con la tensione VG.
Per comodità possiamo indicare con 0 l'istante t0 di inizio fenomeno.
Nel momento appena successivo alla transizione di vi da 0 a VG, che possiamo indicare come istante
0+, il condensatore mantiene il suo stato di carica nulla; questa, infatti, in un intervallo di tempo
infinitesimo, non può cambiare.
Dunque possiamo affermare che
( )
vC 0 + = 0
La rete è però ora alimentata dalla tensione VG e dunque il condensatore ha la possibilità di caricarsi
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
87
Il condensatore, l’induttore e i fenomeni transitori
grazie ad una corrente che, per t = 0+, assume valore massimo, uguale a VG/R.
Questo valore si calcola considerando che la corrente di carica è la stessa che circola sui resistore, ai
cui capi è presente la tensione
v R = VG − vC
+
vR all'istante 0 vale dunque VG.
Successivamente, nell'evolversi del fenomeno, il condensatore accumula cariche e la sua tensione
aumenta tendendo a VG.
Bisogna però constatare che nel frattempo, se la vC sale, la tensione ai capi del resistore diminuisce e
così pure la corrente di carica. Ciò significa che la vC aumenta con una ‘velocità’ sempre minore, in
quanto questa dipende proprio dall'entità della corrente.
L'andamento temporale della tensione vC può dunque essere rappresentato da una funzione
esponenziale crescente (U.D. 1, par. 9). Dall'analisi di questa funzione e da quanto esposto si può
dedurre che in realtà la vC non arriva mai al valore di tensione VG, al quale tende asintoticamente, ma
che comunque tale valore potrà essere considerato praticamente raggiunto dopo un tempo che tra poco
verrà quantificato.
L'equazione esponenziale che descrive il fenomeno transitorio relativo allo schema di figura 6 è
−t
vC (t ) = VG ⎛⎜1 − e τ ⎞⎟
⎝
⎠
(2.9)
ed il diagramma che la rappresenta è mostrato in figura 7.
La velocità con cui il transitorio si evolve è dipendente dal parametro t, definito costante di tempo.
vC
vC º 99% VG
VG
63% VG
t
t
5t
Fig. 7 Carica del condensatore
Nell'equazione (2,9) infatti, quanto minore è t, tanto più piccolo risulta il termine e −t τ e tanto
maggiore, a parità di tempo, è il valore di vC.
Possiamo dare alcune informazioni sulla costante di tempo di un generico circuito R-C, sia dedotte
dal diagramma temporale di figura 7 sia relative ai componenti circuitali della rete.
La costante di tempo è individuata dall'intervallo temporale che si ottiene tracciando
la tangente alla funzione nell'origine dei tempi e proiettando la sua intersezione con
la retta vC = VG sul l'asse delle ascisse.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
88
Il condensatore, l’induttore e i fenomeni transitori
Una bassa costante di tempo implica quindi una retta tangente con maggior pendenza e quindi una
velocità iniziale di crescita della funzione più elevata.
In un tempo pari a t il condensatore si carica ad un valore pari a circa il 63% di
quello a regime. La tensione ai suoi capi è dunque vC(t) º 0,63 VG.
Ponendo infatti nella equazione (2.9) t = t si ha
(
)
vC (τ ) = VG 1 − e −1 ≈ 0,63VG
(2.10)
La costante di tempo, attraverso i componenti della rete, si calcola in base alla
relazione
τ = ReqC
dove Req rappresenta la resistenza equivalente vista dai terminali del condensatore dopo aver
annullato l'effetto dei generatori.
La durata di un fenomeno transitorio può essere considerata praticamente pari ad un
tempo equivalente a circa 5 volte t.
Dalla equazione (2.9) si calcola infatti
per
t=5 t
fl
vC (5t) = VG (1 - e-5) º 0,993 VG
che, con un errore di approssimazione inferiore all' 1%, può essere considerato valore a regime.
Esempio 3
Calcolare dopo quanto tempo il condensatore del circuito di figura 6 può essere considerato carico sapendo che
R=15 kW e C=220 nF.
La costante di tempo della rete di figura 6 è pari a
t = RC = 15 ÿ 103 ÿ 220 ÿ 10-9 = 3,3 ms
Il condensatore si carica praticamente in 5t e cioè in un tempo
T = 5t = 5 ÿ 3,3 = 16,5 ms
Condensatore inizialmente carico e sottoposto ad una tensione di alimentazione nulla
Analizziamo il circuito di figura 6a considerando stavolta il condensatore già carico alla tensione VG
ed immaginando la rete sottoposta ad un gradino di tensione opposto a quello precedente; si ipotizzi
cioè che la tensione di ingresso, in un nuovo istante iniziale fissato per comodità di nuovo a 0, torni a 0
volt (fig. 8).
Il condensatore ora si trova praticamente inserito in una maglia che si chiude semplicemente
attraverso il resistore (fig. 9).
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
89
Il condensatore, l’induttore e i fenomeni transitori
R
R
iC
VG
0
vC
C
vi
1
2
vi
vC
C
VG
a)
b)
()
Fig. 8 v C 0 = VG
Nel nuovo istante 0+, appena successivo alla transizione della tensione di ingresso da VG a 0 volt, il
condensatore non varia la carica accumulata, ma ha la possibilità di iniziare a scaricarsi in quanto le
cariche negative addensate su una delle sue armature percorrono la maglia, con verso opposto a quello
convenzionale della corrente, per andare a neutralizzare le cariche positive poste sull' altra armatura.
La corrente di scarica, istante per istante, vale
iC (t ) =
vC (t )
R
(2.12)
e in t = 0+ assume il suo massimo valore, cioè VG /R.
vC
VG
iC
37% VG
C
R
+
vC º 1% VG
vC
t
5t
Fig. 9
t
Fig. 10 Scarica del condensatore
Anche in questo caso la velocità con cui il componente si scarica, legata all'entità della corrente,
diminuisce durante l'evolversi del fenomeno.
La tensione tende ad annullarsi in modo asintotico ed è dunque nuovamente un'equazione
esponenziale, questa volta decrescente, a descriverne l'andamento (fig. 10) e cioè
vC (t ) = VG e −t τ
dove, anche in questo caso, t rappresenta la costante di tempo della rete.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
90
(2.13)
Il condensatore, l’induttore e i fenomeni transitori
Esempio 4
Calcolare quanto vale la tensione ai capi del condensatore nel circuito di figura 8 dopo 3,3 ms dall'inizio del
fenomeno di scarica, considerando i valori dei componenti assegnati nell'esempio 3 e vC(0) = 15V.
Anche in questo circuito la costante di tempo vale
t = RC 3,3 ms
Quindi il valore di tensione richiesto è quello osservato dopo un tempo pari a t. Ricorrendo all'equazione (2.13) e
sapendo che vC(0) = Vo = 15V, otteniamo
vC (t) = 15e-1 º 5,52V
In un tempo pari a t la tensione ai capi del condensatore è diminuita di una quantità pari a
15 - 5,52 = 9,48 V
e cioè di una frazione pari al 63% di VG.
Analisi generalizzata
Le equazioni (2.9) e (2.13) sintetizzano l'andamento temporale dei fenomeni di carica e scarica di un
condensatore inserito in un classico circuito R-C.
A questo punto è necessario però trovare il modo per generalizzare la descrizione analitica di un
qualsiasi fenomeno transitorio, relativo ad una rete sottoposta ad una tensione a gradino, in cui sia
comunque presente un solo componente reattivo.
È possibile giungere ad una equazione generale risolutiva applicando la seconda legge di Kirchhoff
alla maglia relativa al circuito R-C (come ad esempio quello delle figure 6 o 8).
Il procedimento che conduce alla formula finale tuttavia non può essere proposto in quanto
l'equazione alla maglia risulta generalmente integro-differenziale ed una sua analisi richiederebbe
pertanto conoscenze di matematica che certamente non possono essere proposte agli allievi a cui quest'
opera è dedicata.
Si fornisce perciò direttamente l'espressione generale che, opportunamente applicata, può essere
utilizzata per determinare l'andamento temporale di qualsiasi corrente o tensione relativa ai circuiti R-C
nelle condizioni sopra citate.
L'espressione risolutiva è dunque del tipo
f (t ) = A + Be −t τ
(2.14)
dove
f(t) = tensione o corrente
t = costante di tempo
A e B = parametri costanti
Per individuare l'andamento della tensione o della corrente sotto analisi bisogna di volta in volta
determinare i valori dei parametri A e B. Questi possono essere calcolati imponendo sulla rete le
cosiddette condizioni iniziali e finali. Ciò significa ‘fotografare’ il circuito rispettivamente negli istanti
0+ ed ¶, dove con ¶ identifichiamo il valore limite di tempo in cui il condensatore é a regime.
CONDIZIONE INIZIALE
f(0+) = A + B
−t τ
= 1 per t = 0)
(in quanto e
+
Il valore f(0 ) deve essere dedotto dal circuito.
CONDIZIONE FINALE
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
91
(2.15)
Il condensatore, l’induttore e i fenomeni transitori
f(¶) = A
(2.16)
(in quanto e −t τ = 0 per t Ø ¶
Il valore f(¶), coincidente con quello a regime, deve essere dedotto dal circuito. Dalle equazioni
(2.15) e (2.16) si ricava anche che
B =.f(0+) -.f(¶)
(2.17)
La (2.14) può quindi essere riscritta in questo modo
[( )
]
f (t ) = f (∞ ) + f 0 + − f (∞ ) e −t τ
Esempio 5
Utilizzare l'equazione (2.18) per giungere alle (2.9) e (2.13).
Nel circuito di carica (fig. 6) sappiamo che
vC (0+) = 0
e
vC (¶) = VG
per cui, applicando l'equazione (2.18), otteniamo
vC (t) = VG + [0 - VG ]e-t/t
che, dopo aver messo in evidenza VG, coincide con la (2.9).
Nel circuito di scarica (fig. 8) invece sappiamo che
vC (0+) = VG
e
vC (¶) = 0
per cui dalla (2.18) ricaviamo
vC (t) = 0 + [VG - 0]e-t/t
praticamente equivalente alla (2.13).
Esempio 6
Relativamente al fenomeno di carica della rete di figura 6 determinare l'andamento temporale della corrente
ricorrendo all'equazione (2.18).
Nel circuito di figura 6 sappiamo che
( )
iC 0 + =
( )
VG − v C 0 +
V
= G
R
R
iC (∞ ) = 0
(a regime la corrente di carica è nulla)
per cui
V −t
⎡V
⎤ −t
iC (t ) = 0 + ⎢ G − 0⎥ e τ = G e τ
R
⎣R
⎦
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
92
(2.18)
Il condensatore, l’induttore e i fenomeni transitori
2.3 L'induttore
L'induttore, il cui simbolo elettrico è mostrato in figura 11, è un componente lineare per il quale la
relazione tra corrente e tensione (alle differenze finite) risulta
vL = − L
Δi
Δt
(2.19)
dove vengono indicati
- con il termine vL, la forza elettromotrice autoindotta (f.e.m.);
- con L il coefficiente di autoinduzione o induttanza, parametro che presenta come unità di misura
l'henry [H].
L'equazione (2.19) rappresenta in pratica la legge di Lenz la quale afferma che
se in un conduttore, avvolto in modo da costituire una spira o una bobina, circola una
corrente che varia nel tempo, ai capi di questo conduttore si manifesta una forza
elettromotrice indotta proporzionale alla velocità di variazione di tale corrente
(Di/Dt).
Il coefficiente di proporzionalità é proprio l'induttanza L, mentre il segno negativo posto davanti al
termine a destra della (2.19) indica che la f.e.m. prodotta é di polarità tale da opporsi alla variazione di
corrente. La freccia con la quale indicheremo questa tensione avrà verso opposto a quello della corrente
se questa tenderà ad aumentare (fig. 12a), verso concorde se la corrente tenderà a diminuire (fig. 12b).
L
Fig. 11 Induttore
i+Di
L
vL
i-Di
L
vL
a)
b)
Fig. 12
Ricordiamo inoltre che l'induttanza rappresenta il coefficiente di proporzionalità che lega il flusso
magnetico F, generato dalla corrente che scorre nella spira o nella bobina, e la corrente stessa; vale cioè
la relazione
F = Li
(2.20)
Il flusso è quello concatenato, cioè quello che attraversa la superficie della spira o delle spire della
bobina e nel Sistema Internazionale si misura in weber [Wb].
L'induttanza invece dipende sia dal mezzo in cui il flusso si instaura sia dalla struttura del
componente.
Un induttore di valore 1H percorso dalla corrente di 1A genera un flusso concatenato di 1Wb.
Anche l'induttore inoltre, così come il condensatore, è un componente in grado di immagazzinare o
cedere energia.
In questa Unità di Apprendimento non facciamo volutamente cenno ai fenomeni di mutua induttanza,
non indispensabili in questo contesto e legati in ambiente elettrico soprattutto al funzionamento del
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
93
Il condensatore, l’induttore e i fenomeni transitori
trasformatore, di cui rimandiamo lo studio al volume Fondamenti di Elettronica.
L'equazione (2.19) alle differenze finite in realtà è strettamente valida solo se, nell'intervallo di
tempo considerato Dt, la corrente varia linearmente. In caso contrario si dovrebbe ricorrere ad una
operazione di derivata e la (2.19) si trasformerebbe nella
vL = − L
di
dt
(2.21)
Dalle equazioni (2.19) e (2.21) appare comunque chiaro che,
se la corrente è costante, quindi in regime continuo, l’induttore, considerato
idealmente un conduttore di resistenza nulla, si comporta come un cortocircuito
(vL=0).
Dalla (2.19) è altresì chiaro che, applicando in un determinato istante ai capi del componente una
certa tensione, la corrente non varia immediatamente di una quantità finita. Questo significa che, nel
momento in cui si applica una tensione di tipo a gradino
— l'induttore si comporta come un circuito aperto rispetto alla variazione di corrente;
— nel ramo in cui l'induttore è inserito bisogna comunque considerare la corrente
circolante prima del verificarsi del cambiamento dell'alimentazione.
Queste due constatazioni sono utili per studiare anche nei circuiti R-L, costituiti da resistori ed
induttori, i fenomeni transitori, che si osservano nel passaggio di queste reti tra due situazioni di
regime.
Rete R-L sottoposta ad una tensione a gradino
Per determinare l'andamento temporale della corrente o della tensione relative ad uno dei due
componenti della rete di figura 13, sottoposta ad una eccitazione di tipo a gradino, si può, anche in
questo caso, ricorrere all'equazione (2.18) derivante dalla soluzione della equazione differenziale
relativa alla maglia individuata dalla rete in questione.
R
VG
0
vi
R
iL
L
vL
2
1
vi
iL
L
vL
VG
a)
Fig. 13 iL (0) = 0
b)
Volendo analizzare la corrente di maglia iL e la tensione presente ai capi dell'induttore vL, fissando in
t0 = 0 l'istante in cui avviene la transizione della tensione di ingresso, possiamo osservare che
-
la corrente, un attimo prima dell'istante di applicazione del gradino e cioè in t = 0-, è nulla e dal
momento che non può variare istantaneamente lo è anche in t = 0+; per cui
Dipartimento di Elettronica
94
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
iL(0+) = 0
-
la tensione vL, corrispondente alla f.e.m. autoindotta, in t = 0+ è massima e va a bilanciare la
tensione di alimentazione e pertanto
vL(0+) = VG
-
la corrente ‘a regime’, cioè a fine transitorio, si determina considerando l'induttore un
cortocircuito, quindi
i L (∞ ) =
-
VG
R
la tensione vL, a regime è invece nulla
vL(¶) = 0
Dall'equazione (2.18) si ricavano così gli andamenti esponenziali, crescente per iL e decrescente per
vL, delle due grandezze (fig.14).
vL
iL
V
iL º 99% G
R
VG
R
63%
VG
63% VG
VG
R
37% VG
t
t
t
5t
a)
t
b)
Fig. 14 Forme d’onda in un circuito R-L alimentato da una tensione a gradino.
iL (t ) =
(
VG
1 − e −t τ
R
v L (t ) = VG e −t τ
)
( 2.22)
( 2.23)
t rappresenta la costante di tempo della rete ed assume lo stesso significato fisico visto per i circuiti RC; in questo caso però vale la relazione
τ=
L
Req
(2.24)
In questo caso Req = R, ma può essere generalmente determinata con i criteri già esposti nei circuiti
95
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
R-C.
I valori a regime delle grandezze interessate dal fenomeno transitorio possono essere considerati
raggiunti dopo un tempo pari a 5 t.
Rete R - L con corrente iniziale diversa da zero e tensione di alimentazione nulla
La situazione è illustrata dagli schemi di figura 15. La rete di figura 13 viene ora eccitata da una
tensione a gradino con tendenza opposta alla precedente. Siamo infatti di fronte ad una transizione
della tensione vi, da VG a 0 volt.
Considerando per comodità il nuovo istante iniziale come istante t0 = 0 e supponendo iL(0-) = VG /R
possiamo dedurre che
R
VG
0
vi
iL
L
R
vL
1
2
vi
L
vL
VG
a)
-
Fig. 15 i L (0 )VG R
in t = 0+, appena successivo alla transizione di vi, la corrente non cambia valore, per cui
( )
iL 0 + =
-
b)
VG
R
la tensione vi, è la f.e.m. che viene generata in opposizione alla tendenza della corrente a variare; se
ora vi = 0, mantenendo lo stesso verso di riferimento assegnato in figura 13, si ricava
( )
( )
v L 0 + = − Ri L 0 + = −VG
-
nella nuova situazione di regime la corrente e la tensione si annullano, per cui
iL ( ¶ ) = 0
vL (¶)=0
Gli andamenti esponenziali delle due grandezze (fig. 16) si ricavano ancora dalla equazione (2.18) e
sono rappresentati analiticamente dalle espressioni
VG − t τ
e
R
v L (t ) = −VG e − t τ
i L (t ) =
con t ancora uguale a L/R.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
96
( 2.25)
( 2.26)
Il condensatore, l’induttore e i fenomeni transitori
vL
iL
VG
R
t
-VG
t
Fig. 16 Forme d’onda relative al circuito di figura 15
2.4 Connessioni serie-parallelo di condensatori ed induttori
L'equazione (2.18) fornisce, una volta determinati i valori iniziali e finali, l’andamento temporale del
segnale in regime transitorio nei sistemi di primo ordine e cioè in reti R-C ed R-L nelle quali il
componente capacitivo o induttivo è unico. Tale espressione è utilizzabile anche nel caso in cui, in
presenza di un gruppo di questi elementi, essi possano essere ricondotti ad uno di valore equivalente
attraverso risoluzione di collegamenti serie e/o parallelo effettuati dopo aver annullato i generatori
indipendenti.
Forniamo ora le espressioni utili per calcolare i valori equivalenti delle varie connessioni relative ai
due tipi di componenti.
Per rendere più snella la trattazione non proponiamo in questa parte le dimostrazioni; rimandiamo
tali procedure, relative solo ai condensatori, alla sezione Esercizi guidati (EG. 11).
Condensatori in serie
I condensatori di figura 17 sono in serie. Per ciascuno di loro è uguale la carica accumulata.
C1
C2
CN
+ Q
+ Q
+ Q
V
Fig. 17 Condensatori in serie
Il valore di capacità equivalente è dato dall'espressione
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
97
Il condensatore, l’induttore e i fenomeni transitori
Ceq =
1
1
1
1
+
+ ... +
C1 C2
CN
(2.27)
che, nel caso di due soli elementi, si trasforma nella
Ceq =
C1C2
C1 + C2
(2.28)
Condensatori in parallelo
Una connessione di condensatori in parallelo è mostrata in figura 18.
In questa configurazione é la tensione ai capi di ciascun elemento ad essere la stessa.
La capacità equivalente risulta
Ceq = C1 + C 2 + ... + C N
V
Q1 +
C
- 1
Q2 +
C
- 2
(2.29)
QN +
C
- N
Fig. 18 Condensatori in parallelo
Esempio 7
Calcolare la capacità equivalente della rete di condensatori mostrata in figura 19. Si ponga: C1 = 0,47pF,
C2=100nF, C3=150nF.
Dall'osservazione dello schema notiamo che C2 e C3 sono in parallelo ed il loro equivalente é in serie con Cl.
C 2 // C3 = C // = 100 + 150nF
C1 = 0,47 μF = 470nF
C eq =
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
C1 C //
470 ⋅ 250
=
≈ 163nF
C1 + C // 470 + 250
98
Il condensatore, l’induttore e i fenomeni transitori
C2
C1
C3
Fig. 19
Induttori in serie
Gli induttori mostrati in figura 20 sono in serie. Su di essi circola la stessa corrente. Il valore
dell'induttanza equivalente risulta
Leq = L1 + LN + ... + LN
L1
i
(2.30)
LN
L2
Fig. 20 Induttori in serie
Esempio 8
Calcolare l'induttanza equivalente della rete di figura 21.
Riportando tutti i valori dei parametri in mH possiamo scrivere
Leq = 0,15 + 0,3 + 1 = 1,45 mH
150mH
300mH
1,45mH
Fig. 21
Induttori in parallelo
Lo schema di figura 22 mostra una connessione di induttori in parallelo. La tensione presente ai loro
capi è la stessa.
L'induttanza equivalente in questo caso vale
Leq =
1
1
1
1
+
+ ... +
L1 L2
LN
(2.31)
che, nel caso di due soli elementi, si trasforma nella relazione
Leq =
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
L1 L2
L1 + L2
99
(2.32)
Il condensatore, l’induttore e i fenomeni transitori
V
L1
L2
LN
Fig. 22 Induttori in parallelo
Esempio 9
Calcolare l'induttanza equivalente della connessione di figura 23 se L1=100mH, L2=400mH, L3=200mH.
L1
L2
L3
Fig. 23
Applicando direttamente l'equazione (2.31) ed esprimendo per comodità le induttanze in mH, ricaviamo
Leq =
1
⎛ 1
1
1 ⎞ 3
+
+
⎜⎜
⎟ ⋅ 10
,
,
,2 ⎟⎠
0
1
0
4
0
⎝
≈ 57 μH
Al risultato appena ricavato potevamo giungere applicando due volte l'equazione (2.32), utilizzata prima per
calcolare ad esempio l'equivalente tra L1 ed L2 e successivamente per ottenere il valore finale svolgendo il parallelo
tra l'equivalente parziale ed L3.
2.5 Analisi dei circuiti R-L ed R-C attraverso la trasformata di Laplace
L'equazione (2.18), che fornisce l'espressione generale per determinare la risposta di un circuito R-C
o R-L ad un segnale a gradino, è stata proposta senza dimostrazione in quanto soluzione di una
equazione generalmente integro-differenziale. Alla (2.18) ed anche alla determinazione di tensioni e
correnti in circuiti con più componenti di tipo L-C, con segnali di eccitazione anche più complessi di
Dipartimento di Elettronica
100
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
quelli a gradino, è possibile giungere ricorrendo alla trasformata di Laplace.
Il metodo di analisi proposto in questo paragrafo fa riferimento ai contenuti esposti, in Appendice,
nella sezione di Matematica.
Supposto che a questo punto l'allievo conosca i modelli secondo Laplace dei componenti elettrici e
sappia interpretare le tabelle di trasformazione e antitrasformazione, per risolvere una rete elettrica
bisogna procedere nel seguente modo:
b) trasformare le funzioni temporali che descrivono i segnali prodotti dai generatori in funzioni nel
dominio di Laplace. Ad esempio, un segnale a gradino di ampiezza VG, espresso analiticamente
v(t) = VG u(t), dove u(t) è il gradino unitario, diventa V(s) = VG /s;
b) sostituire i componenti R, C ed L con i loro modelli nel dominio di Laplace (fig. 24).
La relazione tra tensione e corrente nei vari casi diventa:
resistore
V(s) = RI(s)
(2.33)
condensatore
V (s ) =
(2.34)
V
1
I (s ) + 0
sC
s
dove V0 è la tensione iniziale sul condensatore;
induttore
V(s) = sLI(s)-LI0
(2.35)
dove il termine LI0 è relativo ad una eventuale corrente iniziale
nell'induttore;
I(s)
I(s)
I(s)
1
sC
R
V(s)
V(s)
sL
V(s)
V0
s
LI0
Fig. 24 Rappresentazione dei componenti passivi nel dominio di Laplace
d) risolvere la rete applicando i metodi utilizzati in regime continuo; le equazioni integro-differenziali
nel dominio del tempo si trasformano in equazioni algebriche nel dominio di s. I termini 1/sC ed
sL rappresentano rispettivamente le impedenze capacitiva e induttiva che nell'analisi mediante le
L-trasformate devono essere trattate come le resistenze;
d) dopo aver ricavato la soluzione della rete nel dominio di Laplace usare le tabelle di
antitrasformazione per ottenere l'andamento temporale delle grandezze richieste.
Per la soluzione con la L -trasformata di reti con più componenti L-C si rimanda al volume
Fondamenti di Elettronica nel quale saranno affrontati i sistemi del secondo ordine e la loro risposta a
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
101
Il condensatore, l’induttore e i fenomeni transitori
segnali a gradino e sinusoidali.
Esempio 10
Determinare l'andamento della tensione ai capi del condensatore nel circuito di figura 6, in risposta ad un gradino
di tensione di ampiezza 5 V.
Si consideri il condensatore inizialmente scarico.
R
IC(s)
1
sC
5
s
VC(s)
Fig. 25
L -trasformando il circuito otteniamo la rete di figura 25, nella quale il segnale a gradino è rappresentato dal
termine 5/s, e V0/s è nullo perché il condensatore non possiede carica iniziale.
Per determinare VC(s) possiamo applicare la formula del partitore di tensione, ottenendo
5
VC (s ) =
s
5
5
RC
=
=
1
s (1 + sRC )
1 ⎞
⎛
R+
s⎜ s +
⎟
sC
RC
⎝
⎠
1
sC
A questo punto cerchiamo di scomporre l'espressione a destra nell'equazione appena determinata in modo da
ricavare dei termini più semplici da antitrasformare1.
A tale scopo possiamo scrivere
⎛
⎜
5 ⎜A
B
=
+
1
1 ⎞ RC ⎜ s
⎛
s+
s⎜ s +
⎟
⎜
RC
⎝
RC ⎠
⎝
5
RC
⎞
⎟
⎟
⎟
⎟
⎠
dove A e B sono parametri costanti.
Per determinare A moltiplichiamo tutti i membri dell'equazione per s, ponendo poi s = 0.
Otteniamo A = RC.
Per determinare B moltiplichiamo successivamente tutti i membri dell'equazione per s +
1
, ponendo poi
RC
1
RC
Otteniamo B = -RC.
s=−
Inserendo nell'espressione di VC (s) i termini relativi ad A e B ricaviamo
VC (s ) =
5
−
s
5
s+
1
RC
che antitrasformata ci conduce all'equazione
1
Questo metodo, chiamato ‘espansione in frazioni parziali’, è illustrato in dettaglio nel volume Fondamenti di elettronica.
Dipartimento di Elettronica
102
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
(
v C (t ) = 5 − 5e − t RC = 5 1 − e − t RC
)
Il condensatore si carica quindi esponenzialmente tendendo a 5 V; la costante di tempo del circuito è pari a RC.
Volendo determinare l'andamento della corrente di carica basta applicare la legge di Ohm al condensatore:
5
5
VC (s )
RC
R
=
=
I C (s ) =
1
1 ⎞ 1
1 ⎞
⎛
⎛
s⎜ s +
⎟
⎜s +
⎟
sC
RC
RC
sC
⎝
⎠
⎝
⎠
che, antitrasformata, conduce alla espressione
iC (t ) =
5 − t RC
e
R
Esempio 11
Determinare l'andamento della corrente che circola nell'induttore del circuito di figura 13 in risposta ad un gradino
di tensione di 5 V.
La corrente iniziale sia nulla. Si ponga R = 50 W, L= 10 mH.
La figura 26 mostra il circuito nel dominio di s. Non compare il termine LI0 in quanto la corrente iniziale è nulla.
Scrivendo l'equazione alla maglia otteniamo
5
= RI L (s ) + sLI L (s )
s
R
IL(s)
5
s
sL
Fig. 26
da cui
5
5
5
1
s
L
=
=
I L (s ) =
R + sL
R⎞
R⎞ L ⎛
⎛
s⎜ s + ⎟
s⎜ s + ⎟
L⎠
L⎠
⎝
⎝
Ponendo L/R = t scriviamo
⎛
⎞
⎜
⎟
5
1
5⎜A
B ⎟
=
+
I L (s ) =
1⎟
L ⎛
1⎞ L ⎜ s
s+ ⎟
s⎜ s + ⎟
⎜
τ
⎝
⎠
τ
⎠
⎝
da cui
1
1⎞
⎛
s⎜ s + ⎟
⎝ τ⎠
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
103
=
A
B
+
1
s
s+
τ
Il condensatore, l’induttore e i fenomeni transitori
Per determinare i parametri A e B procediamo come nell'esempio 10, ottenendo
A=t
B = -t
per cui
⎛
⎞
⎛
⎞
⎜
⎟
⎜
⎟
5 ⎜1
1 ⎟ 5 ⎜1
1 ⎟
I L (s ) = τ −
=
−
1⎟ R⎜s
1⎟
L ⎜s
s+ ⎟
s+ ⎟
⎜
⎜
τ ⎠
τ ⎠
⎝
⎝
cite, antitrasformata, conduce all'espressione
(
i L (t ) = 0,1 1 − e − t τ
)
con t = L/R = 0,2 ms
La corrente cresce pertanto esponenzialmente tendendo al suo valore a regime di 0,1 A.
2.6 Caratteristiche dei condensatori
In questo paragrafo proponiamo un elenco ed una breve spiegazione delle principali caratteristiche
che solitamente sono inserite nei cataloghi e nei fogli tecnici dei condensatori.
Prima di tutto c'è da far rilevare che la lettura del valore nominale di capacità è legata a modalità
diversificate in base alle numerose tipologie disponibili in commercio, che si differenziano
sostanzialmente per il materiale dielettrico che separa le armature, oltre che per la forma e le
dimensioni dei contenitori.
I valori nominali di capacità seguono generalmente le serie E-6 ed E-12.
Parametri principali
Tolleranza: massima differenza relativa tra valore nominale di capacità e valore effettivo.
Viene espressa in percentuale (tipicamente ±1%, ±2%, ±5%, ± 10%, ±20%, ma anche oltre per
gli elettrolitici).
Tensione nominale: massima tensione di lavoro. Viene fornito il parametro per tensioni sia continue
che alternate. I costruttori indicano comunque valori sensibilmente inferiori a quelli di rottura.
Coefficiente termico: indica l'effetto della temperatura sulla capacità. Può essere positivo (sigla P),
negativo (N) o nullo (NP0). Viene espresso in ppm/°C, cioè in parti per milione del valore
nominale, per variazione unitaria di temperatura.
Campo di temperatura:
intervallo di temperatura entro il quale far lavorare il condensatore.
Resistenza di isolamento:
indica la resistenza offerta dal dielettrico al passaggio di corrente
continua (di dispersione). Idealmente un condensatore carico, scollegato dal resto della rete,
dovrebbe conservare indefinitamente l'energia immagazzinata sotto forma di carica
elettrostatica; in realtà ciò non si verifica a causa del valore finito della resistenza del
dielettrico. Questa dipende dal tipo di materiale isolante e dalla temperatura.
Valori tipici 103 π 106 MW.
Nei condensatori elettrolitici non viene espresso il valore di resistenza di isolamento, ma è
indicato direttamente quello della corrente di dispersione, misurata in mA.
Dipartimento di Elettronica
104
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
tgd:
rappresenta il fattore di perdita ed indica il grado di dispersione (e di dissipazione) del
condensatore sottoposto a tensione alternata. Tale dispersione si verifica essenzialmente
attraverso il dielettrico.
Per descrivere il fenomeno si può identificare il circuito equivalente del condensatore con il
parallelo tra la sua capacità C ed una resistenza equivalente R (fig. 27).
Nel caso ideale di resistenza R di valore infinito e con tensione di alimentazione alternata nel
ramo capacitivo scorre corrente, corrente IC che risulta in anticipo di 90° rispetto alla tensione
applicata2.
Se invece si tiene conto della dispersione e quindi del valore finito della resistenza
equivalente, bisogna considerare che su di essa circola un'ulteriore corrente (IR) in fase con la
tensione V (fig. 28).
La corrente totale, che si ottiene dalla somma vettoriale tra IC ed IR, non è più sfasata di 90°,
ma di un angolo j inferiore. Quindi, maggiore è la dispersione, minore è la resistenza
equivalente parallelo, più elevata è la IR, più piccolo è j e più grande è il valore di d
(d=90°øj= angolo di perdita). In definitiva, un condensatore di migliore qualità presenta un
fattore di perdita più basso.
Del parametro tgd viene generalmente fornito il valore misurato alla frequenza di 1kHz, alla
quale è legato secondo la relazione
tgδ =
1
2πfCR
Nel circuito equivalente del condensatore reale dovremmo inserire, in serie al parallelo tra R e C,
anche la resistenza e l'induttanza prodotte dai terminali; queste comunque, alle frequenze di lavoro,
hanno una minima incidenza.
I
IC
IR
~V
R
I
IC
C
d
j
IR
Fig.27 Circuito equivalente parallelo del condensatore
V
Fig.28
Tipologie
I tipi più diffusi di condensatori in commercio, legati anche alle varie gamme di capacità disponibili,
sono:
2
con dielettrico ceramico (fig. 29)
con dielettrico plastico (fig. 30)
Per offrire una spiegazione del fattore di perdita è necessario introdurre questi concetti che, comunque, saranno proposti
agli allievi in modo completo nell’Unità di Apprendimento relativa allo studio dei circuiti in regime sinusoidale nel volume
Fondamenti di Elettronica.
Dipartimento di Elettronica
105
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
-
elettrolitici (fig. 31)
Ceramici
Coprono un campo di capacità che va dal pF ad alcune centinaia di nF. Presentano varia struttura, ad
esempio a disco, a strato o multistrato e sono disponibili in forma anche miniaturizzata.
Sono generalmente caratterizzati da componente induttiva serie molto bassa.
Si dividono in condensatori a bassa e ad alta costante dielettrica.
Fig. 29 Condensatori ceramici.
I primi sono contraddistinti da un coefficiente termico controllato e sono molto utilizzati in alta
frequenza.
Dei secondi si sfrutta la elevata costante dielettrica per realizzare componenti di dimensioni
particolarmente ridotte; questo tipo dì condensatore ceramico ha prestazioni mediamente inferiori ai
precedenti, ma, dato il basso costo, viene utilizzato per scopi generali, quali il disaccoppiamento e il
by-pass.
LETTURA
Su questo tipo di componenti il valore nominale di capacità è indicato attraverso modalità di
stampigliatura di cui forniamo alcuni esempi;
2p2
n22
15n
(= 2,2 pF)
(= 0,22 nF = 220 pF)
(= 15 nF)
dove la lettera, oltre ad indicare il sottomultiplo, individua la posizione della virgola decimale;
oppure, se non è indicato il sottomultiplo,
33
472
(= 33 pF)
(= 47 ÿ 102 pF = 4,7 nF )
dove il valore è espresso generalmente in pF, e nel secondo caso, la terza cifra rappresenta il fattore
moltiplicativo.
Plastici
Coprono una gamma di capacità che va dal nF a qualche mF.
Sono realizzati avvolgendo nastri di materiale plastico metallizzato ed arrotolato a forma di cilindro o
di rettangolo; il dielettrico può essere costituito da
Dipartimento di Elettronica
106
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
-
polipropilene (per alte frequenze ed elevate tensioni)
policarbonato (caratterizzato da buona stabilità)
poliestere (per impieghi universali)
polistirene (generalmente a basse perdite, per filtri, oscillatori, sample & hold).
Fig. 30 Condensatori plastici.
LETTURA
Per i condensatori con contenitore a forma di parallelepipedo possiamo avere una stampigliatura del
tipo
4N7
0,15
(4,7 nF; la lettera indica il sottomultiplo e la virgola)
(0,15 mF; in questo caso la capacità è espressa in mF)
Queste cifre sono seguite da una lettera che indica la tolleranza, che può essere M=±20%, K= ±10%,
J=±5%, e da un numero che esprime la tensione di lavoro.
Per i condensatori plastici di altra forma il valore di capacità può essere anche espresso direttamente
in pF, ad esempio 4700 (4700 pF = 4,7 nF), 68000 (68 nF) oppure con tre cifre, di cui la terza
rappresenta il fattore moltiplicativo (es: 333 = 33 ÿ 103 pF = 33 nF).
È possibile inoltre ancora trovare componenti a riguardo dei quali la lettura del valore è legata a un
codice colori a cinque fasce. Le prime tre forniscono il valore di capacità (la terza rappresenta il fattore
moltiplicativo), la quarta la tolleranza e la quinta la tensione di lavoro.
Elettrolitici
Sono condensatori realizzati per capacità che vanno dal mF in su e tensioni di lavoro che da qualche
volt (per alti valori di capacità) raggiungono alcune centinaia di volt (per le capacità più basse).
Viste le loro dimensioni, comunque contenute, essi presentano un rapporto volume/capacità molto
buono.
La loro tolleranza, che dipende anche dalle tensioni nominali, può però essere più alta rispetto agli
altri tipi (ad esempio -10%, +30% o anche -10%, +50%). Generalmente non viene fornita la resistenza
di isolamento, ma la corrente di dispersione.
I condensatori elettrolitici si suddividono in polarizzati e non polarizzati.
I primi presentano dei terminali caratterizzati da una precisa polarità e sono costituiti da due armature
realizzate con fogli di alluminio avvolto; sulla prima armatura, quella di anodo, viene formato uno
strato di ossido che costituisce il dielettrico. Tra la pellicola di ossido e la seconda armatura (catodo)
Dipartimento di Elettronica
107
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori
viene inserito un elettrolita (generalmente solido).
a)
C1
b)
C2
Fig. 31 Condensatori elettrolitici.
+
+
+
+
C1
C2
Fig. 32 Connessioni di condensatori elettrolitici
polarizzati per uso in alternata.
Il condensatore elettrolitico polarizzato deve essere usato applicando al terminale positivo sempre un
valore di tensione più elevato rispetto a quello negativo e quindi, per questo motivo, non può essere
usato in regime alternato.
L'eventuale inversione delle polarità della tensione applicata porterebbe a distruggere lo strato di
ossido (che tenderebbe a formarsi sull'altra armatura) con conseguente produzione di gas e
danneggiamento del componente.
In questo tipo di componenti il valore di capacità é stampigliato completo di unità di misura.
I condensatori elettrolitici non polarizzati vengono invece realizzati ossidando entrambe le armature.
L'elettrolita è quindi compreso tra i due strati di ossido.
In commercio sono disponibili anche condensatori elettrolitici al tantalio che, rispetto a quelli in
alluminio, presentano dimensioni più ridotte.
Nel caso di uso in alternata ed in mancanza di componenti non polarizzati si può ricorrere alla
connessione di figura 32, dove si ricordi che la capacità equivalente risulta pari a C1C2 /(C1 + C2).
Condensatori variabili
Sono disponibili in commercio condensatori a capacità variabile (fig. 33), un tempo molto utilizzati
nei circuiti di sintonia dei radioricevitori ed ora soprattutto come compensatori di capacità, inseriti in
funzionamento da trimmer in parallelo ad elementi di valore fisso.
2.7 Caratteristiche degli induttori
Per realizzare un induttore il conduttore viene avvolto in modo da costituire un certo numero di spire.
L' avvolgimento che ne deriva viene chiamato genericamente bobina.
L'induttanza del componente è direttamente proporzionale al quadrato del numero di spire ed
inversamente proporzionale alla riluttanza del mezzo su cui la bobina è avvolta. La riluttanza (R), a
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
108
Il condensatore, l’induttore e i fenomeni transitori
sua volta, oltre a dipendere dalle caratteristiche geometriche della struttura, è inversamente
proporzionale alla permeabilità magnetica del materiale (m).
Una bobina può essere avvolta sia in aria che su un nucleo di materiale ferromagnetico. Questa
soluzione si adotta nel caso si voglia ottenere, a parità di forma e numero di spire, una induttanza di
valore più elevato. I materiali ferromagnetici presentano infatti una permeabilità molto maggiore
dell'aria (per quanto detto L è direttamente proporzionale a m).
Fig. 33 Condensatori variabili (trimmer).
Gli induttori in aria, in base alle varie applicazioni, possono essere ad un solo strato o a più strati e
vengono in alcuni casi avvolti su supporti di ceramica o di teflon, di forma circolare o rettangolare,
che operano un effetto stabilizzante dell'induttanza nei confronti della temperatura.
La presenza dei nuclei, se da un lato permette di aumentare il valore di induttanza, dall'altra
introduce perdite dovute all'isteresi magnetica e alle correnti indotte.
Fino alle frequenze del campo audio trovano applicazione bobine avvolte su nuclei in ferro, ferronichel e permalloy; questi nuclei non sono costituiti però da strutture compatte, ma da pacchi di
lamierini che limitano le perdite per correnti indotte.
Tra i materiali ferromagnetici trovano inoltre ampia diffusione, fino a frequenze di centinaia di
MHz, le ferriti che, rispetto alle leghe, presentano, a discapito di una permeabilità inferiore, perdite
ridotte. Le ferriti sono prodotte attraverso un processo di compressione e di riscaldamento di polveri
di ossidi e di altre sostanze (rame, zinco, nichel).
Le forme dei nuclei sono di vario genere, ad esempio a toroide, a barretta e ad olla (struttura formata
da due ‘tazze’ o ‘conchiglie’, che racchiudono l'alloggiamento su cui è avvolta la bobina e sono tenute
da molle di bloccaggio).
In commercio, inoltre, sono disponibili degli induttori (bead-core) le cui bobine sono inserite in
contenitori di ridotte dimensioni e di aspetto simile a quello di resistori o condensatori. Trovano
soprattutto applicazione nei circuiti a radiofrequenza per lasciar passare la componente continua e
bloccare le correnti di segnale.
Angolo di perdita e fattore di merito
Anche tra gli induttori un parametro caratteristico risulta essere il fattore di perdita tgd, anche se al
suo posto viene generalmente fornito il parametro Q (fattore di merito).
Il parametro Q = 1/tgd indica il rapporto tra l'energia immagazzinata dall'induttore e quella dissipata.
Si parla di energia dissipata in quanto il modello reale di questo componente, al contrario di quello
ideale, preso in considerazione per l'analisi del transitorio, deve tener conto anche della resistenza
degli avvolgimenti e, in corrente alternata, delle perdite nel nucleo. Il circuito equivalente serie è
pertanto quello riportato in figura 34.
Con una resistenza di valore nullo la tensione prodotta sull'induttore da una corrente sinusoidale
risulterebbe in anticipo di 90° sulla corrente stessa.
In realtà la corrente produce su R anche una componente di tensione in fase che riduce l'angolo j di
sfasamento tra V e I (fig. 35). L'angolo di perdita d = 90° - j, idealmente nullo, è dunque diverso da
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
109
Il condensatore, l’induttore e i fenomeni transitori
zero.
Si può dimostrare che il fattore di merito é dato dalla relazione
Q=
2πfL
R
(2.37)
VL
R
~V
V
VR
I
C
d
L
VL
j
VR
Fig.34 Circuito equivalente serie di un induttore reale
I
Fig.35
Per questo parametro le case costruttrici indicano un valore ad una frequenza specifica.
Nel circuito di figura 34 il condensatore tratteggiato simula invece l'effetto capacitivo esistente tra le
varie spire e tra le spire e l'eventuale nucleo. Tale effetto può essere considerato trascurabile se si
lavora al di sotto di una certa frequenza (definita di risonanza).
Nei fogli tecnici, oltre ai valori di induttanza e del fattore di merito, sono generalmente riportati
anche i dati relativi alla massima corrente, alla frequenza di risonanza e alla resistenza in continua.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
110
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
ESERCIZI GUIDATI
EG. 1 Calcolare le costanti di tempo dei circuiti rappresentati nelle figure E.1.
C
3R
4R
a)
vi
R
b)
vi
vo
R
2R
R = 10kW
Fig.E.1
vo
C
R
c)
C = 220nF
C
R
vo
Soluzione
La costante di tempo di ciascun circuito R-C proposto si ricava dal prodotto ReqC, dove Req è la
resistenza equivalente vista dal condensatore dopo aver cortocircuitato il generatore di tensione.
C vale 220nF mentre R vale 10kW.
Circuito a)
Circuito b)
Circuito c)
Req = R + 4R = 5R = 50 kW
Req = R//3R = 0,75 R = 7,5 kW
Req = (R + R)//2R = R = 10 kW
t = 11 ms
t = 1,65 ms
t = 2,2 ms
EG. 2 Determinare l'andamento temporale della tensione vo nel circuito di figura E.2 se vi é il segnale
a gradino di figura E.3a.
vi(V)
15nF
vo(V)
5
vC
5
vC
vi
12kW
vo
vo
0
Fig.E.2
t(ms)
Fig.E.3
a)
0
180
t
t(ms)
b)
Soluzione
Dal momento che per t<0 vi=0V il condensatore può essere considerato inizialmente scarico.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
111
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
Per la soluzione del problema è possibile seguire due diversi procedimenti.
Il primo implica l'equazione alla maglia
vo(t) = vi (t) - vC (t)
nella quale vi(t) = 5V e vC(t) = 5(1 - e-t/t) in quanto il condensatore si carica tendendo a 5V; per
cui
vo(t) = 5 - 5(1 – e-t/t) = 5e-t/t
con
t = 12 ÿ 103 ÿ 15 ÿ 10-9 = 180 ms
Il secondo invece richiede l'applicazione diretta della equazione (2.18) che ci conduce
all'espressione scritta sopra se si determinano i valori iniziali e finali. Osservando il circuito
deduciamo che
vo(¶) = 0 V
vo(0+) = 5V
Il diagramma temporale di vo è mostrato in figura E.3b.
EG. 3 Determinare nuovamente l'andamento temporale di va nel circuito di figura E.2 considerando
questa volta un segnale d'ingresso ad onda quadra, valore picco-picco 10 V, valor medio 5 V e
frequenza 500 Hz.
Soluzione
Il segnale di ingresso che eccita la rete di figura E.2 è dunque quello mostrato in figura E.4a.
Dal momento che è un'onda quadra, il suo duty-cycle è del 50%.
Nella fase in cui vi assume il livello ‘alto’ l'andamento di vo ricalca quello visto nell'esercizio
precedente e riportato nel diagramma di figura E.3b, partendo però questa volta da un valore
iniziale di 10V.
Dal momento che un semiperiodo del segnale di ingresso, coincidente con la durata di una fase,
vale
T
1
1
=
=
= 1ms
2 2 f 2 ⋅ 500
e che la costante di tempo della rete è pari a 180 ms, possiamo affermare che è verificata la
relazione T/2 ¥ 5t.
In ogni fase il condensatore riesce pertanto a caricarsi o a scaricarsi completamente.
Per determinare l'andamento di vo, in corrispondenza del livello basso di vi si parta dal fatto che
inizialmente la tensione vC presente ai capi del condensatore vale praticamente 10V (con il
segno di figura E.2).
Nel nuovo istante 0+ dunque
vi = 0V
e
vC(0+) = 10V
Sapendo che per la maglia del circuito in questione vale la relazione
vo = vi - vC
possiamo scrivere
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
112
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
vo(0+) = -vC(0+) = -10V
Durante questo semiperiodo il condensatore tende esponenzialmente a scaricarsi e quindi la vo
in valore assoluto decresce con lo stesso andamento.
La descrizione grafica dell'intero fenomeno è mostrata in figura E.4b.
a)
vi(V)
10
1
0
b)
2
3
t(ms)
vi(V)
10
1
2
3
t(ms)
-10
Fig.E.4
EG. 4 Dimensionare i componenti di un circuito R-C come quello di figura 3 in modo che tale rete,
eccitata da un segnale a gradino di ampiezza 5V, produca sul condensatore una tensione che
assume il valore di 2,4 V con un ritardo di 1ms dall'istante in cui avviene la transizione di
livello del segnale d'ingresso.
La corrente che circola nella maglia deve essere in qualsiasi momento inferiore ad 1mA.
Soluzione
Per quanto visto già nella sezione teorica di questa Unità di Apprendimento sappiamo che gli
andamenti di tensione e corrente sul condensatore sono i seguenti:
(
vC (t ) = 5 1 − e −t τ
iC (t ) =
)
5 −t τ
e
R
Dalle richieste del testo dobbiamo imporre che, dopo 1ms, vC valga 2,4V; dalla prima equazione
quindi possiamo calcolare t.
(
vC (t ) = 2,4 = 5 1 − e −t τ
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
113
)
(t espresso in ms)
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
τ=
1
≈ 1,53ms
⎛ 2, 4 ⎞
ln⎜1 −
⎟
5 ⎠
⎝
La massima corrente che circola nella rete si ricava dalla equazione di iC(t) ponendo t = 0; per
cui
iC (t ) =
5
< 1mA
R
Dunque otteniamo
R > 5kW
t = RC = 1,53ms
e
Fissando R = 5,6kW ricaviamo
C=
τ
R
≈ 0,27 μF
EG. 5 Determinare l'andamento temporale della tensione vo nel circuito di figura E.1b se vi è un
gradino di ampiezza 16 V.
Si consideri il condensatore inizialmente scarico.
Soluzione
Aprendo il circuito nei due rami che collegano il resistore R al condensatore, e semplificando la
rete a sinistra del taglio applicando il metodo di Thevenin, il circuito si riduce a quello di figura
E.5, già noto.
Req
+
C
Veq
vC
Fig.E.5
L'ampiezza
del
segnale
a
gradino
equivalente
Req = R // 3R = 7,5kΩ se R = 10kW.
Con questi parametri otteniamo
(
vC (t ) = 4 1 − e −t τ
risulta
16
R
= 4V ,
R + 3R
)
dove t, già calcolata in E-1, vale 1,65ms.
EG. 6 Descrivere l'andamento temporale della tensione vA nel circuito di figura E.6 se
fase 1:
in t = 0
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
si chiude S1 (S2 aperto)
114
mentre
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
fase 2:
in t = 50 ms si chiude S2 e si apre S1
fase 3:
in t = 150 ms si apre anche S2.
Il condensatore sia inizialmente scarico.
A
S1
30kW
S2
vR
20kW
vC
0,47mF
10kW
vA
15V
9V
Fig.E.6
Soluzione
Per determinare l'andamento di vA nelle varie fasi, ricordando che generalmente vale la
relazione
vA = vC + vR
dobbiamo ricorrere all'equazione (2.18), dopo aver calcolato ogni volta i valori iniziali e finali
della grandezza da analizzare.
Fase 1
vC(0+) = 0
(condensatore scarico)
vA(0+) = vR(0+) = 15 ⋅
20
= 6V
20 + 30
vA(¶) = vC(¶) = 15V
Quindi, dalla (2.18),
(
vC (t ) = 15 1 − e −t τ 1
(sui 20kW a regime non scorre corrente)
)
v A (t ) = 15 − 9e −t τ1
con
t1 = (30 + 20) ÿ 103 ÿ 0,47 ÿ 10-6 = 23,5ms
Dopo 50ms la tensione vA giunge al valore dato dalla espressione
v A (50 ) = 15 − 9e −50 23,5 ≈ 13,93V
mentre vC vale
(
)
vC (50) = 15 1 − e −50 23,5 ≈ 13,21V
Fase 2
Attraverso una semplice traslazione dell’asse dei tempi trasformiamo l’istante t = 50ms nel
nuovo istante iniziale 0; in t = 0+ abbiamo questa situazione
Dipartimento di Elettronica
115
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
vC(0+) = vC(50) = 13,21V
vA(0+) = 13,21 −
20
⋅ (13,21 + 9) = −1,6V
20 + 10
20
⋅ (13,21 + 9) rappresenta la tensione ai capi del resistore da 20kW
20 + 10
all’istante iniziale del fenomeno (e che ha verso negativo rispetto al riferimento).
dove il termine
Il valore a regime di vA coincide invece con quello di vC e vale quindi -9V. Per cui, applicando
l'equazione (2.18), possiamo scrivere
v A (t ) = −9 + 7,4e −t τ 2
con
t2 = (20 + 10) ÿ 103 ÿ 0,47 ÿ 10-6 = 14,1ms
Dal momento che questa fase dura 150 - 50 = 100ms, intervallo di tempo maggiore di 5t2, il
transitorio si esaurisce e vA raggiunge il valore a regime di -9V prima dell'inizio della terza
fase in cui si apre anche S2.
Fase 3
A questo punto il condensatore non viene alimentato, ma non può neanche scaricarsi (i due
interruttori aperti costituiscono delle resistenze di valore infinito); sui 20kW non circola
corrente e pertanto la tensione tra il punto A e massa rimane indefinitamente a -9V.
La soluzione grafica del problema è mostrata in figura E.7.
vA(V)
15
13,93
6
-1,6
50
100
150
t(ms)
-9
Fig.E.7
EG. 7 Determinare l'andamento temporale di iL e di vL nel circuito di figura E.8 se all’istante t=0
l’interruttore S viene chiuso.
Soluzione
Con l’interruttore aperto, e quindi in t = 0-, la corrente iL e la tensione vL sono nulle.
Alla chiusura dell’interruttore la iL non può variare istantaneamente, pertanto
iL(0+) = 0
In t = 0+ i due resistori sono pertanto in serie e su di essi circola una corrente i pari a
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
116
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
( )
i 0+ =
9
= 1mA
(3 + 6) ⋅ 10 3
mentre la vL vale
( )
( )
v L 0 + = v6 k 0 + = 9 ⋅
6
= 6V
6+3
3kW
iL
S
14mH
6kW
vL
9V
Fig.E.8
A regime invece tutta la corrente scorre sul resistore da 3kW e sull’induttore, che si comporta
come un cortocircuito; pertanto
v L (∞ ) = 0
i L (∞ ) =
9
= 3mA
3 ⋅ 10 3
Applicando l’equazione (2.18) si ottiene pertanto
(
)
i L (t ) = 3 ⋅ 1 − e −t τ mA
v L (∞ ) = 6e −t τ
iL(mA)
vL(V)
6
3
0
0
t
Fig.E.9
La costante di tempo si ricava dall’espressione
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
117
t
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
τ=
L
Req
Dove Req è la resistenza vista dai terminali dell’induttore dopo aver annullato il generatore, per
cui
τ=
14 ⋅ 10 −3
= 7 μs
(3 // 6) ⋅ 10 3
La durata del transitorio può dunque considerarsi pari a 5 ÿ 7 = 35ms.
Gli andamenti temporali di iL e vL sono mostrati in figura E.9.
EG. 8 Determinare l'andamento temporale di iL e di vL nel circuito di figura E.10 se all’istante t=0
l’interruttore S viene chiuso.
R1
iL
R1 = 1,2kΩ
R2
R2 = 4,8kΩ
L = 30mH
L
6V
vL
S
12V
Fig.E.10
Soluzione
In t = 0-, cioè prima della chiusura dell’interruttore,
( ) 6
1,2 ⋅ 10
v (0 ) = 0
iL 0 − =
3
= 5mA
−
L
Subito dopo la chiusura dell’interruttore, cioè in t=0+, solo la vL varia, mentre iL(0+) si
mantiene a 5mA.
Req
Veq
iL
L
vL
Fig.E.11
Per valutare la vL(0+) si semplifichi il circuito, applicando il teorema di Thevenin, come in
figura E.11. Nello schema
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
118
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
4,8
1,2
− 12 ⋅
= 2,4V
1,2 + 4,8
1,2 + 4,8
Req = 1,2 // 4,8 = 0,96kΩ
Veq = 6 ⋅
per cui
( )
v L 0 + = 2,4 − 0,96 ⋅ 5 = −2,4V
Sempre dallo schema semplificato di figura E.11 deduciamo i valori a regime.
i L (∞ ) =
Veq
Req
=
v L (∞ ) = 0
2,4
= 2,5mA
0,96
Applicando l’equazione (2.18) ricaviamo gli andamenti temporali, mostrati anche in figura
E.12.
i L (t ) = 2,5 + 2,5e −t τ
v L (t ) = −2,4e −t τ
con
L
30 ⋅ 10 −3
τ=
=
= 31,25μs
Req 0,96 ⋅ 10 3
iL(mA)
5
2,5
0
50
100
150
0
50
100
150
t(ms)
vL(V)
t
t(ms)
-2,4
Fig.E.12
EG. 9 Nel circuito di figura E.13 il segnale d’ingresso vi è quello mostrato nel diagramma temporale
Dipartimento di Elettronica
119
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
di figura E.14a. Determinare l’andamento di iL(t). Sia inizialmente iL = 0.
Soluzione
Osservando il diagramma di figura E.14a deduciamo che l'analisi del circuito dovrà essere
distinta praticamente in tre fasi, le prime due di durata identica, T1 e T2, mentre nell'ultima vi
rimane indefinitamente a 0. Nella prima vi assume valore 2V, nella seconda -3V.
R
iL
vi(V)
2
1
vi
L
3
2
0
200
t(ms)
400
T2
T1
a)
-3
R = 100W
Fig.E.13
L = 8mH
iL(mA)
20
18,36mA
0
200
26mA
-30
t(ms)
400
iL = 0
b)
Fig.E.14
Dal calcolo della costante di tempo pari a
τ=
L 8 ⋅ 10 −3
=
= 0,08ms = 80μs
R
100
possiamo anche affermare che nelle fasi 1 e 2 il transitorio non può essere considerato esaurito
in quanto T1 e T2 risultano decisamente inferiori a 5t. Pertanto il valore iniziale della corrente
nelle fasi 2 e 3 non coinciderà con quello a regime dei fenomeni precedenti, ma corrisponderà
entrambe le volte alla iL calcolata nell'istante appena precedente alle transizioni della tensione
di ingresso.
Fase 1
iL(0+) = 0
iL(¶) =
2
= 0,02A = 20mA
100
(
iL (t ) = 20 1 − e −t τ
e, dopo 200ms,
(
)
(dall’eq. 2.18)
)
i L (200) = 20 1 − e − 200 80 ≈ 18,36 mA
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
120
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
Dunque in questa fase la corrente che circola nell’induttore parte da 0, tende a 20mA e,
nell’istante in cui essa giunge al valore di 18,36mA, la tensione d’ingresso commuta a -3V.
Fase 2
Trasliamo in pratica l'asse delle ordinate di 200ms e fissiamo nuovamente in t = 0 l'istante
iniziale del fenomeno.
Ricaviamo
iL(0+) = 18,36mA
iL(¶) = −
3
= -0,03A = -30mA
100
i L (t ) = −30 + 48,36e −t τ
(dall’eq. 2.18)
e, dopo 200ms,
i L (200) = −30 + 48,36e − 200 80 = −26 mA
Pertanto in questa fase la corrente parte dal valore di 18,36, diminuisce, inverte il verso di
circolazione, tende a -30mA, ma, quando raggiunge i -26 mA, la vi commuta a 0V.
Fase 3
iL(0+) = -26mA
iL(¶) = 0
i L (t ) = −26e −t τ
(dall’eq. 2.18)
La corrente, dunque, parte dal valore assunto nell'istante prima della commutazione di vi, e
tende a 0 giungendoci dopo un tempo approssimativamente pari a 5t = 400ms.
I diagrammi temporali di iL sono riportati in figura E.14b.
EG. 10 Nel circuito di figura E.15 in t = 0 si chiude l'interruttore S1.
Nell'istante in cui la corrente iL supera un valore pari al doppio di quello che si ottiene, a
regime, con S1 aperto ed S2 chiuso, lo stato degli interruttori commuta; dunque S1 si apre ed S2
si chiude.
Questa situazione poi permane per un tempo indefinitamente lungo.
Si descriva l'andamento temporale della iL per l'intero fenomeno e si calcoli quanto tempo
trascorre, dal momento in cui S1 viene chiuso, prima di poter considerare la corrente
definitivamente a regime
Soluzione
Con S1 chiuso ed S2 aperto lo schema circuitale si riduce a quello di figura E.16a. La corrente
parte da 0 e tende esponenzialmente al suo valore di regime; quindi
iL(¶) =
iL(0+) = 0
e
(
i L (t ) = 0,15 1 − e −t τ
)
15
= 0,15A = 150mA
18 + 82
Lo stato degli interruttori cambia quando iL raggiunge un certo valore I, pari al doppio della
121
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
iL(¶) calcolata nella fase in cui L è alimentata dalla tensione di 5V (valore a regime della fase
in cui S2 è chiuso ed S1 è aperto e mostrata in figura E.16b).
5V
15V
18W
18W
a)
iL
82W
18W
S1 chiuso
15V
S2 aperto
S2
10mH
S1
iL
18W
82W
b)
iL
82W
S1 aperto
vL
15V
10mH
S2 chiuso
Fig.E.15
10mH
Fig.E.16
Pertanto
I = 2iL(¶) = 2 ⋅
5
= 2 ÿ 0,05 = 0,1A = 100mA
18 + 82
Questo è inoltre il valore iniziale del nuovo fenomeno transitorio che vede a questo punto la
corrente decrescere esponenzialmente tendendo al valore di regime iL(¶ ), pari a 50mA.
Pertanto, applicando la (2.18), con S1 aperto ed S2 chiuso possiamo scrivere
i L (t ) = 50 + 50e −t τ
(mA)
L'evoluzione temporale della iL è mostrata in figura E.17.
II tempo T2 che intercorre prima di poter considerare il circuito definitivamente a regime (con
iL = 50mA) è pari a
T2 = T1 + 5t
con t che è la stessa nei due stati e vale 10/100 = 0,1 ms = 100 ms, mentre T1 è il tempo
impiegato dalla corrente per raggiungere il valore I = 100 mA (S1 chiuso - S2 aperto).
Per calcolare T1, esprimendo i tempi in ms, scriviamo
(
i L (T1 ) = 0,1 = 0,15 1 − e −T1 100
da cui T1 risulta 110ms.
Infine otteniamo
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
122
)
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
T2 = 110 + 5ÿ100 = 610ms
iL(mA)
150
100
50
0
100
200
400
300
500
t(ms)
600
110
5t
T1
T2
Fig.E.17
EG. 11 Sviluppare il procedimento che conduce alle equazioni (2.27) e (2.29) per la determinazione
della capacità equivalente in connessioni rispettivamente serie e parallelo di condensatori.
Soluzione
• Serie
Alla equazione (2.27) si giunge in quanto, osservando la figura 17, possiamo affermare che
ciascun componente accumula la stessa carica Q e ai suoi capi è presente una tensione che è in
genere diversa per ogni condensatore ed inversamente proporzionale alla singola capacità; la
somma delle varie tensioni è uguale a quella applicata all'intera serie e può essere anche
considerata pari al rapporto tra la carica Q e la capacità equivalente. Indicando con V1, V2, ...,
VN le tensioni ai capi di ciascun elemento e sapendo che
Q
Q
Q
V1 =
V2 =
... V N =
C1
C2
CN
V = V1 + V2 + ... + V N
e
V =
Q
C eq
possiamo scrivere
Q
Q Q
Q
=
+
+ ... +
C eq C1 C 2
CN
Dividendo tutti i termini di quest'ultima equazione per Q e sviluppandola per ricavare Ceq
giungiamo alla (2.27)
• Parallelo
Facendo riferimento alla figura 18 notiamo che, in questo caso, tutti gli elementi sono sottoposti
Dipartimento di Elettronica
123
I.T.S. “L. Einaudi” - Montebelluna
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
alla stessa tensione e che, per ciascuno di essi, la carica accumulata, generalmente diversa, è
direttamente proporzionale al valore di capacità.
La carica totale è data dalla somma aritmetica di tutti i contributi ed è anche pari al prodotto tra
la tensione e la capacità equivalente del parallelo, cioè
Qt = Q1 + Q2 + .. . + Q N = C1V + C 2V + ... + C N V = C eqV
da cui si giunge all'equazione (2.29).
EG. 12 Il gruppo di condensatori di figura 19, relativi all’esempio 7, sia alimentato da una tensione
continua di 10V.
Determinare la tensione e la carica associata a ciascun elemento.
Soluzione
Ricordiamo i valori delle tre capacità: C1 = 470nF, C2 = 100nF, C3 = 150nF.
I due condensatori in parallelo presentano una capacità equivalente C// pari a 100+150=250nF.
La Ceq complessiva è invece pari a 250ÿ470/(250 + 470) = 163nF
Possiamo calcolare la carica accumulata dall'intera rete
Q = Q1 = Q// = C eqV = 163 ⋅ 10 −9 ⋅ 10 = 1630nC
La tensione ai capi di C1 vale
V1 =
Q 1630
=
≈ 3,5V
C1
470
mentre quella sul parallelo è
V// =
Q 1630
=
≈ 6,5V
C //
250
La carica accumulata da C2 e da C3 si determina nel seguente modo:
Q2 = C 2V// = 100 ⋅ 10 −9 ⋅ 6,5 = 650nC
Q3 = C 3V// = 150 ⋅ 10 −9 ⋅ 6,5 = 975nC
(la somma tra Q2 e Q3 dovrebbe risultare pari a Q; questa operazione non è perfettamente
verificata a causa dell’approssimazione nei calcoli precedenti).
EG. 13 Determinare gli andamenti temporali della tensione ai capi di un condensatore caricato da
una corrente costante e della corrente circolante in un induttore sottoposto a tensione
costante.
Soluzione
• Condensatore caricato da una corrente costante
Rappresentiamo la situazione mediante un componente capacitivo che costituisce il carico di un
generatore di corrente costante (fig. E.18).
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
124
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
vC
pendenza =
I
C
C
I
vC
t
Fig.E.18
Fig.E.19
Sappiamo che tra tensione e carica vale in ogni istante la relazione
v=
q
C
dove il valore della carica accumulata è funzione del tempo e della corrente i = I = costante
secondo l'espressione
q = It
pertanto possiamo scrivere
v=
I
t
C
Quindi, nel caso in cui la corrente che carica il condensatore risulti costante, la tensione ai capi
del condensatore assume un andamento temporale lineare, come mostra la figura E.19.
La pendenza della retta è pari al rapporto I/C.
• Induttore sottoposto ad una tensione costante
La situazione è sintetizzata dallo schema di figura E.20.
In questo caso la tensione del generatore è equilibrata dalla f.e.m. autoindotta prodotta dal
componente, che risulta quindi costante.
Ricaviamo dunque che, in valore assoluto,
f .e.m. = L
Δi L
= costante = V
Δt
Da cui
Δi L V
=
Δt
L
Ciò significa che la velocità con cui varia la corrente é costante per qualsiasi intervallo di tempo
considerato. Questo è verificato se la corrente ha un andamento temporale lineare.
Considerando il valore di corrente iL nel generico istante t e iL = 0 per t = 0 possiamo, nella
equazione sopra scritta, porre DiL = iL, e Dt = t, per cui otteniamo
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
125
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
iL =
V
t
L
Se l'induttore é sottoposto ad una tensione continua positiva, su di esso circola una corrente
crescente linearmente il cui andamento è rappresentato graficamente dalla retta di figura E.21
che presenta una pendenza pari al rapporto V/L.
iL
iL
pendenza =
V
V
L
L
t
Fig.E.20
Fig.E.21
Le relazioni cercate per vC e per iL avremmo potuto determinarle in modo più immediato
ricorrendo alla integrazione delle equazioni (2.7) e (2.21); questa però è una operazione
matematica che gli allievi a cui è indirizzato il testo affrontano in anni di corso successivi.
EG. 14 Nel circuito R-C di figura E.22a il condensatore sia carico a 10V. All’istante 0 di inizio
fenomeno l’interruttore si chiude.
Determinare, applicando la trasformata di Laplace, l’andamento temporale della tensione
presente ai capi del condensatore.
R
R
IC(s)
1
sC
C
10
s
vC
VC(s)
10
s
10V
a)
Fig.E.20
b)
Soluzione
Ricorrendo alla trasformata di Laplace il circuito diventa quello di figura E.22b.
Il segnale applicato attraverso la chiusura dell'interruttore é rappresentato dal termine 10/s con
il segno positivo verso il basso; l'altro generatore tiene conto della tensione iniziale sul
condensatore.
Possiamo a questo punto scrivere
10 1
VC (s ) =
I C (s )
−
(osservare il verso assegnato alla IC)
s sC
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
126
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
dove
per cui
10 10
20
+
s = 20 =
R
I C (s ) = s
1
1
1
R+
sR +
s+
sC
C
RC
VC (s ) =
20
R
10
−
1 ⎞
s
⎛
s⎜ s +
⎟
RC ⎠
⎝
Il secondo termine che compone la VC(s) può essere così riscritto
⎛
⎜
20
1
20 ⎜ A
B
=
+
1
1 ⎞ RC ⎜ s
RC ⎛
s+
s⎜ s +
⎟
⎜
RC
⎝
RC ⎠
⎝
⎞
⎟
⎟
⎟
⎟
⎠
Ponendo RC = t, si ottiene
1
1⎞
⎛
s⎜ s + ⎟
⎝ τ⎠
=
A
+
s
B
s+
1
τ
Procedendo come negli esempi 10 e 11 ricaviamo
A=t
per cui
B = -t
e
⎞
⎞
⎛
⎛
⎟
⎜
⎟
⎜
10 20 ⎜ 1
1 ⎟ 10
1
1 ⎟
⎜
VC (s ) =
τ −
=
− 20 −
−
1⎟ s
1⎟
s RC ⎜ s
⎜s
s
s+ ⎟
+
⎜
⎟
⎜
τ⎠
τ⎠
⎝
⎝
Antitrasformando otteniamo
(
vC (t ) = 10 − 20 1 − e − t τ
)
L’andamento della tensione ai capi del condensatore è rappresentato da una funzione
esponenziale alla quale è sovrapposto un termine costante: può essere quindi così descritto
vC (t ) = −10 + 20e − t τ
Il condensatore si carica esponenzialmente ad una tensione di -10V partendo dal valore iniziale
di 10V.
EG. 15 Nel circuito di figura E.23 la situazione è quella a regime con S1 chiuso ed S2 aperto.
Ad un certo istante lo stato degli interruttori viene scambiato: S1 si apre ed S2 si chiude.
Mediante l'applicazione della trasformata di Laplace determinare l'andamento temporale
della corrente iL.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
127
Il condensatore, l’induttore e i fenomeni transitori – Esercizi guidati
V
IL(s)
R2
L
sL
S2
iL
R2
S1
LI0
R1
Fig.E.23
Fig.E.24
Soluzione
Con S1 chiuso ed S2 aperto sull'induttore circola una corrente a regime pari a V/R1.
Questa corrente tende ad essere mantenuta anche quando gli interruttori cambiano stato; il
valore V/R1 è quindi anche quello assunto inizialmente dalla corrente durante il fenomeno
transitorio da analizzare.
Il circuito, con S2 chiuso ed S1 aperto, nel dominio di Laplace può essere visto come in figura
E.24. Il generatore LI0, dove I0 = V/R1, tiene conto della corrente iniziale circolante
nell'induttore.
Applicando la seconda legge di Kirchhoff alla maglia possiamo scrivere:
sLI L (s ) − LI 0 + R2 I L (s ) = 0
da cui ponendo I0 = V/R1,
LV
R1
I L (s ) =
=
sL + R2
V
R1
R
s+ 2
L
Antitrasformando otteniamo
i L (t ) =
V −t τ
e
R1
L
.
R2
La corrente che circola nell'induttore, da un valore iniziale pari a V/R1, si esaurisce attraverso
un fenomeno esponenziale entro un tempo che praticamente vale 5L/R2.
con τ =
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
128
Il condensatore, l’induttore e i fenomeni transitori – Esercizi proposti
ESERCIZI PROPOSTI
P-1
Calcolare le costanti di tempo dei due circuiti di figura P.1 sapendo che R = 10kW e C = 0,33mF.
[a ) τ = 9,9ms ;
4R
3R
iC
A
b ) τ = 4,95ms]
R
C
vi
4R
vi
vA
6R
3R
C
vC
R
a)
P-2
Fig.P.1
b)
Nel circuito di figura P.1a determinare l'andamento temporale di vA e di iC se vi è un segnale a gradino di
ampiezza 12V. R = 10kW.
v A (t ) = 6 − 4e −t τ ;
iC (t ) = 0,2e −t τ ( mA )
[
P-3
]
Determinare l’andamento temporale della tensione vo nel circuito di figura E.a se vi è un segnale a gradino con
transizione negativa, descritto cioè nel seguente modo
vi = 15V
per t < 0
vi = 0V
per t > 0.
[v (t ) = −3e ]
−t τ
0
P-4
Ripetere l’esercizio P-3 relativamente al circuito di figura E.1c.
[v (t ) = −3,75e ]
−t τ
0
P-5
Il circuito di figura P.2 è eccitato da un segnale a gradino di ampiezza incognita. La tensione ai capi del
condensatore, che assume in risposta a tale ingresso un andamento esponenziale crescente, raggiunge il valore di
5,67V dopo un tempo pari alla costante di tempo e di valore 150µs.
Sapendo inoltre che la corrente di carica iniziale vale 3mA, calcolare il valore dei componenti.
[R ≈ 3kΩ;
C = 50nF]
P-6
Determinare l’andamento temporale di vo nel circuito di figura P.2 se vi è il segnale mostrato in figura P3.a. Il
condensatore sia inizialmente carico a 5V.
Si dimensionino i componenti della rete in modo che il transitorio si esaurisca in un tempo minore o uguale alla
metà della durata dell’impulso d’ingresso.
Si fissi per la resistenza un valore commerciale della serie E-12 superiore a 15kW.
[v o (t ) in figura P.3b;
R = 18kΩ;
C = 10nF]
P-7
Determinare l’andamento temporale di vC nel circuito di figura P.1b se vi è un segnale a gradino di ampiezza 24V
e calcolare dopo quanto tempo la tensione ai capi del condensatore raggiunge i 3V.
v C (t ) = 8 1 − e −t τ ;
t ≈ 2,33ms
[
P-8
(
)
]
Nel circuito di figura P.4 in t = 0 viene chiuso l’interruttore S1 e dopo 12ms anche S2. Determinare l’andamento
temporale di vC per l’intero fenomeno.
Il condensatore è inizialmente scarico.
⎡Con S1 chiuso : v C (t ) = 12 1 − e −t τ 1 ;
dopo 12ms : v C = 7,58V , τ 1 = 12ms ⎤
⎢
⎥
−t τ 2
⎢⎣con S1 ed S 2 chiusi : v C (t ) = 4 + 3,58e
⎥⎦
, τ 2 = 5,6ms
(
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
129
)
Il condensatore, l’induttore e i fenomeni transitori – Esercizi proposti
vi(V)
C
5
vC
vi
vo
R
2
0
t(ms)
-5
a)
Fig.P.2
vo(V)
10
2
0
t(ms)
b)
-10
Fig.P.3
S1
2kW
6kW
S2
vC
1mF
18V
12kW
8kW
10V
Fig.P.4
P-9
Determinare l’andamento temporale di vo se, all’istante t = 0, il deviatore S del circuito di figura P.5 si porta in
posizione 2.
Calcolare inoltre dopo quanto tempo vo raggiunge 4V.
v C (t ) = 5 1 − e −t τ con τ = 10 μs;
v o = 4V per t ≈ 16,1μs
[
P-10
(
)
Nel circuito di figura E.8, relativo all’esercizio EG.7, determinare l’andamento temporale della corrente che
circola sul resistore da 6kW e della tensione ai capi del resistore da 3kW dopo la chiusura dell’interruttore.
i 6 k (t ) = 1e −t τ ( mA);
v 3 k = 9 − 6e − t τ
[
P-11
]
]
Dopo aver svolto l’esercizio EG-7 si consideri il circuito di figura E.8 a regime con l’interruttore chiuso. In un
nuovo istante t = 0 si apra S e si rideterminino gli andamenti temporali di iL e vL..
i L (t ) = 3e −t τ (mA);
v L (t ) = −18e −t τ con τ ≈ 2,3μs
[
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
130
]
Il condensatore, l’induttore e i fenomeni transitori – Esercizi proposti
10mH
S
2
1
vo
1kW
5V
Fig.P.5
Determinare l’andamento temporale della corrente i che circola sul resistore da 1,2kW nello schema di figura
E.10 dal momento in cui l’interruttore viene chiuso.
i(t ) = 5 + 2e −t τ (mA)
P-12
[
]
Nel circuito di figura P.6, in risposta ad un segnale di ingresso a gradino di ampiezza 5V, la tensione ai capi
dell’induttore scende a 2V dopo un tempo pari a 100µs, mentre la corrente a regime vale 100mA.
In base a questi dati determinare i valori di R e di L.
[R = 50Ω;
L ≈ 5,46mH ]
P-13
R
vi
L
vL
Fig.P.6
Dopo aver svolto l’esercizio EG-10 determinare gli andamenti temporali della tensione vL, presente ai capi
dell’induttore, e della vA, considerata tra il punto A e massa nel circuito di figura E.15.
[v L (t ) e v A (t ) in figura P.7]
P-14
vL(V)
vL(V)
15
15
13,2
12,3
5
4,1
3,2
0
110
0
t(ms)
110
t(ms)
-5
Fig.P.7
P-15
Nel circuito di figura P.8 la coppia di interruttori S1-S4 si chiude alternativamente alla coppia costituita da S2-S3 e
per un tempo di ugual durata. Partendo da una situazione a regime come quella mostrata in figura, e
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
131
Il condensatore, l’induttore e i fenomeni transitori – Esercizi proposti
considerando che in ciascuna fase il transitorio si esaurisce, descrivere analiticamente e graficamente
l'andamento temporale della corrente iL.
Si determini inoltre il massimo valore della frequenza di chiusura con la quale ciascuna coppia di interruttori
viene comandata, in modo da garantire sempre il raggiungimento della corrente di regime.
[diagramma temporale di iL in figura P.9 ; fmax = 250 Hz]
10V
iL(mA)
10W
10W
S1
400
S2
iL
10mH
15W
t
15W
S3
S4
-400
T
2
Fig.P.8
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
Fig.P.9
132
T
2
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
LABORATORIO
ESPERIENZA 1 Risposta al gradino di un circuito R-C
Obiettivi Analisi della risposta della rete ad un gradino con transizione positiva.
Analisi della risposta della rete ad un gradino con transizione negativa.
Misura della costante di tempo.
Materiali resistori: 10kW
e strumentazione condensatori: 15nF
oscilloscopio a doppia traccia
generatore di funzioni
10kW
CH1
G.d.F.
vi
15nF
vo
CH2
Fig.L.1
Procedimento
a Montare il circuito di figura L.1. Per realizzare i primi due obiettivi sopra citati con un'unica
operazione si applichi in ingresso un'onda quadra, tutta positiva, di ampiezza e frequenza
opportune. La frequenza deve essere fissata di valore tale da garantire l'esaurimento dei fenomeni
transitori sia per la carica che per la scarica del condensatore.
Si calcoli pertanto la costante di tempo del circuito e si imponga una frequenza che verifichi la
relazione T/2 > 5t.
b Si colleghi il canale due dell'oscilloscopio per rilevare l'andamento della tensione ai capi del
condensatore e il canale uno per osservare il segnale prodotto dal generatore di funzioni.
Dopo aver posizionato opportunamente i selettori V/div. e time/div. si analizzi il fenomeno,
riflettendo sull'andamento della tensione vo in relazione a quanto studiato in sede teorica.
c Si proceda ora in modo da effettuare una misura della costante di tempo attraverso lettura della
funzione esponenziale, relativa alla carica e visualizzata sull'oscilloscopio.
È opportuno agire sulla scala dei tempi per espandere il grafico relativo ad un semiperiodo di
carica.
Si ricordi che in un tempo pari a t la tensione sul condensatore raggiunge il 63% del suo valore
finale.
Si confronti il valore di t misurato con quello teorico calcolato.
d Si aumenti la frequenza del segnale di ingresso, regolando conseguentemente il selettore time/div., e si
osservi la variazione del fenomeno transitorio.
Note Con un segnale di ampiezza 7V e frequenza pari circa a 300Hz abbiamo ottenuto l'andamento
riportato in figura L.2. Il transitorio si esaurisce prima della transizione del segnale di ingresso.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
133
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
Aumentando la frequenza il periodo si riduce; a 2kHz, ad esempio, sia in fase di carica che di
scarica il condensatore non raggiunge i valori di regime, come è evidente in figura L.3, e la sua
tensione varia tra 1,2 e 5,9 V.
CH1 = vi
Signal parameter
CH2 = vo
CH2 – volts/div: 1V
CH1 – volts/div: 1V
timebase – sec/div: 0,5ms
0
Fig.L.2 Esperienza 1: f = 300Hz
CH1 = vi
Signal parameter
CH2 – volts/div: 1V
CH1 – volts/div: 1V
timebase – sec/div: 0,1ms
CH2 = vo
0
Fig.L.3 Esperienza 1: f = 2kHz
ESPERIENZA 2 Analisi del transitorio in un circuito R-C
Obiettivi Osservazione della corrente di carica e di scarica del condensatore.
Osservazione della tensione sul resistore in risposta ad un’onda quadra bipolare.
Materiali gli stessi della esperienza 1 più 1 trimmer da 10kW
e strumentazione
15nF
CH1
G.d.F.
10kW
vi
Fig.L.4
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
134
vo
CH2
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
Procedimento
a Risistemare i componenti utilizzati per l’esecuzione dell’esperienza 1 come in figura L.4.
Inserire in ingresso lo stesso segnale scelto per la fase a) nella precedente prova.
Osservando con l’oscilloscopio la tensione ai capi del resistore si rileverà anche la corrente di
carica e scarica del condensatore: vale infatti la relazione i = vo/R. I valori istantanei di i si
ricaveranno quindi dividendo la tensione per i 10kW della resistenza.
b Si analizzi di nuovo l’andamento di vo applicando questa volta in ingresso un segnale bipolare, di
valore picco-picco doppio rispetto all’ampiezza del segnale utilizzato nella fase a).
c Risistemando il segnale d’ingresso com’era nella fase a), si inserisca in serie al resistore un trimmer
da 10kW e si osservi come varia la tensione vo (ora presente ai capi dell’intera serie) agendo sul
cursore per aumentare la resistenza totale.
Note Con un segnale unipolare di frequenza poco superiore ai 300Hz la tensione ai capi della resistenza
ha l’andamento riportato in figura L.5; con una vi bipolare è possibile notare (fig. L6) come la vo
raggiunga valori massimi e minimi doppi rispetto al caso precedente.
CH1 = vi
Signal parameter
CH2 = vo
CH2 – volts/div: 2V
CH1 – volts/div: 2V
timebase – sec/div: 0,5ms
0
Fig.L.5 Esperienza 2: f = 300Hz - vi unipolare
CH2 = vo
Signal parameter
CH2 – volts/div: 2V
CH1 – volts/div: 2V
timebase – sec/div: 0,5ms
0
CH1 = vi
Fig.L.6 Esperienza 2: f = 300Hz - vi bipolare
ESPERIENZA 3 Analisi del transitorio in un circuito R-C con struttura del tipo di figura E.1b
Obiettivi Analisi del transitorio.
Dimensionamento dei componenti per la realizzazione di una prefissata costante di tempo.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
135
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
Materiali componenti in base alle scelte dello studente
e strumentazione oscilloscopio a doppia traccia
generatore di funzioni
Procedimento
a Si monti il circuito di figura E.1b scegliendo dei valori per R e C tali da realizzare una costante di
tempo compresa tra 10 e 200ms, fissando per R un valore commerciale superiore a 4kW.
b Sia lo studente a sviluppare la prova adottando un procedimento che gli consenta di osservare ed
analizzare il transitorio delle tensioni ai capi del condensatore ed eventualmente di altre grandezze
che egli ritiene significative.
ESPERIENZA 4 Risposta al gradino di un circuito R-L
Obiettivi Osservazione dell’andamento della corrente circolante nell’induttore e della tensione ai suoi capi in
risposta a segnali a gradino con transizione sia positiva che negativa.
Misura della costante di tempo del circuito.
Analisi del transitorio in risposta ad un’onda quadra bipolare.
Materiali resistori: 1kW
e strumentazione induttori: 14mH
oscilloscopio a doppia traccia
generatore di funzioni
14mH
CH1
G.d.F.
iL
1kW
vi
vo
CH2
Fig.L.7
Procedimento
a Montare il circuito di figura L.7.
Applicare in ingresso un’onda quadra unipolare di ampiezza 1,5V e frequenza tale da garantire
l’esaurimento, in ciascun semiperiodo, dei fenomeni transitori.
b Visualizzare con i due canali dell’oscilloscopio i segnali vi e vo.
Dall’osservazione di vo si è in grado contemporaneamente di rilevare l’andamento della corrente
circolante sull’induttore espressa direttamente in mA (iL = vo/1kW).
c Sfruttando al meglio l'oscilloscopio si misuri la costante di tempo del circuito e si confronti tale
valore con quello teorico calcolato.
d Si scambino le posizioni del resistore e dell’induttore, come mostrato in figura L.8, e si analizzi
l’andamento della tensione sull’induttore.
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
136
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
e Si modifichi il segnale di ingresso in un’onda bipolare di valore picco-picco pari al doppio
dell’ampiezza imposta nelle fasi precedenti e si riosservino la tensione e la corrente relative
all’induttore.
f Si aumenti la frequenza del segnale di ingresso e si osservi la variazione del fenomeno transitorio,
sviluppando a riguardo delle riflessioni personali.
1kW
CH1
G.d.F.
vi
vo
14mH
CH2
Fig.L.8
Note Le nostre rilevazioni sulla corrente e la tensione associate all’induttore sono riportate, per i vari
casi, nelle figure L.9, L.10, L.11, L.12.
Signal parameter
CH2 – volts/div: 0,2V
CH1 – volts/div: 0,2V
timebase – sec/div: 50ms
CH2 = iL
0
CH1 = vi
Fig.L.9 Esperienza 4: CH2-mA/div : 0,2mA - vi unipolare
CH1 = vi
Signal parameter
CH2 = vo
CH2 – volts/div: 0,5V
CH1 – volts/div: 0,5V
timebase – sec/div: 50ms
0
Fig.L.10 Esperienza 4: vi unipolare
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
137
Il condensatore, l’induttore e i fenomeni transitori – Laboratorio
Signal parameter
CH2 – volts/div: 0,5V
CH1 – volts/div: 0,5V
timebase – sec/div: 50ms
0
CH2 = iL
CH1 = vi
Fig.L.11 Esperienza 4: CH2-mA/div : 0,5mA - vi biipolare
CH1 = vi
Signal parameter
CH2 = vo
CH2 – volts/div: 1 V
CH1 – volts/div: 1V
timebase – sec/div: 50ms
0
Fig.L.12 Esperienza 4: vi biipolare
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
138
Il condensatore, l’induttore e i fenomeni transitori – Quadro riassuntivo
QUADRO RIASSUNTIVO
Condensatori
q
C
Relazione v - q
v=
Relazione i - v
i=C
dv
dt
Risposta al gradino:
carica iniziale nulla
R
−t ⎞
⎛
vC (t ) = VG ⎜1 − e τ ⎟
⎠
⎝
iC
VG
0
vi
C
vC
t = RC
Ceq =
Connessione serie
1
1
1
1
+
+ ... +
C1 C 2
CN
Ceq = C1 + C 2 + ... + C N
Connessione parallelo
Risposta al gradino. Formula generale
Circuito con un solo elemento reattivo
[( )
]
f (t ) = f (∞ ) + f 0 + − f (∞ ) e −t τ
( )
f 0 + = valore iniziale
f (∞ ) = valore finale
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
139
Il condensatore, l’induttore e i fenomeni transitori – Quadro riassuntivo
Induttori
v = −L
Relazione v - i
di
dt
Risposta al gradino:
corrente iniziale nulla
R
iL
i L (t ) =
VG
0
L
Connessione serie
τ=
L
R
Leq = L1 + L N + ... + L N
Leq =
Connessione parallelo
Dipartimento di Elettronica
I.T.S. “L. Einaudi” - Montebelluna
−t ⎞
VG ⎛
⎜1 − e τ ⎟
R ⎝
⎠
140
1
1
1
1
+
+ ... +
L1 L2
LN
Dipartimento di elettronica
Istituto Tecnico Statale “Luigi Einaudi” - Montebelluna
Elettronica digitale
Capitolo I – Algebra di boole e circuiti logici
Alessandro Bertelli – Mariano Zanchi
Riedizione a cura di Massimo Ballon
Sommario
1 Algebra di Boole e circuiti logici ...................................................................................................... 144
1.2 Sistemi di numerazione non decimale....................................................................................... 146
Sistema di numerazione binario.................................................................................................... 146
Esempio 1.................................................................................................................................. 146
Sistema di numerazione ottale ...................................................................................................... 147
Esempio 2.................................................................................................................................. 147
Sistema di numerazione esadecimale (o hex) ............................................................................... 147
Esempio 3.................................................................................................................................. 147
1.3 Operazioni con i numeri binari ................................................................................................. 147
Addizione ...................................................................................................................................... 147
Esempio 4.................................................................................................................................. 148
Sottrazione .................................................................................................................................... 148
Esempio 5.................................................................................................................................. 148
Esempio 6.................................................................................................................................. 150
Moltiplicazione ............................................................................................................................. 150
Esempio 7.................................................................................................................................. 150
Divisione ....................................................................................................................................... 151
Esempio 8.................................................................................................................................. 151
1.4 Codici numerici e alfanumerici ................................................................................................. 152
Codice BCD .................................................................................................................................. 152
Esempio 9.................................................................................................................................. 152
Codice GRAY (o riflesso)............................................................................................................. 152
Codice ASCII................................................................................................................................ 153
Esempio 10................................................................................................................................ 153
1.5 La logica e le operazioni logiche ............................................................................................... 154
Costanti e variabili ........................................................................................................................ 154
Operazione NOT ........................................................................................................................... 155
Operazione AND........................................................................................................................... 155
Esempio 11................................................................................................................................ 156
Operazione OR.............................................................................................................................. 157
Esempio 12................................................................................................................................ 158
Operazioni derivate ....................................................................................................................... 158
1.6 Proprietà, leggi e teoremi dell'algebra booleana ...................................................................... 160
1.7 Forme canoniche e semplificazione algebrica.......................................................................... 162
Esempio 13................................................................................................................................ 162
Esempio 14................................................................................................................................ 162
Somma canonica ........................................................................................................................... 163
Esempio 15................................................................................................................................ 163
Semplificazione............................................................................................................................. 165
Esempio 16................................................................................................................................ 165
Prodotto canonico ......................................................................................................................... 165
Esempio 17................................................................................................................................ 166
Esempio 18................................................................................................................................ 166
Algebra di Boole e circuiti logici - Sommario
1.8 Mappe di Karnaugh ................................................................................................................... 167
Rappresentazione delle funzioni ................................................................................................... 167
Mappe a due variabili.................................................................................................................... 168
Esempio 19................................................................................................................................ 168
Mappe a tre variabili ..................................................................................................................... 168
Esempio 20................................................................................................................................ 168
Mappe a quattro variabili .............................................................................................................. 168
Esempio 21................................................................................................................................ 169
Semplificazione delle funzioni...................................................................................................... 169
Esempio 22................................................................................................................................ 170
Esempio 23................................................................................................................................ 171
Esempio 24................................................................................................................................ 171
Esempio 25................................................................................................................................ 172
1.9 Realizzazione di funzioni booleane con porte NAND e NOR .................................................. 173
Porte NAND.................................................................................................................................. 173
Esempio 26................................................................................................................................ 173
Porte NOR..................................................................................................................................... 173
Esempio 27................................................................................................................................ 174
ESERCIZI GUIDATI ...................................................................................................................... 175
ESERCIZI PROPOSTI.................................................................................................................... 192
QUADRO RIASSUNTIVO .............................................................................................................. 199
Operazioni logiche ........................................................................................................................ 199
Proprietà e teoremi dell’algebra di Boole ..................................................................................... 200
APPENDICE.................................................................................................................................... 201
Codice ASCII................................................................................................................................ 201
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
143
1 Algebra di Boole
e circuiti logici
Oggetto dell'Elettronica Digitale è lo studio delle apparecchiature che basano il loro
funzionamento sul sistema binario e che sono preposte alla riproduzione ed elaborazione
dei segnali in forma numerica.
In questa Unità di Apprendimento vengono trattati i sistemi di numerazione ed i codici
binari, i metodi di rappresentazione delle funzioni logiche ed i circuiti logici elementari,
quali premesse alla realizzazione dei sistemi combinatori e sequenziali che saranno trattati
nei capitoli successivi.
Dato che gli argomenti riguardano soprattutto procedure esecutive per la rappresentazione
delle funzioni logiche, per la loro semplificazione ed infine per la loro realizzazione, viene
dedicato largo spazio agli esempi ed agli esercizi come mezzo più idoneo all'acquisizione di
una buona familiarità con i concetti esposti.
OBIETTIVI (Conoscenze e competenze)
Conoscere e saper usare i sistemi di numerazione nelle basi 2, 8 e 16
Conoscere e saper eseguire le operazioni fondamentali della logica binaria
Conoscere e saper utilizzare i metodi di rappresentazione (tabelle di verità e mappe di
Karnaugh) delle funzioni logiche
Saper analizzare semplici circuiti combinatori e ricavare la funzione che essi rappresentano
Saper realizzare circuitalmente funzioni logiche proposte
1.1
Introduzione
Nella parte introduttiva di questo volume si sono distinti i segnali elettrici, in base alla loro natura, in
segnali analogici e in segnali digitali.
Mentre i primi possono assumere un numero qualsiasi di valori compresi in un certo intervallo,
passando da un valore all'altro con continuità o in modo discreto, i segnali digitali sono invece
caratterizzati da due soli livelli, nettamente distinti tra loro.
Per quanto riguarda la loro rappresentazione, i segnali analogici vengono descritti mediante funzioni
continue, più o meno complesse (legge di Ohm e carica di un condensatore, ad esempio) per il cui
studio è impiegata l'analisi matematica.
I segnali digitali vengono invece rappresentati in forma numerica, come sequenza di cifre, secondo
codici e sistemi di numerazione, assai simili all'aritmetica dei numeri naturali, basati sull'uso di due
cifre, 0 e 1, e per questo chiamati binari.
Altri sistemi sfruttano un numero di cifre più elevato (otto o sedici), ma lo strumento fondamentale
per la rappresentazione dei segnali digitali è costituito da codici binari.
La distinzione tra i segnali e tra le loro rappresentazioni porta inevitabilmente ad una diversità nel
modo di operare su di essi.
Sui segnali analogici vengono compiute operazioni tradizionali di somma, prodotto, differenza oltre
a quelle di derivazione e integrazione ed altre, che sono caratteristiche dell'analisi e del calcolo
vettoriale.
Anche sui segnali digitali si eseguono operazioni aritmetiche di tipo tradizionale, ma su di essi si
agisce inoltre con gli strumenti di una particolare struttura matematica, denominata algebra delle
proposizioni. I suoi fondamenti vanno ricercati nella teoria degli insiemi e trovano una organica
sistemazione nell'algebra di Boole.
Indicati gli oggetti dello studio (i segnali digitali), individuati i mezzi per la loro rappresentazione
(sistemi e codici), stabilite le regole per poter operare su di essi (operazioni logiche), occorre trovare gli
strumenti fisici necessari per operare concretamente sui segnali digitali. Queste mansioni sono svolte
dai circuiti digitali, che sono in grado di produrre, rappresentare ed infine elaborare gli oggetti della
nostra trattazione.
Per lo scopo a cui sono adibiti essi dovranno funzionare solo con due livelli di tensione:
- un livello alto, a cui verrà fatta corrispondere la cifra binaria 1;
- un livello basso, al quale corrisponderà la cifra binaria 0.
In alternativa alla corrispondenza ora stabilita si possono invertire le assegnazioni delle cifre binarie
ai due livelli assunti dai circuiti. Nel primo caso si parlerà di logica positiva. nel secondo di logica
negativa.
La distinzione tra due soli livelli di tensione rende molto più facile la progettazione dei sistemi
digitali rispetto a quelli analogici. Questi ultimi infatti, dovendo rappresentare segnali con un numero
elevato di valori, devono essere costruiti con assoluta precisione per evitare che due valori vicini
vengano scambiati tra loro.
I circuiti fondamentali vengono poi utilizzati per la costruzione di sistemi di livello più elevato, che
sono capaci di compiere sui segnali digitali operazioni di grande complessità e costituiscono la struttura
dei moderni sistemi di elaborazione computerizzata.
Algebra di Boole e circuiti logici
Gli argomenti ora introdotti formano l'oggetto dell'Elettronica Digitale. per cui possiamo affermare
che
l'Elettronica Digitale si occupa dei segnali digitali, dei sistemi di numerazione e
dei codici necessari alla loro rappresentazione, dei circuiti elettronici adibiti
all'elaborazione di questi segnali.
1.2 Sistemi di numerazione non decimale
Sistema di numerazione binario
Per comprendere il sistema di numerazione binario è opportuno richiamare alcuni concetti di base del
più familiare sistema decimale.
Il sistema di numerazione decimale è un sistema posizionale perché il valore delle cifre componenti
un numero dipende dalla posizione che esse occupano nella scrittura del numero stesso. Ad esempio il
numero decimale 356 è diverso dal numero 536 a causa della diversa posizione occupata dalle due cifre
comuni '5' e '3' e tutto questo si spiega se i numeri vengono scritti nella forma esplicita che la notazione
tradizionale sottintende. Si ha infatti
356 = 3 × 10 2 + 5 × 101 + 6 × 10 0 = 300 + 50 + 6
536 = 5 × 10 2 + 3 × 101 + 6 × 10 0 = 500 + 30 + 6
Il numero 10 rappresenta la base del sistema di numerazione, che può contare su dieci cifre (o
simboli) diverse. Le potenze di 10, a partire da quella di grado 0, sono disposte in ordine crescente
procedendo da destra verso sinistra e perciò ad ogni posizione esse assegnano un peso che viene
assunto dalla cifra che occupa quella posizione. Per questo motivo il sistema di numerazione decimale,
assieme ad altri dello stesso tipo, viene detto pesato.
Cambiando la base ed il numero di cifre a disposizione e mantenendo gli stessi criteri di
rappresentazione, si possono formare sistemi di numerazione in base qualsiasi.
Per il sistema binario si stabilisce come base della numerazione il numero 2, si scelgono due cifre, 0
e 1, e si procede per la formazione dei numeri con gli stessi criteri usati per la numerazione decimale.
Ogni cifra del sistema binario viene comunemente designata con il nome di bit, contrazione del
termine binary digit (= cifra binaria).
Esempio 1
Il numero binario 101 10 va interpretato come una somma di prodotti delle cifre 0 e l per le potenze della base 2
disposte in ordine crescente a partire da destra, cioè
10110 2 =1 × 2 4 + 0 × 2 3 + 1 × 2 2 + 1 × 21 + 0 × 2 0 =16 + 4 + 2 = 2210
Per la codifica del numero decimale 22, come per qualsiasi altro numero, si può
procedere in modo tabulare, come indicato nello schema seguente:
N
24
23
22
21
20
22
1
0
1
1
0
Nella parte dedicata agli esercizi viene illustrato, per la codifica in binario di un numero decimale, un metodo più
efficiente di quello indicato nell'esempio ora visto.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
146
Algebra di Boole e circuiti logici
Sistema di numerazione ottale
Se la base del sistema di numerazione è il numero 8 e si adottano come simboli rappresentativi le otto
cifre decimali da 0 a 7, si crea il sistema di numerazione ottale, la cui importanza è dovuta alla facilità
con cui si può passare da questo al sistema binario e viceversa e alla maggiore compattezza con cui un
numero può essere scritto.
Esempio 2
I1 numero ottale 6247 rappresenta in forma sintetica la somma di prodotti delle cifre di cui è formato per le corrispondenti
potenze del numero 8, cioè
6247 8 = 6 × 8 3 + 2 × 8 2 + 4 × 81 + 7 × 8 0 = 6 × 512 + 2 × 64 + 4 × 8 + 7 × 1 = 3072 + 128 + 32 + 7 = 323910
Sistema di numerazione esadecimale (o hex)
Nel porre come base della numerazione il numero 16 è necessario stabilire un insieme di sedici
simboli diversi uno dall'altro che rappresentino le cifre del nuovo sistema di numerazione. Tali simboli
sono le dieci cifre decimali da 0 a 9, che conservano il solito valore, e le prime sei lettere maiuscole
dell'alfabeto (A, B, C, D, E, F), i cui valori sono
A = 10 C = 12
B = 11 D = 13
E = 14
F = 15
Anche questo sistema di numerazione si presta ad una veloce conversione in binario e, viceversa,
ogni numero binario è facilmente trasportabile in base 16, con la quale assume una compattezza
superiore anche a quella ottenibile con il sistema decimale.
Esempio 3
Il numero esadecimale 2AF16 , rappresenta la seguente somma di prodotti:
2 AF16 = 2 × 16 2 + 10 × 161 + 15 × 16 0 = 2 × 256 + 10 × 16 + 15 × 1 = 68710
1.3 Operazioni con i numeri binari
Con i numeri binari, ottali ed esadecimali, come con qualsiasi altro sistema di numerazione posizionale,
sono possibili le quattro operazioni aritmetiche elementari e le regole per l'esecuzione di tali operazioni
sono le stesse che vengono utilizzate nel sistema decimale. Tratteremo solo le operazioni nel sistema
binario perché è l'unico con il quale operano effettivamente gli elaboratori, mentre i sistemi ottale ed
esadecimale sono soprattutto impiegati nella memorizzazione.
Addizione
L'esecuzione di questa operazione segue le stesse regole usate per la numerazione decimale, che
possono essere così riassunte :
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
147
Algebra di Boole e circuiti logici
- dopo aver incolonnato i numeri da sommare, si esegue la somma delle cifre della prima colonna a
destra; se tale somma è inferiore alla base di numerazione, cioè 10 si trascrive il risultato e si procede
con le cifre della colonna successiva;
- se la somma delle cifre è uguale o superiore alla base, si trascrive l'ultima cifra del risultato e si
riporta la cifra più significativa nella colonna immediatamente superiore:
- si procede poi con le stesse modalità con le colonne successive.
Applicando gli stessi criteri alla numerazione in base 2 le procedure possono essere riassunte nelle
seguenti regole fondamentali:
0+0=0
0 + 1 =1
(1.1)
1 + 1 = 10
a riporto a sinistra
Esempio 4
Le forme binarie dei due numeri decimali 22 e 29 sono 101l0 e 11101 rispettivamente. Per sommarli dopo averli
incolonnati, si procede secondo le regole ( 1.1).
1 1 1
1 0 1 1 0 +
1 1 1 0 1 =
→ riporti
→ 22
→ 29
_________________
1 1 0 0 1 1
→ 51
Sottrazione
Anche in questo caso si adattano al sistema binario le procedure in uso nel sistema decimale:
- quando una cifra del minuendo è uguale o superiore a quella del sottraendo è possibile la sottrazione
immediata delle due cifre secondo il seguente schema
0−0=0
0 −1 =1
1 −1 = 0
(1.2)
- quando la cifra del minuendo è inferiore a quella corrispondente del sottraendo si prende un'unità
dell'ordine immediatamente superiore e si procede nel modo qui illustrato
(1)0 − 1 = 1
con l'l tra parentesi preso in prestito dalla cifra immediatamente a sinistra.
Esempio 5
Nel sottrarre 100 2 (410 ) da 11012 (1310 )
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
148
Algebra di Boole e circuiti logici
1 1 0 1 −
1 0 0 =
____________
1 0 0 1
l'operazione si esegue senza alcun riporto perché ogni cifra del minuendo è superiore o uguale a quella
corrispondente del sottraendo.
Volendo invece sottrarre 11112 (1510 ) da 110012 (2510 ) si ha
0 − 10
1 10
1 1 0 0 1 −
1 1 1 1 =
_______________
1 0 1 0
dove si vede che la quarta cifra del minuendo, azzerata perché utilizzata dalla terza, che ne ha ceduto una 'porzione'
alla seconda, deve a sua volta chiedere un prestito alla quinta, che si annulla.
I1 procedimento è molto macchinoso e in assoluto la sottrazione è la più complessa tra le quattro
operazioni aritmetiche.
L'esigenza di semplificazione e di uniformità delle operazioni suggerisce di utilizzare procedure
collaudate, possibilmente sfruttando un hardware già predisposto per altre operazioni. È questo il caso
della sottrazione, che può essere eseguita come un'addizione, dopo aver trasformato i termini
dell'operazione secondo codici opportuni.
Ai due metodi di esecuzione che ora illustreremo preponiamo due definizioni.
Prima definizione
Si chiama complemento a 1 di un numero binario il numero che si
ottiene dal numero dato scambiando tutti gli 1 con 0 e viceversa.
Seconda definizione
Si definisce complemento a 2 di un numero binario il numero che
si ottiene aggiungendo 1 al suo complemento a 1.
Primo metodo
Per eseguire uno sottrazione basta aggiungere al minuendo il
complemento a 1 del sottraendo e aggiungere 1 al risultato.
Secondo metodo
Per eseguire una sottrazione è sufficiente sommare il minuendo
con il complemento a 2 del sottraendo.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
149
Algebra di Boole e circuiti logici
Non esiste una differenza sostanziale tra i due metodi in quanto entrambi eseguono la somma con il
complemento a 1 e aggiungono 1 al risultato parziale. È l'ordine con cui vengono eseguite queste due
operazioni che è diverso nei due metodi indicati.
Esempio 6
Dall'esempio 5 si riprenda la differenza tra i numeri 75 e 15 espressi in binario.
Il complemento a 1 di 01111 è 10000, con l'aggiunta della 5a cifra per uguagliare il numero di cifre del minuendo.
Risulta allora
1 1 0 0 1 +
minuendo
1 0 0 0 0 =
complemento a 1 del sottraendo
_____________________
1 0 1 0 0 1
1
_____________________
1 0 1 0
riporto
risultato
Il complemento a 2 di 01111 è 10000+1 = 10001 che sommato al numero 11001, dà
1 1 0 0 1 +
minuendo
1 0 0 0 1 =
complemento a 2 del sottraendo
__________________
1 0 1 0 1 0
risultato
riporto da trascurare
Moltiplicazione
È sufficiente un esempio per verificare che le regole da seguire sono le stesse della numerazione
decimale.
Esempio 7
I1 prodotto di 29 per 13 dà come risultato 377. In binario l'operazione diventa
1 1 1 0 1 ×
1 1 0 1 =
__________________________
1 1 1 0 1
0 0 0 0 0
1 1 1 0 1
1 1 1 0 1
__________________________
1 0 1 1 1 1
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
150
0 0 1
Algebra di Boole e circuiti logici
Divisione
Pur dovendo seguire in astratto le norme abbastanza complesse della divisione a più cifre, in realtà la
divisione fra numeri binari si riduce a stabilire se un numero è contenuto in un altro oppure no: nel
primo caso nel quoziente ci sarà un 1, nel secondo uno 0.
Ogni risultato parziale, moltiplicato col divisore e sottratto al dividendo, fornirà il resto parziale che
con l'aggiunta di una cifra costituirà il divisore successivo.
Vediamo qualche esempio.
Esempio 8
Il primo caso che presentiamo è dato dalla divisione di 2810 per 410. In base 2 ciò si traduce nella divisione di un
numero di cinque cifre per un numero di tre cifre. Le tre cifre più significative del dividendo contengono le tre
cifre del divisore e quindi si
procede nel modo seguente:
1 1 1 0 0 : 1 0 0 = 1 1 1
1o resto
nuovo divisore
2 o resto
nuovo divisore
resto finale
1 1
1 1 0
1 0
1 0 0
0
Vediamo ora un caso in cui il divisore, di quattro cifre, è maggiore del numero rappresentato dalle quattro cifre più
significative del dividendo. Nella divisione di 377 per 13 si ha
1 0 1 1 1 1 0 0 1 : 1 1 0 1 = 1 1 1 0 1
− 1 1 0 1
____________
1 0 1 0 1
− 1 1 0 1
_____________
1 0 0 0 0
− 1 1 0 1
_____________
1 1 0
− 0 0 0 0
_______________
1 1 0 1
− 1 1 0 1
______________
0
resto
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
151
Algebra di Boole e circuiti logici
1.4 Codici numerici e alfanumerici
Una rappresentazione in codice è una corrispondenza di numeri e lettere con un insieme di simboli.
In questo senso i sistemi di numerazione visti nel paragrafo 1.2 possono essere ritenuti dei codici, in
quanto per esempio al numero decimale 7 fanno corrispondere la terna binaria 111.
In senso più ristretto, parlando di codici, si sottintende l'esistenza di una chiave di interpretazione
senza la quale è impossibile sia la codifica che la decodifica. Da questo punto di vista non si può
ritenere codice un sistema come il binario, che ha la stessa struttura del sistema decimale e che quindi
non necessita di una speciale chiave di lettura.
Vediamo ora qualcuno dei codici che, in misura più o meno accentuata, hanno una struttura diversa
da quella del sistema decimale.
Codice BCD
La denominazione è un acronimo della dicitura Binary Coded Decimal che significa decimale
codificato in binario e che riassume l'essenza stessa di questo codice. Infatti ogni cifra di un numero
decimale viene trasformata nel suo equivalente binario a quattro bit ed i gruppi così ottenuti vengono
posti uno accanto all'altro nella sequenza in cui si trovano le corrispondenti cifre del numero decimale.
Poiché con 4 bit si hanno 16 combinazioni possibili mentre le cifre decimali da rappresentare sono 10
soltanto, 6 combinazioni rimangono inutilizzate, per cui questo codice è meno efficiente del binario
normale (o naturale).
Inoltre ogni rappresentazione in BCD contiene sempre un numero di cifre multiplo di 4 e quindi
sovente accade che il numero BCD sia più lungo del corrispondente numero binario.
Questo codice è utilmente impiegato in tutti quegli strumenti che trasferiscono informazioni mediante
cifre decimali da un sistema di elaborazione digitale al mondo esterno e viceversa, come gli orologi, i
voltmetri, i termometri digitali e la tastiera delle calcolatrici.
Esempio 9
La codifica in BCD del numero 25410 è
2
5
4
↓
↓
↓
0010 0101 0100
da cui risulta 001001010100.
Codice GRAY (o riflesso)
Si tratta di un codice non pesato e quindi assai poco adatto ad essere impiegato nelle operazioni
aritmetiche. È invece di grande utilità quando si devono rappresentare in successione dei numeri
consecutivi, perché ogni numero differisce dal suo contiguo per un solo bit; nel passare da un numero
all'altro un solo circuito elettrico deve commutare e si evitano così problemi di sincronismo di più
circuiti quando invece i bit d'uscita che devono cambiare contemporaneamente sono più d'uno come
avviene per esempio nel passaggio del numero binario 0111 (= 710) al numero 1000 (= 810).
Questo codice è ad esempio impiegato nei trasduttori di posizione (encoder), che inviano
informazioni digitali in corrispondenza delle posizioni occupate dall'oggetto sotto osservazione: gli
spostamenti successivi sono segnalati di volta in volta dal cambiamento di un solo bit, cosicché è
minimo il rischio di errate o non contemporanee commutazioni di circuiti elettrici.
I1 termine riflesso gli deriva dal modo particolare con cui questo codice può essere costruito e che è
illustrato nella sequenza di operazioni rappresentate qui sotto:
Dipartimento di elettronica
152
I.T.S. “L. Einaudi” - Montebelluna
Algebra di Boole e circuiti logici
- si parte dai numeri 0 e 1 che assumono lo stesso significato del sistema binario naturale e a ciascuno
di essi si antepone uno 0; nella riproduzione speculare dei due numeri, formata dalla successione 1 e
0. si antepongono invece due 1. Si ottiene così la quaterna di numeri
0 0
( 0)
0 1
(1)
______________
1 1
( 2)
1 0
(3)
linea di ' riflessione' per la prima cifra
- si antepone uno 0 a ciascuno dei quattro numeri precedenti, si riproducono specularmente le due cifre
a destra e a ciascuno dei quattro nuovi numeri si antepone un 1; si ottiene allora
0 0 0
( 0)
0 0 1
(1)
0 1 1
0 1 0
( 2)
(3)
linea di ' riflessione' per la seconda cifra
____________________
1 1 0
( 4)
1 1 1
( 5)
1 0 1
( 6)
1 0 0
(7)
Procedendo con le stesse modalità per gli otto trovati, poi per i primi sedici e così via si ottiene il
codice Gray fino al numero voluto.
Codice ASCII
Il codice ASCII (American Standard Code for Information Interchange = codice standard americano
per lo scambio di informazioni) è un codice alfanumerico, che rappresenta cioè lettere e numeri, adatto
alla codifica delle informazioni da trasmettere dalla tastiera al computer.
È composto di 7 cifre binarie, che consentono 27 = 128 combinazioni, con le quali rappresentare le
lettere maiuscole e minuscole, i numeri da 0 a 9, i segni di interpunzione ed altri simboli comunemente
usati nella scrittura.
Una versione più moderna utilizza 8 bit invece di 7, mettendo quindi a disposizione dell’utente 256
combinazioni. Le prime 128, la cui cifra più significativa (MSB = most significant bit) è 0,
corrispondono a quelle del codice a 7 bit, mentre l'altra metà, in cui l’MSB è 1, viene utilizzata per altri
simboli particolari, come le lettere greche, assai usate in matematica, ed altri segni utili ad una migliore
presentazione di testo scritto. In un computer si accede a questi caratteri dall’ambiente DOS tenendo
premuto il tasto ALT e introducendo i l numero decimale corrispondente stabilito dal codice ASCII.
Esempio 10
Il numero esadecimale 4E, che corrisponde al binario 1001110 e al decimale 78, rappresenta la lettera N
dell'alfabeto che si può ottenere battendo il numero decimale 78 con il tasto ALT premuto.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
153
Algebra di Boole e circuiti logici
Il numero 11101010, che in hex corrisponde al numero EA ed in decimale al numero 234, rappresenta la lettera
greca maiuscola W.
1.5 La logica e le operazioni logiche
I segnali digitali, di cui si è finora parlato e dei quali si sono descritti alcuni sistemi di
rappresentazione, vengono fisicamente prodotti e gestiti dai circuiti digitali o circuiti logici.
Le regole che presiedono al comportamento di questi circuiti costituiscono un complesso di norme
che va sotto il nome di logica binaria e trovano un'organica sistemazione in una struttura matematica
chiamata algebra di Boole.
L'algebra di Boole è nata nel secolo scorso, ad opera del matematico di cui porta il nome, con lo
scopo di raccogliere tutte le norme che permettono di sviluppare una costruzione logica a partire dai
due concetti fondamentali di vero e di falso.
Dovendo giudicare della verità o della falsità delle proposizioni, l'algebra di Boole è detta anche
algebra delle proposizioni e con essa è possibile non solo analizzare una proposizione, e valutarne
quindi la veridicità, ma anche progettare nuove 'costruzioni' logiche.
Essa viene perciò usata come strumento di analisi e di progetto dei circuiti logici intesi come
'proposizioni' circuitali che gestiscono i concetti di vero e di falso associati ai simboli binari 1 e 0.
I circuiti logici di cui parleremo in questo capitolo sono soltanto dei blocchi funzionali astratti e
costituiscono il primo passo verso la realizzazione fisica dei sistemi adatti a trattare questo tipo di
contenuti.
In un capitolo successivo vedremo i circuiti fisici nei quali i concetti di vero e di falso sono associati
a livelli alti e bassi di tensione o al passaggio e all'interruzione di corrente.
In conformità alla notazione che di solito viene usata anche dalle case costruttrici per definire lo stato
di un sistema, spesso, in alternativa ai valori 1 e 0, vengono usati i simboli
H (high) come equivalente di vero per indicare un livello alto di tensione
L (low) come equivalente di falso per indicare un livello basso di tensione
secondo la seguente corrispondenza, detta in logica positiva:
H
= 1
L
= 0
In molte applicazioni è utilizzata la corrispondenza contraria
H
L
= 0
= 1
che va sotto il nome di logica negativa.
Costanti e variabili
Diamo tre definizioni fondamentali relative agli oggetti matematici sui quali possono essere eseguite
le operazioni logiche.
Si chiama costante una grandezza che può assumere soltanto uno dei due
valori 1 o 0; pertanto le costanti possibili sono solamente due: 1 e 0.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
154
Algebra di Boole e circuiti logici
Si chiama variabile una grandezza che, a seconda delle circostanze, può
assumere alternativamente i valori 1 o 0.
Si chiama funzione di una o più variabili una proposizione la cui verità è
condizionata dal valore delle variabili da cui dipende.
Le variabili vengono di solito indicate con le lettere maiuscole dell'alfabeto (A,C, X, Y, ecc.) mentre
le funzioni sono indicate con le lettere minuscole seguite dalle variabili da cui dipendono racchiuse tra
parentesi. Per esempio la funzione f delle variabili A e B si denota con il simbolo
f (A, B)
Sulle costanti, sulle variabili e sulle funzioni si possono eseguire delle operazioni logiche. Tre di
queste, e cioè le operazioni NOT, AND e OR, dette operazioni fondamentali, costituiscono la base da
cui tutte le altre possono essere derivate.
Operazione NOT
È detta anche operazione di inversione o di negazione oppure di complementazione.
L'operazione NOT trasforma il valore di ogni costante, variabile o funzione nel
suo opposto o complementare.
Il simbolo usato per indicare questa operazione è un trattino posto al di sopra della grandezza sulla
quale si opera. L'effetto sulle costanti l e 0 è allora
0 = 1
(1.3)
1 = 0
In sintesi:
a)
A
A
0
1
1
0
A
A
b)
Fig. 1 Tabella di verità (a) e simbolo grafico (b) di un inverter.
Il risultato prodotto da questa operazione su una variabile è riassunto nella tabella di figura 1 detta
tabella di verità.
Sempre in figura 1 è disegnato anche il blocco logico, detto invertitore (inverter), che esegue
l'operazione NOT. Tale blocco prende pure il nome di porta NOT.
Quando su di una variabile si compie l'operazione NOT si dice che la variabile è negata.
È ovvio che una doppia negazione riporta la grandezza al valore originario, per cui si può scrivere
A= A
(1.4)
Operazione AND
Chiamata anche prodotto logico, questa operazione si può compiere su non meno di due grandezze,
che possono essere costanti, variabili o funzioni.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
155
Algebra di Boole e circuiti logici
Il risultato di un prodotto logico (AND) è 1 se e soltanto se tutti i termini
dell’operazione valgono 1
Il simbolo di questa operazione è punto (⋅) interposto tra i diversi termini dell'operazione o, come nel
prodotto dell’algebra tradizionale, nel caso di calcolo letterale le diverse lettere possono essere unite le
une alle altre senza alcun segno.
Se l'operazione viene eseguita su due costanti si possono verificare i seguenti casi
0⋅0=0
0 ⋅1 = 0
1 ⋅ 1 =1
(1.5)
Se il prodotto avviene tra due variabili A e B i casi possibili sono riassunti nella tabella di verità di
figura 2, nella quale è rappresentato anche il blocco logico che compie questa operazione. Il circuito
logico viene chiamato operatore AND od anche porta logica AND, o semplicemente porta AND.
In particolare ogni variabile può essere moltiplicata anche per se stessa o per la sua complementare
ed allora si ha
A⋅ A = A
(1.6)
A⋅ A = 0
In sintesi:
a)
A
B
A⋅ B
0
0
1
1
0
1
0
1
0
0
0
1
A
AB
B
b)
Fig. 2 Tabella di verità (a) e simbolo grafico (b) di una porta AND.
Nel caso che una variabile sia moltiplicata per una costante i casi possibili sono
A⋅ 0 = 0
A ⋅1 = A
(1.7)
L'operazione AND gode della proprietà commutativa in base alla quale è
A⋅ B = B ⋅ A
(1.8)
e della proprietà associativa, per cui si ha
A ⋅ B ⋅ C = A ⋅ (B ⋅ C ) = ( A ⋅ B )⋅ C
(1.9)
Da quest'ultima proprietà si deduce che anche per il prodotto logico di tre o più variabili sussiste la
condizione che tutti gli ingressi devono valere 1 affinché l'uscita valga l.
Da qui in poi nella maggior parte dei casi tralasceremo per brevità il segno di prodotto logico, a meno
che non vi sia pericolo di equivoci, come nel caso di prodotto tra costanti.
Esempio 11
La tabella di verità del circuito di figura 3 è
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
156
Algebra di Boole e circuiti logici
A
B
B
AB
0
0
1
1
0
1
0
1
1
0
1
0
0
0
1
0
e l'espressione della variabile Y d'uscita del circuito logico è Y = A B .
A seguire viene rappresentato il circuito logico che realizza la funzione appena trovata:
A
B
Y = AB
Fig. 3
Operazione OR
Questa operazione porta anche il nome di somma logica e, come l'operazione AND, ha bisogno di
almeno due termini. Per essa vale l'assunto:
il risultato della somma logica (OR) vale 0 se e soltanto se tutti i termini
della somma valgono 0.
Il simbolo di questa operazione, in analogia con la somma algebrica, è il segno +.
Se l'operazione viene eseguita su due costanti si danno i seguenti casi
0
0
1
+
+
+
0
1
1
=
=
=
0
1
1
(1.10)
I risultati della somma di due variabili sono riassunti nella tabella di figura 4, dove si può anche
osservare il simbolo dell'operatore logico OR, detto anche porta OR.
In particolare ogni variabile può essere sommata con se stessa e con la sua complementare ed allora si
ha:
A +
A =
A
A +
A =
1
(1.11)
Se una variabile è sommata con una costante i casi possibili sono
A + 0 =
A + 1 =
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
157
A
1
(1.12)
Algebra di Boole e circuiti logici
Come il prodotto anche la somma gode delle proprietà commutativa ed associativa,che conducono
alle seguenti relazioni
A + B = B +
A +
B + C
=
A +
(1.13)
A
(B + C )
=
(A + B)
+ C
(1.14)
Si può facilmente dimostrare che la somma di tre o più termini è uguale a 1 se anche uno solo dei
termini vale 1.
Esempio 12
Se agli ingressi della porta OR di figura 4b vengono applicati i due segnali A e B di figura 5 il risultato è il segnale
d'uscita Y, che rimane a livello alto in quegli intervalli di tempo durante i quali uno dei due ingressi è alto.
Solamente quando A e B assumono contemporaneamente il valore O anche l'uscita si porta a livello basso.
A
0
0
1
1
B
0
1
0
1
A+ B
A
0
1
1
1
B
Y
Fig. 5
A+B
A
B
Fig. 4 Tabella di verità(a)
e simbolo grafico (b) di una porta OR.
Operazioni derivate
Combinando le tre operazioni fondamentali NOT, AND e OR si ottengono due nuove operazioni,
chiamate NAND e NOR, che hanno grande importanza nel progetto di circuiti logici complessi, ed
altre due operazioni, EXOR ed EXNOR, che sono impiegate soprattutto nella realizzazione di circuiti
aritmetici.
NAND = NOT AND. Questa operazione, composta da una AND e da una NOT, è rappresentata dal
simbolo della porta AND seguito da un cerchietto che sintetizza l'inversione. La tabella di verità è
disegnata in figura 6, assieme al simbolo grafico ed al circuito equivalente.
A
B
0
1
0
1
AB
0
0
0
1
AB
1
1
1
0
0
A
A
AB
0
B
B
1
1
a)
b)
Fig. 6 Tabella di verità (a), simbolo grafico (b) e circuito equivalente (c) di una porta NAND.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
158
AB
c)
Algebra di Boole e circuiti logici
NOR = NOT OR. Una porta OR ed una NOT generano l'operatore NOR. Tabella di verità, simbolo
grafico e circuito logico equivalente sono rappresentati in figura 7.
A+ B
A
B
A+ B
A
0
0
0
1
A
A+ B
0
1
1
0
1
0
1
0
B
B
1
1
1
0
a)
b)
Fig. 7 Tabella di verità (a), simbolo grafico (b) e circuito equivalente (c) di una porta NOR.
A+ B
c)
I due operatori NAND e NOR sono detti operatori universali perché con essi è possibile costruire
qualsiasi circuito logico utilizzando un numero opportuno di porte di un solo tipo, cosa che invece non
è possibile con gli operatori fondamentali NOT, OR e AND.
EXOR = OR esclusivo. La tavola di verità, il simbolo grafico e la realizzazione con AND, OR e
NOT sono visibili in figura 8. La caratteristica fondamentale di questa porta è di avere l'uscita a l solo
se i due ingressi hanno valore opposto.
Il simbolo di operazione è un segno di somma racchiuso in un cerchio (fig. 8) e l'espressione
algebrica della funzione realizzata da questo blocco logico è
A ⊕ B = AB + AB
(1.15)
A
A
0
0
1
1
B
0
1
0
1
A⊕ B
0
1
1
0
A
A⊕ B
A⊕ B
B
B
a)
b)
Fig. 8 Tabella di verità (a) , simbolo grafico (b) e circuito equivalente (c) di una porta EXOR
c)
EXNOR = NOR esclusivo. Si tratta della negazione dell'operazione precedente, ottenibile quindi con
un operatore EXOR seguito da una porta NOT.
Tavola di verità, simbolo grafico e realizzazione del circuito relativo con le porte fondamentali sono
visibili in figura 9.
In questo caso l'uscita vale 1 solo se i due ingressi hanno lo stesso valore, il che fa intravvedere
interessanti applicazioni in tutti quei in cui si abbiano delle grandezze messe a confronto.
Il simbolo di operazione è lo stesso dell’EXOR con un segno di negazione e l'espressione algebrica è
A ⊕ B = A B + AB
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
159
(1.16)
Algebra di Boole e circuiti logici
A
B
A
0
0
1
1
B
A⊕ B
0
1
0
1
1
0
0
1
A⊕ B
A
A⊕ B
B
b)
a)
Fig. 9 Tabella verità (a), simbolo grafico (b) e circuito equivalente (c) di una porta EXNOR.
c)
1.6 Proprietà, leggi e teoremi dell'algebra booleana
Di tutte le proprietà dell'algebra di Boole che stiamo per esporre qualcuna è già stata menzionata nei
paragrafi precedenti.
In seguito forniremo solo alcune dimostrazioni, lasciando la giustificazione dei rimanenti enunciati
come esercizio per il lettore.
1) Nel prodotto logico AND valgono:
A⋅0 = 0
A ⋅1 = A
A ⋅ A = A (*)
A⋅ A = 0
2) Per la somma logica (OR) valgono:
A+0 = A
A +1 = 1
A + A = A (*)
A+ A =1
Delle precedenti relazioni quelle indicate con un asterisco (*) sono anche chiamate proprietà di
idempotenza.
3) La (1.8) e la (1.13) rappresentano la proprietà commutativa del prodotto e della somma
A⋅ B = B ⋅ A
A+ B = B+ A
4) Per le stesse operazioni la (1.9) e la (1.14) esprimono la proprietà associativa
A ⋅ B ⋅ C = A ⋅ (B ⋅ C ) = ( A ⋅ B ) ⋅ C
A + B + C = A + (B + C ) = ( A + B ) + C
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
160
Algebra di Boole e circuiti logici
5 ) Come per l'algebra ordinaria, esiste la proprietà distributiva del prodotto rispetto alla somma
(A + B)⋅ C = A ⋅ B + A ⋅ C
( A + B ) ⋅ (C + D ) = AC + BC + AD + BD
(1.17)
Le due proprietà seguenti sono dette dell'assorbimento e rappresentano due dei teoremi più
importanti per la semplificazione delle funzioni.
6) Primo teorema dell'assorbimento
A + A⋅ B = A
A( A + B ) = A
(1.18)
7) Secondo teorema dell'assorbimento
A + A⋅ B = A + B
(
)
(1.19)
A A + B = AB
Per dimostrare la prima delle (1.18) è sufficiente applicare in modo inverso la proprietà distributiva
del prodotto rispetto alla somma, operando un raccoglimento a fattor comune ed infine applicando la
seconda delle (1.12) e delle (1.7); si ottiene allora
A + A ⋅ B = A (1 + B ) = A ⋅ 1 = A
Lasciamo al lettore la facile dimostrazione della seconda delle ( 1.18).
Per dimostrare la prima delle ( 1.19), sfruttando in modo inverso il primo teorema dell’assorbimento,
si sostituisce A con la somma A + AB e quindi, in base ad alcune proprietà precedenti facilmente
riconoscibili , si ha
(
)
A + A ⋅ B = A + AB + AB = A + B A + A = A + B ⋅ 1 = A + B
Anche la dimostrazione della seconda delle ( 1. 19) viene lasciata come esercizio al lettore.
Si hanno infine due teoremi, chiamati di De Morgan, la cui conoscenza è indispensabile per la
progettazione dei circuiti logici con componenti tutti dello stesso tipo, cioè con quelle porte che nel
paragrafo precedente sono state chiamate 'operatori universali '.
8) Primo teorema di De Morgan
In base a questo teorema si ha
A⋅ B = A + B
ed il suo enunciato è
il complemento di un prodotto di due variabili è uguale alla somma
dei complementi delle variabili stesse.
Per la dimostrazione di questo teorema si rimanda all’esercizio guidato EG.5.
9) Secondo teorema di De Morgan
Esso rappresenta il duale del teorema precedente ed afferma che
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
161
( 1.20)
Algebra di Boole e circuiti logici
A + B = A⋅ B
(1.21 )
e cioè
il complemento di una somma di due variabili è uguale al prodotto dei
complementi delle variabili stesse.
I due teoremi di De Morgan sono estensibili al caso di un numero qualsiasi di variabili. Il lettore lo
verifichi nel caso di tre variabili.
1.7 Forme canoniche e semplificazione algebrica
Tutte le funzioni booleane incontrate finora rappresentano delle combinazioni di più variabili sulle
quali vengono eseguite le tre operazioni fondamentali: NOT, AND e OR. Il circuito logico che realizza
una data funzione rappresenta un blocco funzionale i cui ingressi coincidono con le variabili
indipendenti e l'uscita, che è funzione di quelle variabili, dipende esclusivamente dallo stato degli
ingressi.
Un circuito logico di tal fatta si chiama circuito combinatorio, in quanto lo stato dell’uscita dipende
esclusivamente da una particolare combinazione dello stato degli ingressi. La storia passata del
sistema non ha alcuna influenza sulla sua evoluzione successiva, cioè il sistema non ha memoria.
Altri sistemi, che studieremo più avanti in questo modulo, nella loro evoluzione tengono conto, oltre
che della stato degli ingressi, anche di quello precedente dell'uscita; questa pertanto esegue i suoi
cambiamenti secondo una sequenza temporale, conservando la memoria della sua storia passata. Tali
sistemi per questa ragione vengono chiamati sequenziali.
Limitando per il momento le nostre considerazioni ai primi, parleremo allora di logica combinatoria
e di funzioni combinatorie.
Queste, come già detto, appaiono come una serie di operazioni compiute sulle variabili d’ingresso ed
esiste la possibilità per ogni funzione di essere scritta in forme diverse tra loro equivalenti.
La prima di queste forme esprime ogni funzione come somma di prodotti delle variabili d'ingresso,
che sono presenti in forma vera o in forma negata.
Per arrivare a questo tipo di rappresentazione a partire dalla funzione scritta in forma qualsiasi è
necessario applicare i teoremi e le proprietà visti nel paragrafo precedente.
Esempio 13
Con l'applicazione dei teoremi di De Morgan e della proprietà distributiva una certa funzione viene così modificata
in somma di prodotti:
f ( A, B , C ) = ( A + B ) C + A B C + A C = A + B + C + A C (B + 1) =
= A B + C + AC
Applicando il 1° ed il 2° teorema dell'assorbimento si ottiene:
A B + C + AC = A B + C + A = A+ C
Esempio 14
In modo del tutto simile si trasforma la seguente funzione:
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
162
Algebra di Boole e circuiti logici
(
)(
)
f ( A, B , C ) = A ⋅ B C + B C + A(B + C ) = A ⋅ B C + B C + AB + AC = A B + C B + C + AB + AC =
(
)
= A B C + AB + C (A + A B ) = A B C + AB + C ( A + B ) = A B C + AB + AC + BC
= A B B + BC + B C + C C + AB + AC = A B C + A B C + AB + AC =
Già al quart'ultimo passaggio la funzione era posta nella forma di somma di prodotti, ma la forma
finale risulta di più semplice realizzazione, perche il circuito corrispondente richiede un ingresso in
meno.
Somma canonica
C’è un caso particolare di somma di prodotti, chiamata somma canonica, per la quale si dà la
seguente definizione.
Quando una funzione booleana è espressa come somma di prodotti ed ogni
prodotto contiene, vere o negate, tutte le variabili d'ingresso, si dice che la
funzione è sotto forma di somma canonica.
Ogni funzione, dopo essere stata posta sotto forma di somma di prodotti, può essere ricondotta alla
sua forma canonica procedendo secondo le fasi seguenti:
a) ogni termine non completo della somma viene moltiplicato per il fattore neutro 1 dato dalla somma
della variabile mancante con la sua negata;
b) si sviluppa il prodotto applicando la proprietà distributiva;
c) i termini uguali vanno eliminati tutti meno uno;
d) sui termini così ottenuti, se ancora incompleti, si eseguono ancora le fasi a), b) e c) rispetto alle
variabili mancanti fino a che ogni termine contiene tutte le variabili.
Esempio 15
Si consideri la funzione di tre variabili
f ( A, B, C ) = AC + B
II primo termine della somma, che manca di B , viene moltiplicato per B + B ; il secondo termine, che manca di
A e di C , viene dapprima moltiplicato per A + A e successivamente per C + C . Seguendo quindi le procedure
illustrate nei quattro punti precedenti otteniamo la riduzione in forma di somma canonica della funzione assegnata:
(
) (
)
(
)(
)
AC + B = AC B + B + B A+ A = A B C + A B C + A B + A B C + C =
= ABC + ABC + ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC + ABC
Uno dei due termini uguali A B C viene eliminato.
Associamo ora ad ogni variabile in forma vera il valore logico 1 ed alla stessa variabile in forma
negata il valore logico 0 e con tale convenzione costruiamo la tabella di verità della funzione dell'
esempio 15 appena visto.
Per la sua costruzione osserviamo che la funzione è il risultato di un' operazione OR fatta sulla
variabile B e sul prodotto logico AC. Ciò significa che la funzione assume il valore 1 quando:
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
163
Algebra di Boole e circuiti logici
B=1, indipendentemente dalle altre due variabili (3a, 4a, 7a, 8a riga della tabella),
oppure
AC=1, cosa che può verificarsi solo quando A e C valgono contemporaneamente
1, qualunque sia il valore di B (6a e 8a riga della tabella).
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
AC + B
0
0
1
1
0
1
1
1
In corrispondenza delle righe della tabella ora menzionate nella colonna della funzione scriviamo
allora degli 1 ad indicare le combinazioni che determinano la verità della proposizione algebrica. Infatti
anche la funzione, come le altre variabili, assume nella nostra corrispondenza il valore 1 quando si
trova in forma vera ed il valore 0 quando è in forma negata.
Ora ad ogni riga in cui f ( A, B, C ) = 1 facciamo corrispondere, con un procedimento inverso del
precedente, un prodotto logico delle tre variabili in forma vera o negata a seconda che in quella riga
compaia un 1 od uno 0 nella colonna di ciascuna di esse. Per esempio alla terza riga, in cui appare la
combinazione digitale 010, faremo corrispondere il prodotto logico ABC con il seguente significato
implicito:
la funzione data assume il valore 1 quando
A è negata B è vera
C è negata
Sommati poi tutti i termini corrispondenti alle righe in cui f ( A, B, C ) = 1 si scopre che tale somma
coincide con la forma canonica della funzione data.
Tutto ciò e verificabile con qualsiasi altra funzione per cui e possibile dare la seguente definizione.
Una funzione è espressa in forma di somma canonica quando è costituita dalla
somma di tanti prodotti quante sono le righe della sua tabella di verità in cui
f = 1 . Ogni prodotto contiene tutte le variabili ed ogni variabile appare in
forma vera o negata in corrispondenza rispettivamente di 1 e 0.
Inoltre
ogni termine della somma si chiama minterm o prodotto fondamentale
per cui
un minterm rappresenta una combinazione delle variabili in: corrispondenza
della quale la funzione vale 1.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
164
Algebra di Boole e circuiti logici
Semplificazione
Dalla forma canonica di una funzione è possibile attraverso i teoremi dell'algebra booleana od anche
per mezzo della tabella di verità eseguire la semplificazione della funzione data. Vediamo il seguente
esempio.
Esempio 16
La funzione
f = ABC + ABC + ABC + ABC + ABC + ABC
può essere semplificata usando i teoremi dell' algebra e si ha
(
)
(
)
(
) (
)
f = A B C + C + A B C + C + AC B + B = A B + B + AC = A+ AC = A+ C
nella quale si riconosce la funzione dell'esempio 13.
Volendo seguire un metodo alternativo, si costruisca la tabella di verità della funzione a partire dalla sua forma
canonica
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
f
1
1
1
1
1
0
1
0
e si osservi che
f = 1 in tutti i casi in cui è A = 0 , indipendentemente dal valore di B e C ;
f = 1 in tutte i casi in cui è C = 0 , indipendentemente dal valore di A e di B .
Ciò permette di affermare che f = 1 quando A = 0 o (OR) quando C = 0 e quindi, in simbologia booleana,
f = A+C
Da questo esempio si possono trarre alcune conclusioni relative alla semplificazione delle funzioni
logiche, e precisamente
- è abbastanza agevole semplificare una funzione, se questa è posta in forma di somma canonica,
applicando all'inverso i criteri seguiti per scrivere la forma canonica;
- in ogni caso non è possibile stabilire una procedura standard valida per tutte le funzioni e raggiungere
la certezza di aver eseguito la semplificazione più conveniente. L'esperienza rimane in questo tipo di
procedure la garanzia maggiore di aver compiuto un “buon lavoro”.
Prodotto canonico
Si dà la seguente definizione.
Una funzione si dice data in forma di prodotto canonico quando è formata
dal prodotto di somme ed ogni somma contiene, in forma vera o negata, tutte
le variabili della funzione stessa.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
165
Algebra di Boole e circuiti logici
È possibile ridurre una funzione in forma di prodotto canonico utilizzando la tabella di verità nel
modo seguente:
a) si considerano solo le combinazioni di variabili in corrispondenza delle quali la funzione vale 0;
b) per ognuna delle righe considerate si scrive la somma delle variabili associando ad ogni 1 la
variabile negata e ad ogni 0 la variabile vera;
c) tutte le somme ottenute vanno moltiplicate tra loro.
Esempio 17
Dalla tabella di verità della funzione dell'esempio 16 si scopre che f = 0 per le combinazioni delle variabili 101 e 111. In base
alle indicazioni fornite si possono creare le seguenti corrispondenze:
101
⇒
A+ B+C
111
⇒
A+ B+C
e quindi la funzione diventa
(
)(
f = A+ B+C A+ B+C
)
Ogni termine del prodotto canonico è chiamato maxterm.
Sulla base della corrispondenza tra le variabili in forma vera e negata e le cifre binarie 1 e 0 è
possibile associare alla rappresentazione delle funzioni nelle due forme canoniche un'ulteriore
rappresentazione, utilizzando i sistemi di numerazione binario ed esadecimale, oltre al sistema
decimale. Il metodo si articola nelle seguenti norme:
- ogni minterm o maxterm è associato ad un numero binario composto di tante cifre quante sono le
variabili della funzione;
- ad ogni variabile in forma vera si associa la cifra binaria 1; a quelle in forma negata si attribuisce la
cifra 0;
- la funzione viene allora rappresentata come somma dei numeri corrispondenti ai suoi minterm o
come prodotto dei numeri associati ad ogni maxterm;
- ogni numero binario può essere sostituito con il corrispondente valore decimale o esadecimale.
Esempio 18
La funzione dell'esempio 16, data in forma di somma canonica
f = ABC + ABC + ABC + ABC + ABC + ABC
può essere scritta nei modi seguenti (m = minterm ; M = maxterm):
f = ∑ m(000, 001, 010, 011,100,110 ) = ∑ m(0,1, 2, 3, 4, 6 )
oppure come prodotto di somme
f = ∏ M (101, 111) = ∏ M (5, 7 )
La funzione di quattro variabili
(
)(
f = A+ B +C + D A+ B +C + D
)
può dal canto suo essere rappresentata come segue, con i sistemi binario, decimale ed esadecimale:
f = ∏ M (1011, 1000 ) = ∏ M (11, 8) = ∏ M (B, 8)
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
166
Algebra di Boole e circuiti logici
Il lettore verifichi che come somma di minterm la suddetta funzione può essere scritta
f = ∑ m(0,1, 2, 3, 4, 5, 6, 7, 9, A, C , D, E , F )
1.8 Mappe di Karnaugh
Le mappe di Karnaugh (mappe K) sono delle tabelle con le quali si rappresentano le funzioni
booleane e che, come le tabelle di verità, indicano le combinazioni delle variabili per le quali le
funzioni valgono 1 o 0. Esse consentono inoltre una facile semplificazione delle funzioni stesse
mediante un procedimento meno aleatorio di quello basato sul metodo algebrico. Ciò, se da una parte
permette di raggiungere espressioni minime sicure per le funzioni, dall'altra non consente di poter
scegliere tra forme alternative che potrebbero essere più convenienti in fase di realizzazione circuitale.
Per questo motivo un buon progettista usa contemporaneamente sia il metodo algebrico che quello
basato sulle mappe K, fidandosi della sua esperienza per ottenere il miglior risultato dal punto di vista
dell'efficienza e dell’economicità.
Ci sono mappe K per funzioni da due variabili fino a sei variabili, ma solo quelle fino a quattro
variabili risultano di uso conveniente, mentre per gli ordini superiori l'elaborazione delle funzioni
diventa troppo macchinosa e in definitiva poco conveniente. Perciò limiteremo le nostre considerazioni
alle mappe K fino a quattro variabili.
Rappresentazione delle funzioni
Una mappa è costituita da una serie di caselle ognuna delle quali corrisponde ad una combinazione di
tutte le variabili della funzione. Ogni combinazione è indicata all'esterno della mappa mediante le cifre
binarie 0 e 1, associate rispettivamente alle variabili in forma negata ed in forma vera. Le caselle
adiacenti differiscono per il valore di una sola variabile ed in questo senso vanno considerate adiacenti
anche caselle che si trovano ad estremi opposti della mappa, purché rispettino la suddetta condizione.
All'interno di ogni casella viene scritto il valore binario, 0 o 1, che la funzione assume per quella
particolare combinazione delle variabili che identifica la casella in questione.
Condizione indispensabile per la rappresentazione con le mappe K è che le funzioni siano espresse in
forma di somma (anche non canonica) di prodotti o mediante la tabella di verità. È possibile risalire alla
mappa di una funzione anche se questa e data in forma canonica di prodotto di somme e di questo
metodo, che è poco usato, parleremo quando dalla mappa ricaveremo l'espressione della funzione.
Per poter seguire agevolmente le considerazioni e gli esempi numerici che seguiranno, le caselle
verranno indicate con la numerazione progressiva indicata in figura 10, procedendo dall' alto al basso e
da sinistra a destra, secondo lo schema della scrittura normale.
È di uso frequente scrivere solo gli 1 all'interno della mappa, lasciando vuote le caselle in
corrispondenza delle quali la funzione vale 0.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Fig.10 Numerazione di riferimento per le mappe di Karnaugh
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
167
Algebra di Boole e circuiti logici
Mappe a due variabili
Due variabili consentono quattro combinazioni e quindi la mappa corrispondente possiede quattro
caselle: le variazioni di A creano uno spostamento in orizzontale mentre quelle di B individuano la
posizione verticale delle caselle (fig. 11).
Esempio 19
La funzione
f ( A, B ) = A B + A B
assume il valore 1 quando A = 1 e B = 0 oppure quando A = 1 e B = 1 e perciò nella mappa di figura 11 il numero 1
occupa la prima e la quarta casella; la seconda e la terza saranno invece occupate da uno 0.
A
B
0
1
AB
0
1
0
1
0
1
C
0
1
Fig. 11 Mappa K per 2 variabili
00
1
1
01
0
1
11
1
0
10
0
1
Fig. 12 Mappa K per 3 variabili
Mappe a tre variabili
Sono formate da otto caselle, quante sono le combinazioni possibili. La forma è quella di figura 12
dove la posizione orizzontale è assegnata ai valori assunti da A e B. La progressione (00, 01, 11, 10) è
diversa da quella normalmente usata nelle tabelle di verità perché deve essere rispettata la condizione
di variazione di un solo valore tra caselle adiacenti.
Esempio 20
La funzione
f ( A, B , C ) = A B + A B C + A C + A B C
assume il valore 1 nei seguenti casi:
- A = 0, B = 0 indipendentemente dal valore di C . Ciò significa che avremo degli 1 in tutta la prima colonna
della mappa di figura 12;
- A = 0, C = 1 sia per B = 0 che per B = 1 . Questa situazione corrisponde ad un 1 nelle caselle 5a e 6a;
- A = 1, B = 1, C = 0 . Il termine di tre variabili corrisponde ad una sola combinazione possibile e quindi ad una
sola casella,che in questo caso è la 3a;
- A = 1, B = 0, C = 1 . È un caso simile al precedente e corrisponde alla casella 8a.
Per la mappa a tre variabili è possibile anche la forma a quattro righe e due colonne, con la posizione
orizzontale individuata da A e quella verticale dalla coppia (B,C) .
Mappe a quattro variabili
II criterio per la loro costruzione è lo stesso che è stato usato per quelle a tre variabili. Le
combinazioni possibili sono 16 e danno luogo a quattro colonne, individuate dalle variabili A e B, e da
quattro righe, che corrispondono alle combinazioni possibili di C e D.
Le norme per rappresentare correttamente una funzione di quattro variabili sono:
- ad un termine della funzione che contiene tutte e quattro le variabili corrisponde una sola casella della
mappa;
- ad un termine con tre variabili corrispondono due caselle, perche la variabile mancante è ininfluente;
Dipartimento di elettronica
168
I.T.S. “L. Einaudi” - Montebelluna
Algebra di Boole e circuiti logici
- un termine con due variabili occupa quattro caselle;
- ad un termine costituito da una sola variabile corrispondono otto caselle nella mappa.
Esempio 21
Per la funzione f ( A, B , C , D ) = A B + A B D + A B C D + A B C
si può osservare che essa vale 1 quando
A = 0, B = 0 ; 1 in tutte le caselle della prima colonna;
a
-
A = 0, B = 1, D = 1 ; 1 nelle caselle 6 e 10a;
A = 1, B = 1, C = 1, D = 0 ; 1 nella casella 15a;
a
A = 1, B = 0, C = 0 ; 1 nelle caselle 4 e 8a.
I risultati sono visibili in figura 13.
AB
CD
00
01
11
10
00
1
0
0
1
01
1
1
0
1
11
1
1
0
0
10
1
0
1
0
Fig. 13 Mappa K per 4 variabili.
Semplificazione delle funzioni
Come abbiamo potuto constatare nei paragrafi precedenti, una funzione non viene quasi mai data in
forma semplificata e quindi la sua realizzazione, a partire dalla forma primitiva, risulta per lo più
ridondante e di non immediata intelligibilità.
Per poterla allora semplificare si devono tener presenti gli stessi criteri che si sono seguiti per la sua
rappresentazione in mappa. Di importanza fondamentale è la constatazione che
In una mappa K un gruppo di caselle adiacenti rappresenta il prodotto di un
numero di variabili tanto più piccolo quanto maggiore è il numero di caselle
comprese in quel gruppo.
Data allora la rappresentazione in mappa K di una funzione, per la sua semplificazione si procede al
raggruppamento del maggior numero possibile di caselle adiacenti con il metodo della cerchiatura,
seguendo alcune regole di massima, che comunque non devono essere applicate in maniera rigida e che
in ogni caso possono dare luogo a più soluzioni equivalenti ma non ugualmente ottimali dal punto di
vista della loro realizzazione circuitale. Spetta al progettista valutare l'efficienza relativa dei diversi
risultati, confrontandoli, come si è detto, con eventuali semplificazioni ottenute con il metodo algebrico
o con un metodo misto basato sulle mappe e sui teoremi dell' algebra di Boole.
Le principali regole da rispettare per ridurre una funzione in forma di somma di prodotti sono le
seguenti:
- i raggruppamenti devono comprendere ogni casella almeno una volta. Questo significa che una
casella può far parte di più raggruppamenti;
- si inizia dalle caselle che non sono adiacenti ad altre. Esse danno luogo ad un minterm, cioè ad un
prodotto di tutte le variabili della funzione;
- si considerano successivamente le caselle adiacenti ad un'altra soltanto. I casi in cui esistano più
possibilità di formare una coppia per il momento vanno trascurati. I termini che derivano da questa
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
169
Algebra di Boole e circuiti logici
-
-
-
operazione contengono tutte le variabili della funzione meno quella che nelle due caselle
considerate cambia di valore in quanto non è influente sul valore della funzione;
tra le caselle non ancora cerchiate individuare quelle che possono essere unite in gruppi di quattro
in un modo soltanto. In quattro caselle solo due variabili mantengono costante il loro valore, per cui
il termine risultante e un prodotto di queste due variabili. Come per il caso precedente vanno
momentaneamente trascurate le possibilità non univoche;
si individuano infine i gruppi di otto caselle adiacenti, nelle quali solo una variabile mantiene
costante il suo valore. Il termine corrispondente è costituito da questa sola variabile;
se a questo punto qualche casella non è stata ancora cerchiata, si tratta sicuramente di uno dei casi
trascurati nelle fasi precedenti. Si sceglie allora una delle possibilità offerte, cercando di formare un
gruppo più ampio possibile che può includere anche caselle già utilizzate;
se la funzione presenta delle condizioni di indifferenza, ad esse va attribuito un valore arbitrario
secondo la convenienza e quindi eventualmente vanno sfruttate per formare anelli col massimo
numero possibile di caselle.
Il criterio sostanziale da rispettare è quello di ottenere il minor numero di termini (ogni termine nel
circuito corrisponde ad una porta) e ciascun termine deve avere il minor numero possibile di variabili
(ogni variabile corrisponde ad un ingresso della porta relativa al termine che contiene quella variabile).
Appare dunque chiaro che la semplicità circuitale è lo scopo primario di un progetto basato sulle
mappe K, ma questo non è sempre sinonimo di economicità e praticità realizzativa. Spesso è preferibile
rinunciare alla minimizzazione dei componenti e dei loro ingressi in favore dell’uniformità nel tipo di
porte utilizzate.
Con alcuni esempi vogliamo ora mostrare concretamente come si procede alla minimizzazione di una
funzione utilizzando le mappe K.
Esempio 22
Si voglia minimizzare la funzione dell'esempio 20 e a questo scopo si consideri la mappa di figura 12 con cui è
stata rappresentata quella funzione. Si hanno i seguenti raggruppamenti (fig. 14):
- la 3a casella non è adiacente ad altre e dà luogo al minterm A B C ;
- la casella 8a si unisce alla 5a: le variabili che non mutano il loro valore sono B = 0 e C = 1 ; il termine
corrispondente è B C ;
- la 1a con la 5a: A B ;
- la 6a ancora con la 5a: A C
La forma minima della funzione è allora
f ( A, B , C ) = A B C + B C + A B + A C
AB
C
0
1
AB
00
1
1
01
0
1
11
1
0
10
0
1
CD
00
01
11
10
Fig. 14
00
1
1
1
1
01
0
1
1
0
Fig. 15
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
170
11
0
0
0
1
10
1
1
0
0
Algebra di Boole e circuiti logici
Esempio 23
Per la funzione dell'esempio 21, rappresentata con la mappa di figura 13, si ha (fig. 15):
-
la casella 15a è isolata e produce il termine A B C D ;
-
la 4a e l'8a con la 1a e la 5a: B C ;
-
la 6a e la 10a con la 5a e la 9a: AD ;
nella 1a colonna si congloba la 13a restante: AB .
II risultato è
f ( A, B , C , D ) = A B C D + B C + A D + A B
Si consideri ora attentamente l'esempio che segue.
Esempio 24
In figura 16a è visibile la minimizzazione di una funzione mediante le cerchiature:
- della terza riga (prodotto CD )
- della 1a con la 2a colonna (termine A )
- della 1a con la 4a colonna (termine B )
Il risultato è la funzione
f = A + B + CD
AB
CD
00
01
11
10
AB
00
1
1
1
1
01
1
1
1
1
11
1
10
1
1
1
1
CD
00
00
01
11
10
a)
Fig. 16
01
11
0
0
10
0
b)
Si consideri poi la mappa di figura 16b, nella quale sono evidenziate solo le caselle in cui la funzione ora vista
assume valore 0. Si eseguano quindi le seguenti operazioni:
- si raggruppino in anelli le caselle adiacenti che contengono uno zero;
- ad ogni gruppo si faccia corrispondere la somma delle variabili che mantengono costante il loro valore: ogni
variabile sarà scritta in forma vera se il suo valore è 0, in forma negata se il suo valore è 1;
- le somme cosi ottenute vanno moltiplicate tra loro in modo da fornire un'espressione della funzione in forma di
prodotto di somme.
Nel nostro caso si hanno due gruppi di due caselle ciascuno:
- la 3a con la 7a: somma A + B + C
- la 3a con la 15a: somma A + B + D
Come risultato si ottiene
(
)(
f = A+ B+C A+ B + D
)
Invitiamo il lettore a verificare l'equivalenza delle due espressioni mediante l'applicazione dei teoremi e delle proprietà
dell'algebra di Boole.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
171
Algebra di Boole e circuiti logici
Da questo esempio si conclude che
da una mappa K è possibile trarre l'espressione della funzione in forma di prodotto
di somme considerando le caselle in cui la funzione assume valore 0 ed associando
ad ogni casella un maxterm dato dalla somma delle variabili in forma
complementare a quella indicata dalle caselle.
Ad un raggruppamento di più caselle adiacenti corrisponde la somma di quelle
variabili, sempre in forma complementare, che mantengono costante il loro valore.
Esistono a volte delle particolari combinazioni delle variabili in corrispondenza delle quali la
funzione che da esse dipende può assumere indistintamente il valore 0 o il valore 1 e ciò può verificarsi
per due ragioni: o perché quelle combinazioni in realtà non si verificheranno mai, oppure perché
effettivamente lo stato dell'uscita non ha alcuna importanza in quelle circostanze. Tali combinazioni
sono dette di indifferenza.
Occorre precisare che una condizione di indifferenza non significa che la funzione assumerà in modo
aleatorio uno dei due valori 0 e 1; infatti non è pensabile che un sistema od una parte di esso nel corso
del suo funzionamento assuma casualmente livelli di tensione alti o bassi. Indifferenza invece significa
che si può progettare il circuito in modo che la funzione, in corrispondenza di quelle particolari
combinazioni, assuma per esempio il valore 1; in alternativa però può essere proposta una soluzione
circuitale equivalente per la quale nelle medesime circostanze la funzione assuma il valore 0. In ogni
caso il sistema darà in uscita sempre quel valore che è stato assegnato arbitrariamente in fase di
progetto.
Questa libertà di assegnazione del valore della funzione può essere di grande utilità nella
minimizzazione, come appare nell'esempio seguente.
Esempio 25
Sia data la funzione
f ( A, B, C ) = A B C + A B C + A B C
per la quale le combinazioni A B C e A B C costituiscono dei casi di indifferenza. La sua rappresentazione con la
mappa K si può vedere in figura 17, dove le caselle 5a e 6a indicano con una crocetta le condizioni di indifferenza.
Conviene allora assegnare arbitrariamente alla casella 5a il valore 0 e alla 6a il valore 1, cosicché è possibile
cerchiare le caselle 2a, 3a, 6a, 7a nelle quali solo la variabile B mantiene costante il suo valore, che è 1. La
minimizzazione della funzione porta al risultato
f ( A, B, C ) = B
AB
00
C
0
1
X
01
11
1
1
X
1
10
Fig. 17 Condizioni di indifferenza
Ricordiamo ancora una volta che la minimizzazione non risulta sempre conveniente per la
realizzazione circuitale, al punto che attualmente le mappe K hanno perso molta dell'importanza che
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
172
Algebra di Boole e circuiti logici
avevano in passato. Insistiamo quindi sulla necessità di acquisire una buona esperienza sia delle mappe
K sia del metodo algebrico e di porre a confronto le diverse soluzioni possibili.
A titolo d'esempio si consiglia di confrontare il circuito di figura P.5 del problema P-21 con quello
risultante dell'esercizio P-36 (fig. P.l4). Il confronto va fatto sia relativamente alle porte impiegate sia
al numero di ingressi complessivo che risulta nei due casi.
1.9 Realizzazione di funzioni booleane con porte NAND e NOR
È possibile realizzare circuitalmente una funzione booleana utilizzando solamente porte NAND
oppure solo porte NOR, che per questo motivo, come e state detto in precedenza, vengono anche
chiamate operatori universali.
Porte NAND
Per una realizzazione con sole porte NAND é necessario per prima cosa porre la funzione in forma di
somma di prodotti, negare la funzione e applicare i teoremi di De Morgan, quindi tornare alla forma
vera mediante una nuova negazione.
Esempio 26
Della funzione dell'esempio 24 in forma di somma di prodotti
f = A + B + CD
si ricavi la forma negata ed a questa si applichino i teoremi di De Morgan. Si ottiene allora
f = A + B + C D = A⋅ B ⋅C D
e, negando una seconda volta, risulta
f = f = ABC D
La realizzazione circuitale è dunque formata da una porta NAND a due ingressi e da una a tre ingressi, come risulta in figura 18.
A B C D
Fig. 18
Porte NOR
Se una funzione, data in forma di prodotto di somme, viene negata due volte e ad essa si applicano i
teoremi di De Morgan, é possibile realizzare il circuito relativo utilizzando solo porte NOR.
Il procedimento è del tutto simile a quello usato per la realizzazione con porte NAND.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
173
Algebra di Boole e circuiti logici
Esempio 27
Si riprenda la funzione dell'esempio 24 scritta in forma di prodotto di somme
(
)(
f = A+ B+C A+ B + D
)
e si esegua la sua negazione, applicando al contempo il 2° teorema di De Morgan. II risultato di queste operazioni
è
(
)(
)
f = A+ B+C A+ B + D = A+ B +C + A+ B + D
Negando l’espressione trovata si ottiene di nuovo la funzione come combinazione di operazioni NOR
f = A+ B+C + A+ B+ D
ed il circuito relativo e disegnato in figura 19.
A B C D
Fig. 19
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
174
ESERCIZI GUIDATI
EG. 1 Eseguire la conversione in binario del numero decimale 157
Soluzione
Oltre al metodo basato sulla definizione di sistema di numerazione posizionale, che è stato
illustrato nella parte teorica e negli esempi relativi, esiste un secondo metodo, chiamato della
divisione ripetuta, che consiste nel dividere per 2 il numero da convertire e i successivi
quozienti approssimati per difetto, prendendo i resti di queste divisioni come cifre costitutive
del numero binario.
Passando all’esecuzione si ha:
157 78
:2 1
39
0
19
1
9
1
4
1
2
0
1
0
0
1
Quoziente approssimato
Resto
La cifra meno significativa (LSB = least significant bit) è quella di sinistra per cui, procedendo
verso destra, si incontrano le cifre di peso sempre maggiore. Il risultato della conversione è
dunque
15710 = 100111012
La verifica del risultato si esegue riconvertendo il numero binario in decimale. Per questa
operazione si ricorre alla definizione di numero posizionale, per cui si ha
100111012 = 2 0 + 2 2 + 2 3 + 2 4 + 2 7 = 1 + 4 + 8 + 16 + 128 = 15710
EG. 2 Convertire nel sistema ottale il numero decimale 489 e verificare il risultato mediante la sua
conversione in decimale. Eseguire poi la conversione diretta da ottale a binario, e viceversa,
dello stesso numero.
Soluzione
Si ricorre anche in questo caso alle divisioni successive per 8 del numero e dei quozienti
approssimati per difetto. Si ha allora
489 61
:8 1
7
5
0 Quoziente approssimato
7 Resto
Per il calcolo del resto si può procedere nel modo seguente:
- si divide il numero per la base ( 489 : 8 = 61,125) ;
- la parte intera del quoziente (61) rappresenta il numero da dividere nel passo successivo;
- il resto è costituito dalla parte decimale moltiplicata per la base (0,125 ⋅ 8 = 1) .
Applicando ad esempio questo procedimento al quoziente approssimato 61 si ottiene
61 ÷ 8 = 7,625
Quoziente approssimato per difetto
Concludendo si ha
0,625 ⋅ 8 = 5
resto
Algebra di Boole e circuiti logici – Esercizi guidati
48910 = 7518
La riconversione in decimale si esegue alla solita maniera, e cioè
7518 = 8 0 + 5 × 81 + 7 × 8 2 = 1 + 40 + 448 = 48910
Il procedimento per convertire un numero ottale in binario è fondato sulla corrispondenza tra
ciascuna cifra ottale ed un gruppo binario di tre bit, per cui è sufficiente convertire in binario
ciascuna cifra dell’ottale per ottenere il corrispondente numero binario. Nel nostro caso si ha
base 8
7
|
111
base 2
5
|
101
1
|
001
⇒
111101001
Questo procedimento va eseguito in senso inverso quando si vuole passare da sistema binario a
quello ottale: si divide cioè il numero binario in gruppi di tre cifre, a partire da destra, e ad ogni
gruppo si associa la corrispondente cifra ottale. Nell’eventualità che le cifre binarie non siano in
quantità multipla di 3, si aggiungono all’inizio del numero uno o due zeri, così che tutti i gruppi
contengano tre cifre binarie.
EG. 3 Convertire nell’ordine in esadecimale, in binario e in ottale il numero decimale 351.
Soluzione
Il criterio da seguire è ancora quello delle divisioni successive, come per il binario e per l’ottale,
seguendo un procedimento analogo a quello utilizzato in EG.2 per quanto riguarda il calcolo del
resto. Si ha dunque
351 21
:16 F
1
5
0
1
Quoziente approssimato
Resto
La corrispondenza è dunque
35110 = 15F16
Per il calcolo del resto, come accennato, si esegue la stessa procedura adottata per la
conversione in ottale. Applicata alla divisione di 351 essa dà
351 ÷ 16 = 21,9375
0,9375 ⋅ 16 = 1510 = F16
resto
Quoziente approssimato per difetto
La riconversione in decimale, che si esegue con il solito procedimento della somma di prodotti,
è lasciata come facile esercizio per il lettore.
Se si vuol convertire un numero esadecimale in binario si esegue una procedura uguale a quella
usata per la conversione ottale-binario, con l’unica differenza che in questo caso ogni cifra
corrisponde ad un gruppo di quattro cifre binarie. Sarà utile avere ben radicata in memoria la
corrispondenza fra i simboli del sistema esadecimale ed i primi sedici numeri (da 0 a 15) del
sistema binario.
Passando dunque all’esecuzione si ottiene
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
176
Algebra di Boole e circuiti logici – Esercizi guidati
base 16
1
|
0001
base 2
5
|
0101
F
|
1111
⇒
101011111
Per il passaggio dal sistema binario a quello esadecimale si ripercorre in senso inverso la
procedura ora vista.
Se si vuole invece operare una conversione dall’esadecimale all’ottale conviene passare
attraverso il binario, per poi convertire questo in ottale secondo i criteri esposti nell’esercizio
precedente. Nel nostro caso particolare si ha
101
|
5
011
|
3
111
|
7
⇒
537 8
Riassumendo si può scrivere
35110 = 15F16 = 1010111112 = 537 8
EG. 4 Eseguire la somma dei numeri hex E9B e CD8. Sottrarre quindi CD8 dal risultato
dell’addizione e verificare che si ottiene il primo addendo E9B.
Soluzione
Sebbene la procedura sia formalmente identica a quella usata nel sistema decimale, è opportuno
esporre dettagliatamente i vari passi per evitare gli errori derivanti dalla scarsa familiarità col
sistema hex.
Dopo aver incolonnato i due numeri si procede nel modo seguente:
- sommare le cifre di ugual peso a partire dalle meno significative;
- se la somma è inferiore a 16 si riporta il risultato e si prosegue con la colonna
immediatamente a sinistra;
- se la somma è maggiore di 16 si sottrae 16 al risultato, si trascrive la differenza e si riporta 1
nella colonna successiva.
Sulla base di queste indicazioni si ottiene
19 −16 = 3
B + 8 = 1910
(rip. 1)
1a cifra:
23 −16 = 7
2° cifra:
9 + D + 1(r) = 2310
(rip. 1)
3° cifra:
E + C + 1(r) = 2710
27 −16 = 11(B)
(rip. 1)
1
4° cifra:
solo riporto
e quindi tutta l’operazione può essere così riassunta
1 1
E
C
1 B
riporti
1
9 B +
D 8 =
7 3
Per la sottrazione si procede come nel decimale, cosa che lasciamo verificare al lettore. In
alternativa si propone la seguente procedura:
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
177
Algebra di Boole e circuiti logici – Esercizi guidati
-
dopo aver convertito in binario il numero CD8 si calcola il suo complemento a 2 e si ritorna
in hex;
- si somma 1B73 con il complemento a 2 di CD8 e si elimina il riporto.
Concretamente si ottiene
0
0000
1111
C
1100
0011
D
1101
0010
1111
F
0011
3
0010
2
8
1000
0111
1
1000
8
sottraendo in hex
sottraendo in binario
complemento a 1
bit di somma
complemento a 2 in binario
complemento hex
1 B 7 3 +
F 3 2 8 =
1 0 E 9 B
riporto da eliminare
EG. 5 Dimostrare che i circuiti di figura E.1 eseguono sulle due variabili A e B la stessa operazione,
cioè sono equivalenti e quindi intercambiabili tra loro.
A
AB
A
B
B
Fig. E. 1
Soluzione
Il modo più semplice e più sicuro per dimostrare l’equivalenza di due circuiti è quello di
costruire le relative tabelle di verità e confrontarle tra loro: se a combinazioni uguali degli
ingressi corrispondono valori uguali delle uscite allora l’equivalenza è provata.
Si ottiene dunque la seguente tabella
A
B
AB
0
0
1
1
0
1
0
1
0
0
0
1
AB
1
1
1
0
A
1
1
0
0
B
1
0
1
0
A+ B
1
1
1
0
e le colonne in neretto testimoniano che i due circuiti di figura E.1 sono effettivamente
equivalenti.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
178
Algebra di Boole e circuiti logici – Esercizi guidati
EG. 6 Le uscite delle due porte di figura E.2 siano considerate funzioni dei soli ingressi A e B. Il terzo
ingresso non viene inteso come una variabile del problema alla stregua degli altri due ma è
piuttosto pensato come una chiave che attiva o disattiva le due porte (E=enable=abilitare),
rendendole quindi capaci di produrre in uscita il risultato delle operazioni AND e OR sulle due
variabili A e B.
Illustrare le modalità d’intervento dell’ingresso E sulle due porte, sapendo che E, come A e B,
può assumere i valori 0 e 1.
A
B
X1
A
B
E
X2
E
Fig. E. 2
Soluzione
La distinzione tra gli ingressi A, B e l’ingresso E è solo strumentale e dipende dal ruolo svolto
dalle tre grandezze nel problema concreto di cui fanno parte.
Per esempio E potrebbe rappresentare l’interruttore per l’inserimento di un sistema d’allarme, la
cui attivazione dipende dallo stato di due variabili (contatti che si aprono e si chiudono,
interruttori accesi o spenti, movimento o arresto di motori o altro). E’ evidente in questo caso
che la logica funzionale è affidata alle variabili A e B mentre E rappresenta solo la condizione
perché il sistema possa operare.
Da un punto di vista puramente matematico E ha tuttavia lo stesso peso di A e B, per cui si può
creare una tabella di verità nella quale sono sintetizzati i comportamenti di entrambe le porte. Si
ha allora
E
0
0
0
0
1
1
1
1
Si può notare che
per
E=0
X1 = 0
A
0
0
1
1
0
0
1
1
B X1 X2
0 0 0
1 0 1
0 0 1
1 0 1
0 0 1
1 0 1
0 0 1
1 1 1
X2 = A+ B
per
E =1
X 1 = AB
X2 =1
per cui si conclude che
- la porta AND esplica la sua funzione quando l’ingresso di abilitazione è posto a livello alto
( E = 1 ) mentre quando E = 0 è interdetta e le variabili A e B sono ininfluenti sul suo
comportamento;
- la porta OR ha un funzionamento complementare ed esegue l’operazione quando E = 0 . E’
invece disattivata quando E = 1 .
In sintesi il comportamento dei due sistemi può essere descritto dalle seguenti tabelle
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
179
Algebra di Boole e circuiti logici – Esercizi guidati
E
A
B
X 1 = AB
0
1
1
1
1
x
0
0
1
1
x
0
1
0
1
0
0
0
0
1
E
A
B
X2 = A + B
0
0
0
0
1
0
0
1
1
x
0
1
0
1
x
0
1
1
1
1
E
0
1
X1
0
AB
per la porta AND
E
0
1
X2
A+B
1
per la porta OR
Le crocette che appaiono nelle tabelle indicano situazioni in cui lo stato delle variabili
d’ingresso non ha alcuna influenza sull’uscita.
EG. 7 Realizzare circuitalmente la seguente funzione di tre variabili:
(
) (
)
X = f ( A, B, C ) = A + BC + A + B C
Dopo aver impostato la tabella di verità valutare la possibilità di esprimere e di realizzare la
funzione in modo più semplice.
Soluzione
Nella realizzazione di circuiti logici a partire dall’espressione di una funzione, si procede come
nell’algebra tradizionale cominciando con le operazioni più interne alle parentesi e proseguendo
verso l’esterno. Realizzando contemporaneamente i circuiti relativi alle operazioni man mano
eseguite, si ottiene un circuito in cui sono riconoscibili diversi livelli realizzativi di ordine via
via crescente. In questo problema si possono distinguere quattro fasi (o livelli).
1° livello. Nell’espressione tutte le variabili appaiono in forma vera ed in forma negata per cui è
necessario prima di tutto predisporre tre invertitori che forniscano le forme complementari di A,
B e C.
2° livello. Il passo successivo consiste nel realizzare le due operazioni BC e A + B mediante
due porte AND e OR rispettivamente.
3° livello. Ancora attraverso una porta OR e una AND si eseguono le operazioni A + BC e
A+ B C .
4° livello. Mancano ora due operazioni da fare: la somma delle due funzioni realizzate al livello
precedente e la negazione di tale somma. Tutto ciò può essere compiuto in una volta utilizzando
una porta NOR.
Il circuito risultante è mostrato in figura E.3.
(
)
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
180
Algebra di Boole e circuiti logici – Esercizi guidati
1° livello
3° livello
2° livello
4° livello
A
B
C
Fig. E.3
La tabella di verità è di facile costruzione se si eseguono i passi compiuti nella realizzazione
circuitale. Si ha allora
A
B
C
A
B
C
BC
A+ B
A + BC
(A + B )C
X
X
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
0
1
0
0
0
1
0
0
1
1
1
1
0
0
1
1
0
1
0
0
1
1
1
1
1
0
1
0
0
0
1
0
1
1
1
0
1
1
1
1
0
0
0
1
0
0
0
0
Osservando l’ultima colonna si nota che l’unica combinazione degli ingressi che produce un 1
in uscita si ha nella 4° riga, con A = 0 e B = C = 1 . Questo permette di scrivere la funzione
nella forma semplificata
X = f ( A, B, C ) = ABC
A cui corrisponde il circuito di figura E.4 equivalente a quello assai più complicato di figura
E.3.
A
X
B
C
Fig. E.4
EG. 8 Ricavare l’espressione della funzione X = f ( A, B, C ) di uscita del circuito di figura E.5 e
scrivere la tavola di verità.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
181
Algebra di Boole e circuiti logici – Esercizi guidati
Soluzione
Nel circuito si possono riconoscere quattro livelli sulla base della considerazione che ogni
livello agisce solo sulle uscite dei livelli precedenti.
A
X
B
C
Fig. E.5
Allora si ha che
- il 1° livello comprende i circuiti che operano sulle grandezze d’ingresso A,B e C. In questo
caso ad esso appartiene solamente l’invertitore che nega la variabile A (uscita = A );
- al 2° livello appartengono tutti quei circuiti che elaborano le uscite dei circuiti del 1° livello
e le grandezze d’ingresso; sono comprese le porte NAND e NOR di figura E.5 (uscita
NAND = BC ; uscita NOR = A + B );
-
il 3° livello è costituito dal secondo invertitore che complementa l’uscita della porta NAND
(uscita = BC );
-
da ultimo c’è un 4° livello che assume in ingresso i risultati del 3° e dei precedenti ed è
costituito dalla porta OR (uscita = A + B + BC ).
Di seguito è presentata la tavola di verità con l’indicazione, in numeri romani, del livello a cui
vanno attribuite le diverse funzioni descritte.
I
II
A
B
C
A
A+ B
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
A+ B
0
0
0
0
1
1
0
0
III
IV
BC
BC
A + B + BC
1
1
1
0
1
1
1
0
0
0
0
1
0
0
0
1
0
0
0
1
1
1
0
1
Osservando la tavola di verità si nota che l’uscita vale sempre 1 quando B = 1 e C = 1 ,
indipendentemente dal valore di A , e poi quando A = 1 e B = 0 , indipendentemente da C.
Tutto ciò può essere sintetizzato dalla relazione
X = BC + AB
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
182
Algebra di Boole e circuiti logici – Esercizi guidati
e ci consente di semplificare il circuito di figura E.5 in quello di figura E.6.
A
B
X
C
Fig. E.6
EG. 9 Nel problema EG.7 per mezzo delle tabelle di verità si è appurato che la funzione
(
) (
)
X = f ( A, B, C ) = A + BC + A + B C
è semplificabile nella forma
X = ABC
Verificare tale equivalenza sfruttando le opportune leggi dell’algebra di Boole.
Soluzione
Si applica il 2° teorema di De Morgan e si ottiene
(
)
A + BC ⋅ A + B C
Alle due funzioni negate si applicano rispettivamente il 2° e il 1° teorema di De Morgan, oltre
alla proprietà relativa alla doppia negazione che equivale ad una affermazione. Si ha dunque
(A ⋅ BC )⋅ (A + B + C )
Ancora con il 1° ed il 2° teorema di De Morgan la precedente relazione diventa
[A ⋅ (B + C )]⋅ (AB + C )
Sfruttando più volte la proprietà distributiva del prodotto rispetto alla somma, con l’impiego
contemporaneo della proprietà commutativa del prodotto, si hanno le seguenti espressioni:
(A B + A C )⋅ (A B + C ) = A A B B + A B C + A A B C + A C C = 0 + A B C + 0 + 0 = A B C
L’ultima relazione è resa possibile dalla proprietà 2 (A A = 0) .
EG. 10 Realizzare circuitalmente la seguente funzione nel modo più semplice possibile
X = AB + C (C + D )
Soluzione
Dal 2° teorema di De Morgan applicato alla somma negata si ha
X = AB ⋅ C (C + D )
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
183
Algebra di Boole e circuiti logici – Esercizi guidati
e da questa, attraverso la proprietà associativa del prodotto e distributiva del prodotto rispetto
alla somma, si ottiene
X = AB ⋅ (C + CD )
Il termine dentro parentesi si semplifica con la proprietà dell’assorbimento e si ottiene la
relazione finale
X = ABC
che può essere realizzata con una porta NAND e una AND, come mostrato in figura E.7.
A
B
X
C
Fig. E.6
EG. 11 Ridurre la funzione
f = B + AC
in forma canonica di prodotto di somme, utilizzando le proprietà dell’algebra di Boole
Soluzione
Nell’algebra booleana, accanto alla proprietà distributiva del prodotto rispetto alla somma,
esiste anche una proprietà distributiva della somma rispetto al prodotto che, a differenza della
prima, non trova un’analogia nell’algebra tradizionale.
Secondo tale proprietà nella funzione data ogni termine del prodotto AC viene sommata alla
variabile A ed i risultati parziali ottenuti vanno moltiplicati tra loro; vale quindi l’uguaglianza
B + AC = (B + A)(B + C )
La forma così ottenuta per f è già un prodotto di somme ma non costituisce una forma
canonica perché ogni fattore non contiene tutte le variabili della funzione.
E’ allora necessario aggiungere in ogni somma le variabili mancanti sotto forma di elemento
neutro rispetto alla somma, in modo da non alterare il valore della funzione. Lo scopo è
raggiunto aggiungendo uno 0 sotto forma di prodotto di una variabile con il suo complemento
ed ottenendo quindi, con l’aiuto anche della proprietà commutativa,
[( A + B ) + CC ][A A + (B + C )]
Applicando ora di nuovo la proprietà distributiva della somma rispetto al prodotto all’interno
delle due parentesi quadre si ottiene
( A + B + C ) (A + B + C )( A + B + C ) (A + B + C ) = ( A + B + C ) (A + B + C )(A + B + C )
con l’ultimo passaggio giustificato dalla proprietà di idempotenza.
Il prodotto canonico indica le condizioni sotto le quali la funzione si annulla. Infatti osserviamo
che la funzione data vale zero se anche uno solo dei termini del prodotto si annulla, per esempio
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
184
Algebra di Boole e circuiti logici – Esercizi guidati
il termine A + B + C , cosa che avviene quando tutte e tre le variabili sono negate. Ciò è
verificabile scrivendo la tabella di verità della funzione.
Così il secondo fattore, A + B + C , ci dice che per azzerarsi, e quindi annullare tutta la
funzione, deve avere nulli tutti e tre gli elementi che lo compongono, cioè A = 0 , B = 0 e
C = 1 ; e la cosa avviene puntualmente come dimostra la tavola di verità.
Invitiamo il lettore a verificare l’esattezza del terzo termine.
Questa forma canonica appare piuttosto artificiosa e comunque meno immediata di quella
basata sulla somma di prodotti, perché manca la familiarità con questa strana proprietà
distributiva. Essa risulta comunque assai utile quando le combinazioni per le quali una funzione
è nulla sono meno numerose di quelle in cui la funzione vale 1; in questi casi è allora più facile
e veloce esprimere la funzione mediante un prodotto di maxterm.
EG. 12 Realizzare le porte fondamentali NOT, AND e OR con sole porte NAND o sole porte NOR.
Soluzione
1) Porta NOT
Dalle tabelle di verità delle operazioni NAND e NOR per due variabili si osserva che, quando i
due ingressi hanno lo stesso valore, l’uscita assume il valore complementare: 1 quando gli
ingressi sono a 0 e 0 quando gli ingressi sono a 1.
A
B
0
0
1
1
0
1
0
1
AB
1
1
1
0
A+ B
1
0
0
0
Ciò suggerisce per l’operazione NOT l’impiego delle due porte nel modo indicato in figura E.8
a e b.
A
Fig.E.8
A
A
a)
A
b)
2) Porta AND
Per realizzare l’operazione AND mediante porte NAND è sufficiente usare due NAND in
cascata, come mostrato in figura E.9a: la prima porta realizza il NAND delle variabili e la
seconda nega il risultato della prima. Applicando invece il 1° teorema di De Morgan e negando
due volte la funzione f = AB si ottiene
f = AB = A + B
f = A+ B
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
185
Algebra di Boole e circuiti logici – Esercizi guidati
a cui corrisponde il circuito di figura E.9b che utilizza tre porte NOR, due delle quali come
invertitori; queste ultime risultano superflue se, insieme alle variabili in forma vera, sono
disponibili anche le variabili in forma negata.
A
A
AB
AB
B
B
Fig.E.9
a)
b)
3) Porta OR
Si applichi la doppia negazione ed il 2° teorema di De Morgan alla somma logica di due
variabili A e B e si ottiene
f = A + B = A⋅ B
f = A + B = A⋅ B
Le due forme corrispondenti ad un doppio NOR (fig.E.10a) e a tre porte NAND (fig.E.10b).
A
A
A+ B
A+ B
B
B
Fig.E.10
a)
b)
EG. 13 Nel problema P-21 una delle funzioni assegnate è
f ( A, B, C , D ) = A + B ⋅ C + CD
La cui realizzazione è mostrata in figura P.6.
Utilizzando i metodi di trasformazione studiati nella teoria, proporre altre soluzioni circuitali
per la realizzazione della suddetta funzione.
Soluzione
• Semplificazione algebrica
Raccogliendo a fattor comune la variabile C si ottiene
(
A + B ⋅ C + CD = C A + B + D
e la realizzazione circuitale è mostrata in figura E.11.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
186
)
(E.1)
Algebra di Boole e circuiti logici – Esercizi guidati
A
B
D
f
C
Fig.E.11
• Somma di prodotti
Direttamente dall’espressione data, attraverso il 2° teorema di De Morgan, risulta
A + B ⋅ C + CD = A B C + CD
(E.2)
a cui corrisponde il circuito in figura E.12.
A
f
B
C
D
Fig.E.12
• Prodotto di somme
A partire dal secondo membro dell’uguaglianza (E.2) si disegni la mappa K della funzione (fig.
E.13a) e si operi la cerchiatura delle caselle contenenti uno 0, così da ottenere la forma in
prodotto di somme della funzione:
- le prime otto caselle forniscono il termine C;
- le caselle 2, 3, 14, 15 danno il termine B + D ;
- le caselle 3, 4, 15, 16 corrispondono a A + D.
La funzione risulta
(
)(
f = C A+ D B + D
)
(E.3)
ed il circuito relativo è rappresentato in figura E.13b.
• Porte NAND
Dall’espressione (E.2) si ricava la forma negata della funzione
f = A B C + C D = A B C ⋅ CD
dalla quale, con una seconda negazione, si ottiene
f = A B C ⋅ CD
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
(E.4)
187
Algebra di Boole e circuiti logici – Esercizi guidati
Il circuito che ne deriva è disegnato in figura E.14.
AB
A
00
CD
01
11
10
D
00
f
01
11
1
10
1
1
1
B
1
C
Fig.E.13
a)
b)
A
f
B
C
D
Fig.E.14
• Porte NOR
Dall’espressione (E.3) si ricava
(
)(
)
f = C A+ D B+ D = C + A+ D+ B+ D
e quindi la funzione in forma vera diventa
f = C + A+ D+ B + D
(E.5)
Il circuito logico corrispondente alla (E.5) è rappresentato in figura E.15.
A
D
f
B
C
Fig.E.14
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
188
Algebra di Boole e circuiti logici – Esercizi guidati
Osservazione. Per poter valutare con realismo la convenienza offerta dalle diverse soluzioni occorre
tener presente che i dispositivi logici che generano le variabili, sulle quali poi si compiono le varie
operazioni, di solito offrono su due uscite le variabili in forma vera e in forma negata. Perciò gli
invertitori, che nei circuiti precedenti servono a negare le variabili d’ingresso, per lo più non sono
necessari e quindi il confronto tra le varie soluzioni va fatto senza tener conto di essi.
EG. 14 Realizzare circuitalmente la funzione
f ( A, B, C , D ) = ∑ m(1,2,3,4,5,6 )
in modo da usare il minor numero di porte ed il minor numero d’ingressi.
Soluzione
Sappiamo che i numeri dentro parentesi rappresentano i minterm di cui è costituita la funzione.
Per esempio il numero 3 corrisponde al minterm
ABC
La mappa K della funzione è disegnata in figura E.16, dove sono tracciati anche i cerchi di
minimizzazione che sembrano rappresentare la forma più razionale di intervento sulla funzione.
Il risultato di tale minimizzazione è
f = AC + B C + A B
Che per la realizzazione circuitale richiede 3 AND a due ingressi e 1 OR a tre ingressi, per un
totale di 9 ingressi, se non si vuol tener conto degli eventuali invertitori necessari nel caso non
fossero disponibili le forme negate delle variabili.
AB
C
00
0
1
1
AB
01
11
10
1
1
1
0
1
1
1
C
Fig.E.16
00
1
01
11
10
1
1
1
1
1
Fig.E.17
In alternativa alla soluzione precedente proponiamo la cerchiatura di figura E.17 che produce il
risultato
f = AC + A B + AC + AC
Pur essendo composta da 4 termini e quindi in apparenza meno vantaggiosa della precedente, in
essa sono riconoscibili due operazioni di OR esclusivo (EXOR), che permettono di scrivere la
funzione nella forma
f = (A ⊕ B) + (A ⊕ C )
e di realizzare il circuito di figura E.18, che comprende due porte EXOR ed una porta OR a due
ingressi per un totale di 6 ingressi.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
189
Algebra di Boole e circuiti logici – Esercizi guidati
La soluzione di questo problema conferma ancora una volta che per ottenere la miglior realizzazione
circuitale di una funzione non è consigliabile procedere secondo schemi rigidi.
B
f
A
C
Fig.E.18
EG. 15 Data la funzione in forma canonica
f ( A, B, C , D ) = ∑ m(0,1, 2, 3, 5, 7, 8, A, C , D, E , F )
trovare per essa una soluzione circuitale che utilizzi un basso numero di porte e di ingressi.
Soluzione
Si procede come nell’esercizio precedente, ricavando i minterm dalla notazione numerica
fornita e compilando la mappa K della funzione, come risulta in figura E.19. Nella stessa figura
è mostrata una cerchiatura sicuramente efficiente, che fornisce della funzione la forma
minimizzata
f = AB + B D + AD
a cui corrisponde un circuito logico costituito da
3 porte AND a 2 ingressi
1 porta OR a 3 ingressi
Per un totale di 4 porte e 9 ingressi, se non si contano i tre invertitori per la negazione delle tre
variabili A, B, D.
AB
00
CD
01
00
1
01
1
1
11
1
1
10
1
11
10
1
1
AB
00
CD
01
11
10
1
1
00
1
1
01
1
1
1
1
11
1
1
1
10
1
1
1
Fig.E.19
1
1
Fig.E.20
Una diversa soluzione è prospettata in figura E.20 con la forma risultante della funzione
f = AB + AB + B D + B D
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
190
Algebra di Boole e circuiti logici – Esercizi guidati
I primi due termini del 2° membro dell’uguaglianza rappresentano l’operazione EXNOR delle
variabili A e B, il terzo e il quarto indicano la stessa operazione per le variabili Be D. La
funzione può allora essere scritta nella forma
f = A⊕ B + B⊕ D
Il circuito corrispondente è rappresentato in figura E.21 ed è formato da
2 porte EXNOR a 2 ingressi
1 porta OR a 2 ingressi
per un totale di 3 porte e 6 ingressi.
A
f
B
D
Fig.E.21
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
191
ESERCIZI PROPOSTI
P-1
Convertire in binario i seguenti numeri decimali e verificare mediante una riconversione l’esattezza del risultato:
25 – 63 – 64 – 195 – 314 – 509
P-2
Convertire in decimale i seguenti numeri binari:
10101 – 11101 – 101100 – 1000001 – 10101010 – 11001100 – 10111111 – 11110000 - 101010101
P-3
Convertire in ottale e quindi in binario i seguenti numeri decimali:
55 – 78 – 511 – 1024 – 2417 – 3227
P-4
Convertire in ottale i numeri decimali del problema P-1 sfruttando i risultati binari ottenuti.
P-5
Convertire in decimale i seguenti numeri ottali:
12 – 21 – 102 – 120 – 201 – 210 – 756 – 12305 – 12345
P-6
Convertire in esadecimale i numeri decimali:
64 – 240 – 2751 – 2816 – 4106 – 5249 – 11001 – 15687 – 24000 – 61455
P-7
Convertire in esadecimale i numeri decimali del problema P-1 sfruttando i risultati binari ottenuti.
P-8
Convertire in decimale i seguenti numeri esadecimali:
1A – 2B – 200 – 20A – A00 – DCE – F99 – FA0 – 5ABC
P-9
Una calcolatrice permette la conversione dei numeri decimali in binario, ottale ed esadecimale. La conversione in
binario è consentita, per i numeri positivi, solo fino al numero 511 ed appare la scritta ‘E’ (=errore) quando si
tenta la conversione di un numero superiore. Dovendo convertire in binario il numero 247510 come è possibile
evitare il procedimento della divisione ripetuta o quello basato sulla somma delle potenze del 2?
P-10
Si eseguano le seguenti addizioni di numeri binari:
1001 + 1100; 1111 + 1111; 10101 + 10011; 11001 + 11100; 1100110 + 1010101; 11 + 101 + 111;
1010 + 10101 +1111
P-11
Dopo aver rappresentato i sottraendi in complemento a 1 ed in complemento a 2, calcolare la differenza delle
seguenti coppie di numeri binari e verificare i risultati eseguendo l’operazione in modo tradizionale:
11011 – 10111; 1000000 – 111111; 1001110 – 111111; 10101010 – 1010101; 100010100 – 1000101;
10111000 - 10111
P-12
Eseguire le seguenti moltiplicazioni in binario:
1000 × 111; 1001 × 101; 1100 × 1011; 11000 × 1001; EA × E ; 2710 × 710 ; 27 8 × 7 8 ; 27 16 × 716 .
P-13
Dividere i risultati binari per il secondo fattore dei prodotti proposti in P-12 allo scopo di verificare la correttezza
delle operazioni eseguite in quel problema.
P-14
Usando la tabella riportata in appendice si codifichi in ASCII la relazione
sen(30° ) = 0,5
usando la rappresentazione esadecimale.
73, 69, 6 E , 28, 33, 30, 29, 3 D , 30, 2C , 35 .
[
P-15
Dimostrare per mezzo della proprietà associativa del prodotto logico che è
X = ABC =1
solo se A = 1, B = 1, C = 0 .
]
Algebra di Boole e circuiti logici – Esercizi proposti
P-16
Dimostrare per mezzo della proprietà associativa della somma logica che è
X = A+ B+C =0
solo se A = 0, B = 1, C = 1 .
P-17
Trovare l’espressione della variabile d’uscita X del circuito di figura P.1 e scrivere la relativa tavola di verità.
[X = (A + B )BC ]
A
B
X
C
Fig.P.1
P-18
Dimostrare l’equivalenza dei circuiti di figura P.2.
A
A
B
B
Fig.P.2
P-19
Nel circuito di figura P.3 gli interruttori A, B e C e la lampada L possono essere rappresentati da variabili binarie,
con L = f ( A, B , C ) . Il valore binario 1 significa che gli interruttori sono chiusi e la lampada è accesa; il valore
binario 0 indica interruttori aperti e lampada spenta.
Dopo aver scritto la tavola di verità relativa al circuito, si trovi l’espressione algebrica di L = f ( A, B , C ) .
[L = ( A + B )C ]
L
A
C
B
VCC
Fig.P.3
P-20
Il segnale X di figura P.4 è la risposta di un circuito logico che ha come segnali d’ingresso A e B. Disegnare il
circuito e scrivere l’espressione di X = f ( A, B ) .
[X = A B]
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
193
Algebra di Boole e circuiti logici – Esercizi proposti
A
B
X
Fig.P.4
P-21
Disegnare i circuiti logici che realizzano le seguenti funzioni booleane:
a) AB + C ⋅ (C + D ) ;
b) A + B ⋅ C + CD ;
c) ( A + B + C )D + B C
[ figure P.5, P.6, P.7]
A
B
C
f
D
Fig.P.5
A
B
f
C
D
Fig.P.6
f
C
B
A
D
Fig.P.7
P-22
Nei circuiti ottenuti come risultati del problema precedente si eseguano le seguenti sostituzioni di porte:
AND
con
OR
NAND con
NOR
OR
con
AND
NOR
con
NAND
e si scrivano le funzioni corrispondenti.
[(A + B )C + CD; (AB + C )(C + D );
P-23
Semplificare le seguenti espressioni booleane:
X1 = A B C + A B C + A B C + A B C + A B C
X2 = ABC + ABC + ABC + ABC + ABC
X3 = ABC + AB D+ AB D+ BC D+ ABC D+ AB D
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
194
( ABC + D )(B + C )]
Algebra di Boole e circuiti logici – Esercizi proposti
P-24
Trasformare la funzione:
f ( A, B , C ) = A B + C + A
sotto forma di somma canonica.
P-25
[A B C + A B C + A B C + A B C + A B C + A B C ]
Trasformare in somma canonica la funzione:
f ( A, B , C ) = A B C + A B + A C + B C
[A B C + A B C + A B C + A B C + A B C ]
P-26
Verificare che il prodotto canonico:
(A + B + C )(A + B + C )
è riconducibile alla funzione dell’esempio 13: f = A + C .
P-27
Trasformare la funzione dell’esercizio proposto P-25 nella forma canonica di prodotto di somme.
P-28
Trasformare in prodotto canonico la funzione f ( A, B , C ) = B + A C .
P-29
[(A + B + C )(A + B + C )(A + B + C )]
[(A + B + C ) (A + B + C )(A + B + C )]
Rappresentare con le mappe di Karnaugh le funzioni del problema P-23 e minimizzarle verificando i risultati
raggiunti per via algebrica in quell’esercizio. Disegnare infine i circuiti logici che realizzano le funzioni
minimizzate.
[figure P.8, P.9, P.10]
A
f
A
f
C
B
C
B
Fig.P.8
Fig.P.9
A
B
C
D
A
f
f
B
C
Fig.P.10
Fig.P.11
P-30
Minimizzare la funzione del problema P-28 in forma di prodotto di somme mediante la mappa K e disegnare il
relativo circuito logico.
[figura P.11]
P-31
Realizzare circuitalmente la funzione
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
f ( A, B , C ) = ( A + B )C + CD .
195
Algebra di Boole e circuiti logici – Esercizi proposti
Rappresentarla poi in una mappa K, minimizzarla in forma di somma di prodotti e realizzare il circuito relativo.
Confrontare i due schemi circuitali.
P-32
Minimizzare in forma di prodotto di somme la funzione del problema precedente e disegnare il relativo circuito
logico. Confrontare i tre circuiti.
[ f = (B + C + D)(A + C + D)]
P-33
Mediante la mappa K minimizzare in forma di somma di prodotti la funzione
(
)
f = AB + C (C + D )
e disegnare il circuito relativo.
[figura P.12]
A
D
f
B
C
Fig.P.12
P-34
Dalla mappa del problema precedente ricavare la forma minima della funzione relativa come prodotto di somme e
verificare che il risultato è ottenibile direttamente dall’espressione data mediante l’applicazione del 1° teorema di
De Morgan. Realizzare quindi il circuito logico corrispondente.
[figura P.13]
A
f
D
B
C
Fig.P.13
P-35
Dopo aver rappresentato in una mappa K la funzione
f = A B + AC + B C + AC + B C .
verificare che la stessa forma minima si ottiene sia utilizzando le caselle in cui la funzione vale 1 (somma di
prodotti) sia quelle in cui la funzione vale 0 (prodotto di somme).
P-36
Minimizzare la funzione
f = AB + C ⋅ (C + D ) .
del problema P-21 e disegnare il circuito relativo
[figura P.14]
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
196
Algebra di Boole e circuiti logici – Esercizi proposti
A
f
C
B
D
Fig.P.14
P-37
Realizzare con porte NAND la funzione
f = B + AC .
dell’esercizio P-28.
[figura P.15]
f
B
A
C
Fig.P.15
P-38
Realizzare con porte NOR la medesima funzione dell’esercizio precedente.
[figura P.16]
A
f
B
C
Fig.P.16
P-39
Avendo a disposizione le variabili in forma vera ed in forma negata, dimostrare che la funzione
f = A B + AC + B C + AC + B C .
del problema P-35 è realizzabile circuitalmente con una sola porta NAND a tre ingressi.
P-40
Data la funzione di quattro variabili
f = A B + C D + AC D + B C D .
realizzarla con 3 porte NOR a due ingressi, avendo a disposizione le variabili in forma vera ed in forma negata.
P-41
Realizzare la funzione
P-42
Realizzare la stessa funzione del problema precedente mediante una porta OR e due porte EXNOR.
f ( A, B , C , D ) = A B C + A B D + C D + A C + B C D .
con 1 porta OR, 1 EXOR ed 1 EXNOR tutte a due ingressi.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
197
Algebra di Boole e circuiti logici – Esercizi proposti
P-43
Realizzare nel modo più semplice possibile la funzione
f ( A, B, C , D ) = ∏ M (3,6,9, C )
P-44
Realizzare la funzione del problema precedente mediante una porta NAND e due porte EXOR.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
198
QUADRO RIASSUNTIVO
Operazioni logiche
Operazione
Blocco logico
A
NOT
A
Tabella di verità
A
0
1
A
A⋅ B
AND
B
A
A+ B
OR
B
A
NAND
AB
B
A
NOR
B
A
EXOR
A⊕ B
B
A
EXNOR
A+ B
B
A⊕ B
Mappa K
Espressione equivalente
A
1
0
A
0
0
1
1
B
0
1
0
1
A⋅ B
A
0
0
1
1
B
0
1
0
1
A+ B
A
B
A⋅ B
0
0
1
1
0
1
0
1
1
1
1
0
A
B
A+ B
0
0
1
1
0
1
0
1
1
0
0
0
A
0
0
1
1
B
0
1
0
1
A⊕ B
A
B
A⊕ B
0
0
1
1
0
1
0
1
1
0
0
1
0
0
0
1
0
1
1
1
0
1
1
0
A
B 0
0 0
1
1
0
0
1
A
B 0
0 0
1
1
1
1
1
A
B 0
0 1
1
1
1
1
0
A
B 0
0 1
1
1
0
0
0
A
B 0
0 0
1
1
1
1
0
A
B 0
0 1
1
1
0
0
1
AB = A + B
A+ B = A⋅ B
AB = A + B
A+ B = A⋅ B
A ⊕ B = AB + A B
A ⊕ B = A B + AB
Algebra di Boole e circuiti logici – Quadro riassuntivo
Proprietà e teoremi dell’algebra di Boole
A⋅0 = 0
A ⋅1 = A
A⋅ A = A
Proprietà del prodotto logico
Proprietà della somma logica
(idempotenza )
A⋅ A = 0
A⋅ B = B ⋅ A
A ⋅ B ⋅ C = A ⋅ (B ⋅ C ) = ( A ⋅ B ) ⋅ C
A+0 = A
A +1 = 1
A+ A = A
A+ A =1
A+ B = B + A
A + B + C = A + (B + C ) = ( A + B ) + C
A ⋅ (B + C ) = A ⋅ B + A ⋅ C
A + AB = A
Teoremi dell’assorbimento
Teoremi di De Morgan
A + AB = A + B
A⋅ B = A+ B
A+ B = A⋅ B
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
200
(commutativa )
(associativa )
(idempotenza )
(commutativa )
(associativa )
(distributiva )
APPENDICE
Codice ASCII
Carattere
NUL
SOH
STX
ETX
EOT
ENQ
ACK
BEL
BS
HT
NL
VT
FF
CR
SO
SI
DLE
DC1
DC2
DC3
DC4
NACK
SYN
ETB
CAN
EM
SUB
ESC
FS
GS
RS
US
SP
!
#
$
%
&
/
(
)
*
Esadecimale
Carattere
Esadecimale
Carattere
Esadecimale
00
01
02
03
04
05
06
07
08
09
0A
0B
OC
OD
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2°
+
,
.
/
0
1
2
3
4
5
6
7
8
9
:
;
<
=
>
?
@
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
V
W
X
Y
Z
[
\
]
^
_
`
a
b
c
d
e
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
{
|
}
~
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
DEL
Algebra di Boole e circuiti logici – Appendice
Significato dei caratteri di controllo
ACK
BEL
BS
CAN
CR
DC1
DC2
DC3
DC4
DEL
DLE
EM
ENQ
EOT
ESC
ETB
ETX
Acknowledge
Bell
Backspace
Cancel
Carriage Return
Device Control 1
Device Control 2
Device Control 3
Device Control 4
Delete
Data Link Escape
End of Medium
Enquiry
End of Text
Escape
End of Transmission Block
End of Transmission
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
FF
FS
GS
HT
NACK
NL
NUL
RS
SI
SO
SOH
SP
STX
SUB
SYN
US
VT
202
Form Feed
Field Separator
Group Separator
Horizontal Tab
Negative Acknowledge
New Line
Null
Reader Stop
Shift In
Shift Out
Start of Heading
Space
Start of Text
Substitute
Synchronous Idle
Unit Separator
Vertical Tab
Dipartimento di elettronica
Istituto Tecnico Statale “Luigi Einaudi” - Montebelluna
Elettronica digitale
Capitolo II – Circuiti combinatori e operatori aritmetici
Alessandro Bertelli – Mariano Zanchi
Riedizione a cura di Massimo Ballon
Circuiti combinatori e operatori aritmetici
Sommario
2
Circuiti combinatori e operatori aritmetici ........................................................206
2.1 Introduzione .............................................................................................................................. 207
2.2 Circuiti combinatori elementari .............................................................................................. 208
Esempio 1.................................................................................................................................. 210
Integrati ......................................................................................................................................... 211
Tempi di propagazione.................................................................................................................. 212
Esempio 2.................................................................................................................................. 213
2.3 Rappresentazione dei numeri binari con segno ..................................................................... 214
Numeri negativi in forma diretta................................................................................................... 214
Esempio 3.................................................................................................................................. 214
Numeri negativi in complemento a 1............................................................................................ 214
Esempio 4.................................................................................................................................. 214
Numeri negativi in complemento a 2............................................................................................ 215
Esempio 5.................................................................................................................................. 215
Esempio 6.................................................................................................................................. 216
2.4 Circuiti aritmetici...................................................................................................................... 217
Sommatori..................................................................................................................................... 217
Sommatori integrati....................................................................................................................... 219
Look-ahead carry .......................................................................................................................... 221
Sottrattori ...................................................................................................................................... 223
Moltiplicatori ................................................................................................................................ 225
2.5 Decodificatori e codificatori ..................................................................................................... 225
Decodificatori................................................................................................................................ 225
Abilitazione ed espansione ........................................................................................................... 226
Esempio 7.................................................................................................................................. 227
Decoder decimali .......................................................................................................................... 228
Decodificatore BCD-7 segmenti................................................................................................... 229
Codificatori ................................................................................................................................... 231
Esempio 8.................................................................................................................................. 231
Codificatore di priorità decimale-BCD 74147.............................................................................. 232
2.6 Multiplexer (MUX) e demultiplexer (DEMUX) ..................................................................... 235
Multiplexer.................................................................................................................................... 235
Multiplexer integrati ..................................................................................................................... 237
Applicazioni dei multiplexer......................................................................................................... 238
Conversione parallelo-seriale........................................................................................................ 238
Generazione di funzioni logiche ................................................................................................... 238
Esempio 9.................................................................................................................................. 239
Demultiplexer (DEMUX) ............................................................................................................. 239
ESERCIZI GUIDATI ..................................................................................................................... 242
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
204
Circuiti combinatori e operatori aritmetici
ESERCIZI PROPOSTI .................................................................................................................. 260
LABORATORIO ............................................................................................................................ 263
ESPERIENZA 1 Sommatore completo .................................................................................... 263
ESPERIENZA 2 Decoder da 2 a 4 linee................................................................................... 264
ESPERIENZA 3 Decoder 74LS138 ed espansione a 16 bit ..................................................... 265
ESPERIENZA 4 Realizzazione di funzioni logiche con multiplexer: full adder ..................... 266
ESPERIENZA 5 Costruzione di un demultiplexer con le uscite attive a livello basso ............ 268
QUADRO RIASSUNTIVO ............................................................................................................ 270
Strutture fondamentali per la realizzazione delle funzioni combinatorie più comuni .................. 270
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
205
Circuiti combinatori e operatori aritmetici
2 Circuiti combinatori e
operatori aritmetici
Utilizzando i componenti logici elementari analizzati nella precedente Unità di
Apprendimento è possibile realizzare circuiti complessi che eseguono operazioni
fondamentali, tra le quali annoveriamo
− le operazioni aritmetiche
− il passaggio da un codice ad un altro (codifica e decodifica)
− lo smistamento dei segnali su vari canali di trasmissione (multiplexing e demultiplexing)
Dato che queste operazioni ricorrono con una certa frequenza in molte applicazioni e dato
che le modalità di esecuzione sono sempre uguali, si è rivelato assai vantaggioso costruire
dei dispositivi integrati che eseguano tali operazioni evitando al progettista di dover
ricorrere alla realizzazione di volta in volta di reti complicate, la cui affidabilità è in ogni
caso inversamente proporzionale alla loro complessità.
Vantaggi evidenti si hanno inoltre sull'ingombro e sul costo delle realizzazioni circuitali.
Questo capitolo ha lo scopo di analizzare i principi funzionali dei circuiti combinatori più
comuni e di far conoscere i prodotti commerciali di uso più frequente.
OBIETTIVI
Analizzare le funzioni combinatorie di uso ricorrente, come le operazioni aritmetiche, la
codifica ed il multiplexing
Realizzare con porte logiche elementari le funzioni combinatorie sopra citate
Conoscere i componenti integrati che realizzano in un unico chip le funzioni di cui sopra
Assemblare gli integrati in piccoli sistemi per realizzare funzioni più complesse che
elaborano un numero elevato di variabili
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
206
Circuiti combinatori e operatori aritmetici
2.1 Introduzione
Come è stato anticipato nel precedente capitolo,
i circuiti combinatori sono quei circùiti nei quali lo stato delle uscite dipende
esclusivamente dalla combinazione delle variabili d’ingresso, senza alcun
riferimento alla storia passata del sistema.
I circuiti combinatori più elementari sono gli operatori logici fondamentali con cui è possibile
costruire circuiti più complessi e per i quali sono utilizzabili tutti gli strumenti di analisi che sono stati
esposti nell'Unità di Apprendimento precedente, come le leggi dell'algebra di Boole, le tabelle di verità
e le mappe di Karnaugh.
La corretta interpretazione dei problemi con la loro esatta traduzione in funzioni logiche,
un'efficiente semplificazione delle funzioni stesse ed infine la loro realizzazione in circuiti costituiti da
blocchi logici: sono questi i passi fondamentali da seguire nella progettazione dei sistemi sia
combinatori che sequenziali.
Successivamente si deve procedere alla concretizzazione degli schemi logici in circuiti elettronici,
formati per lo più da dispositivi integrati, le cui tensioni d'ingresso e d'uscita sono in corrispondenza
con i valori delle variabili logiche.
5V
H
2V
0,8V
L
0V
Fig. 1 Corrispondenza tra livelli logici e tensioni negli integrati TTL.
Ai valori 0 e 1 delle variabili logiche verranno associati due intervalli di tensione: un intervallo alto,
che corrisponderà al valore logico 1, ed un intervallo basso, associato al valore logico 0 (fig. 1).
Tali fasce non sono uguali per tutti i componenti commerciali e di questo si parlerà più in dettaglio
nel capitolo dedicato allo studio delle famiglie logiche. Tuttavia sin d'ora, limitandoci a considerare le
due famiglie più usate, TTL e CMOS, possiamo anticipare che i valori standard per le prime sono:
fascia alta:
fascia bassa:
da 2 V a 5 V
da 0 V a 0,8 V
mentre per i CMOS, alimentati a 5 V, si ha
fascia alta:
fascia bassa:
da 3,5 V a 5 V
da 0 V a 1,5 V
Questi valori, riportati solo a titolo d'esempio, si riferiscono alle tensioni d'ingresso dei componenti e,
per i CMOS, ad un solo tipo di alimentazione. Differenti sono i valori per le tensioni d'uscita e per i
Dipartimento di elettronica
207
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici
CMOS alimentati con tensioni diverse da 5V.
C'è da aggiungere inoltre che l'equivalenza "fascia alta = 1, fascia bassa = 0", è adottata quando si
lavora in logica positiva; in logica negativa la corrispondenza tra livelli logici e intervalli elettrici viene
invertita.
La conoscenza per ogni dispositivo dei valori esatti entro i quali un livello logico è riconducibile
costituisce condizione indispensabile per un corretto dimensionamento dei circuiti digitali.
Un'ultima precisazione riguarda la complessità dei circuiti integrati. Con il progredire della
tecnologia dei semiconduttori funzioni sempre più complesse sono state implementate in un unico chip,
al punto che spesso una buona progettazione dipende in modo determinante dalla conoscenza dei
componenti che il mercato offre. A tutt'oggi i prodotti dell'industria dei semiconduttori si possono
suddividere in quattro grosse categorie, in base al livello (o scala) d'integrazione adottato:
SSI =
small scale integration (piccola scala d'integrazione). Ogni chip contiene da una a 12 porte
equivalenti.
MSI = medium scale integration (media scala d'integrazione). Un integrato contiene da 12 a 100
porte.
LSI =
large scale integration (grande scala d'integrazione). L'integrato in questo caso contiene da
100 a 10000 porte.
VLSI = very large scale integration (grandissima scala d'integrazione). In ogni integrato sono
contenute oltre 10000 porte e le funzioni svolte sono molto complesse.
Attualmente si sono ottenuti livelli d'integrazione ancora più elevati e molti sono gli sforzi che
vengono compiuti per realizzare una miniaturizzazione sempre più spinta.
2.2 Circuiti combinatori elementari
I circuiti combinatori più semplici sono le porte logiche che eseguono le operazioni fondamentali:
NOT, AND, OR, NAND, NOR, EXOR ed EXNOR.
Essi possono essere impiegati nella progettazione di circuiti combinatori e sequenziali complessi ma,
dato che molti di quest'ultimi sono a loro volta implementati in circuiti integrati opportuni, le porte
elementari servono per lo più da supporto a sistemi più complicati in operazioni di trasferimento e di
controllo dei segnali digitali.
Una di queste operazioni, chiamata gating, utilizza gli operatori citati come porte di trasmissione
controllate da un segnale e tale operazione consiste per esempio nel trasferimento di dati a registri di
memoria, a contatori o ad altri dispositivi di elaborazione.
Vediamo ora in dettaglio il comportamento di ciascun componente elementare, con l'avvertenza che i
principi di funzionamento sono gli stessi che sono stati esaminati nel capitolo precedente, ma diversa è
l'ottica con cui vengono analizzati i comportamenti già descritti.
In figura 2 è illustrato il gating di un segnale digitale eseguito con una porta AND. Il segnale da
trasmettere con la sua alternanza di 0 e 1 viene inviato all'ingresso A della porta mentre all'ingresso C è
applicato un segnale di controllo.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
208
Circuiti combinatori e operatori aritmetici
A
Y
C
A
Y
0
x
0
1
1
0
1
0
1
C
b)
a)
Fig. 2 Porta AND usata come gate per un segnale.
Dalle caratteristiche funzionali della porta AND, espresse nella tabella di figura 2b, si desume che
per C = 0 ⇒ Y = 0
l'uscita rimane bassa qualunque sia il valore del segnale d'ingresso, che
trasmissione interdetta perciò non viene trasmesso;
per C = 1 ⇒ Y = A
l'uscita assume istante per istante il valore del segnale d’ ingresso e la
porta risulta trasparente all'invio dell'informazione.
trasmissione consentita
Un'azione analoga è esercitata dalla porta OR di figura 3a, il cui comportamento è descritto dalla
tabella di verità di figura 3b. In questo caso si verificano le seguenti eventualità:
per C = 1 ⇒ Y = 1
l'uscita rimane sempre alta (H) qualunque sia il valore del segnale
d'ingresso, che perciò non viene trasmesso;
trasmissione interdetta
per C = 0 ⇒ Y = A
l'uscita assume istante per istante il valore del segnale d’ingresso e
la porta risulta trasparente all’invio dell’informazione.
trasmissione consentita
A
Y
C
A
Y
0
0
0
1
0
1
1
x
1
C
a)
b)
Fig. 3 Gating di un segnale mediante una porta OR.
Si noti allora che le due porte, pur eseguendo nella sostanza la stessa operazione, differiscono nel
modo con cui la compiono. Si tratta di due situazioni complementari, nelle quali l'elemento logico
viene attivato per valori opposti del segnale di controllo (basso nella porta OR, alto in quella AND) ed
opposto è anche il valore costante dell'uscita quando la trasmissione è interdetta (alto per la porta OR,
basso nella AND).
Nell'utilizzare questa capacità delle porte logiche nella trasmissione di segnali digitali occorre tener
Dipartimento di elettronica
209
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici
conto della loro specificità per la scelta dell'una o dell'altra a seconda delle ipotesi di progetto.
Si invita a questo punto il lettore ad eseguire lo studio comparato delle porte NAND e NOR quando
vengono utilizzate nel gating di segnali digitali, con l'avvertenza che il segnale, nel venire trasmesso,
subisce anche una inversione e che un suggerimento per una corretta impostazione dello studio è
offerto nell'esercizio guidato EG.1.
È importante rilevare che le porte logiche possono trasmettere solo segnali digitali e che quindi di
norma esse interagiscono con altri dispositivi logici.
Anche nei casi in cui un dispositivo digitale venga utilizzato per servire carichi non digitali,
l'interazione tra i due sistemi è possibile solo se il dispositivo analogico funziona in on/off. Di solito
poi tra il componente logico e il dispositivo analogico viene interposto un circuito di interfaccia che
rende compatibili le esigenze di potenza del carico pilotato con le prestazioni (di solito assai modeste)
del dispositivo digitale pilota.
Analizziamo ora il seguente esempio, con l'avvertenza che molti dei dati forniti devono essere per il
momento accettati in attesa della loro futura giustificazione.
Esempio 1
Nel dispositivo di figura 4 si ha per il BJT
hFE min = 75
VBE sat = 0,7V
VCE sat = 0,2V
e per il LED
VF =1,8V
IF = 10mA
5V
RC
180W
5,6kW
A
T
100W
5V
0
Fig. 4
La porta AND nei due stati alto e basso assume in uscita le tensioni di 4 e 0V rispettivamente.
Per limiti che saranno illustrati più avanti, la porta non è in grado di fornire al LED tutta la corrente di cui ha
bisogno, per cui tra il dispositivo digitale ed il diodo viene interposto un BJT che dall'uscita alta della porta
preleva una corrente
IB =
VO − V BE sat
RB
=
4 − 0,7
= 589μA
5,6 ⋅10 3
che manda in conduzione il transistor. Se si suppone che il BJT sia in saturazione, la corrente che scorre in RC è
pari a
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
210
Circuiti combinatori e operatori aritmetici
I C sat =
5 − 0,2
= 26,67mA
180
e si riversa tutta nel transistor, dato che la bassa tensione di collettore non consente al LED di condurre.
Eseguendo il rapporto tra IC ed IB si può verificare che il BJT è effettivamente in saturazione.
Quando invece l'uscita della porta è bassa, il transistor si interdice e nel LED scorre una corrente di valore
IF =
5 − 1,8
= 11,43mA
280
L'illuminazione e lo spegnimento del LED sono provocati dai livelli alto e basso del segnale impulsivo applicato
all'ingresso A della porta ma solo quando il segnale di controllo all'ingresso C assume il valore di 5V. Allorché il
segnale di controllo ha valore nullo, l'uscita della porta è bassa, . il BJT è interdetto ed il diodo è costantemente
illuminato.
In definitiva questo circuito rivela attraverso un lampeggio che la tensione di controllo si trova a livello alto,
mentre con una luce costante indica che tale tensione è nulla.
Integrati
Le porte logiche sono disponibili in forma integrata su chip diversi sia per aspetto esterno sia per
numero di elementi logici contenuti in ciascun chip.
In figura 5 è visibile l'integrato SN7400, che contiene 4 porte NAND a due ingressi, ed è inoltre
mostrata la piedinatura con l'indicazione degli ingressi e delle uscite delle varie porte.
I piedini 14 e 7 sono i terminali d'alimentazione e di massa per tutto l'integrato.
VCC
4B
4A
4Y
3B
3A
3Y
14
13
12
11
10
9
8
1
2
3
4
5
6
7
1A
1B
1Y
2A
2B
2Y
GND
Fig. 5 Chip con quattro porte NAND e relativa piedinatura.
Le informazioni di carattere generale che per prime si incontrano nella lettura dei data-sheet di un
integrato riguardano:
-
la famiglia logica di appartenenza;
il numero di porte contenute in ciascun integrato;
il numero di ingressi di ciascuna porta;
il tipo di operazione eseguita da ciascuna porta.
Sul primo punto torneremo in un prossimo capitolo, ma sin d'ora si può dire che la famiglia di
appartenenza indica se il costituente di base è di tipo unipolare (JFET, MOSFET, CMOS) o bipolare
(BJT).
Dipartimento di elettronica
211
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici
Con le altre tre informazioni è invece possibile prevedere costi ed ingombro del circuito che si sta
progettando.
Queste notizie si possono desumere dallo schema a blocchi interno e da una dicitura posta all'inizio
di ogni data-sheet.
Ad esempio la dicitura ‘quad 2-input positive NAND gates’, relativa al componente 7400, significa
che nell'integrato 7400 sono contenute ‘quattro porte NAND a due ingressi in logica positiva’.
Rimandando ai data-sheet in fondo al volume la presentazione di altri tipi di integrati, diamo qui un
breve elenco dei dispositivi più comuni che contengono gli operatori logici fondamentali relativi alle
due famiglie TTL e CMOS.
TTL
CMOS*
NOT
AND
OR
NAND
NOR
EXOR
7404
7408
7421
7432
7400
7420
7402
74136
81B
73B
71B
75B
11B
23B
01B
25B
* serie 4000B
Tempi di propagazione
Sebbene le caratteristiche fisiche dei componenti digitali reali vengano trattate in un prossimo
capitolo, già in questa fase dello studio è opportuno parlare di un parametro la cui conoscenza è
indispensabile per la corretta impostazione di un progetto con circuiti combinatori e sequenziali.
Quando ad un sistema si richiede di eseguire un'operazione su alcune variabili, si presume che al
momento dell'esecuzione tutte le variabili siano contemporaneamente presenti agli ingressi nella forma
stabilita.
Nel caso che qualcuno dei segnali si renda disponibile con un certo ritardo, è possibile che gli
ingressi del circuito assumano in alcuni istanti delle configurazioni non previste e che quindi la risposta
del sistema abbia un andamento temporale diverso da quello desiderato.
È necessario pertanto conoscere gli eventuali ritardi che possono verificarsi nella trasmissione dei
segnali da un punto all'altro dei circuito e a questo scopo sono forniti dal costruttore i tempi di ritardo
di propagazione (propagation delay time tP) con cui un segnale transita dall'ingresso all'uscita di una
porta o, equivalentemente, una porta fornisce la risposta ad una sollecitazione in ingresso.
I tempi di ritardo forniti dal costruttore sono due:
tPHL = tempo di ritardo nel passaggio dell'uscita dal livello alto al livello basso
tPLH = tempo di ritardo nel passaggio dell'uscita dal livello basso al livello alto.
Vengono inoltre distinti i tempi a seconda che l'uscita sia in fase col segnale d'ingresso oppure sia in
opposizione di fase.
Il ritardo di propagazione viene calcolato convenzionalmente dall'istante in cui il segnale d'ingresso
assume il 50% del suo valore massimo fino all'istante in cui anche il segnale d'uscita raggiunge il 50%
del suo massimo. Tutto ciò è sintetizzato in figura 6.
I valori dei tempi di propagazione variano moltissimo in funzione della famiglia logica a cui
l'integrato appartiene e, all'interno di ogni famiglia, dipendono dal tipo di componente e di tecnologia
usata.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
212
Circuiti combinatori e operatori aritmetici
Fig. 6 Ritardi di propagazione
Ad esempio per l'integrato TTL 7408 (quad 2-input positive AND gates) si ha
tPLH = 17,5 (tip) e 27 (max) ns
tPHL = 12 (tip) e 19 (max) ns
Per capire l'importanza dei tempi di ritardo consideriamo il seguente esempio.
Esempio 2
Al circuito di figura 7a sono applicati i due segnali digitali A e B di figura 7b. Dai diagrammi temporali ideali e
reali della risposta del circuito NOT si deduce quanto segue:
-
idealmente i due ingressi della porta NAND non si trovano mai contemporaneamente a livello alto per cui,
ricordando la tabella di verità dell'operatore NAND, l'uscita teoricamente assume sempre lo stato logico 1;
A
A
Y
B
B
B
a)
ideale
B
reale
Y
b)
Fig. 7
- nella realtà il segnale B si porta a livello 0 quando A ha già assunto il suo valore alto e perciò esiste un
intervallo di tempo durante il quale entrambi gli ingressi della NAND sono alti e l'uscita di conseguenza assume
lo stato 0, come si può vedere nell'ultimo dei diagrammi temporali.
Per una maggiore chiarezza nel mostrare le conseguenze dei tempi di ritardo si è trascurato quello introdotto dalla
porta NAND, in base al quale l'impulso in uscita avviene in tempi posteriori a quelli indicati in figura 7b.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
213
Circuiti combinatori e operatori aritmetici
2.3 Rappresentazione dei numeri binari con segno
In vista della trattazione degli operatori aritmetici che verrà fatta nei prossimi paragrafi e nella
prospettiva che tali operatori agiscano su numeri sia positivi che negativi, passeremo in rassegna i vari
metodi utilizzati per rappresentare i numeri negativi e, più in generale, i numeri relativi nel sistemi
binario.
Innanzi tutto la distinzione tra numeri positivi e negativi viene fatta convenzionalmente anteponendo
al modulo di ogni numero
0
per indicare i numeri positivi
1
per indicare i numeri negativi
Naturalmente deve essere chiaro quale sia il bit di segno; perciò si stabilisce in fase preliminare di
quante cifre è costituito il modulo e tutti i numeri dovranno contenere la stessa quantità di cifre. Se per
caso il numero è piccolo ed il suo modulo è formato da un numero di bit inferiore a quello stabilito, si
antepongono tanti zeri quanti sono sufficienti a completare la serie di bit assegnata al modulo. Davanti
a tutto si pone infine il bit di segno.
Vediamo ora in dettaglio i vari metodi utilizzati per rappresentare i numeri negativi.
Numeri negativi in forma diretta
È la forma più semplice ed immediata, ma anche la meno utilizzata nei calcolatori e nelle calcolatrici
tascabili che prevedono la rappresentazione dei numeri in binario.
Essa consiste nel rappresentare nello stesso modo il modulo dei numeri positivi e negativi e nell'
anteporre ad essi il bit di segno.
Esempio 3
In una rappresentazione in binario di numeri negativi e positivi si utilizzano dispositivi a 7 bit, di cui 6 destinati
alla rappresentazione del modulo. Allora per i numeri 42 e -42 si ha
4210 = 01010102
-4210 = 11010102
ed i numeri 5 e -5 sono rispettivamente rappresentati da
510 = 00001012
-510 = 10001012
Numeri negativi in complemento a 1
Per ottenere la forma in complemento a 1 di un numero negativo si seguono le stesse regole usate
per la complementazione dei numeri positivi, cioè si scambia ciascun bit del modulo con il suo
complementare. Si badi bene che il bit di segno non va complementato.
Esempio 4
Si consideri il numero decimale -13. In binario la sua forma diretta, nell'ipotesi di utilizzare 6 cifre per il
modulo, è
-1310 = 10011012
mentre il suo complemento a 1, ricordando di non complementare il bit di segno, risulta
-1310 = 11100102
Il lettore si eserciti con altri numeri negativi utilizzando anche una quantità diversa di bit per il modulo.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
214
Circuiti combinatori e operatori aritmetici
Numeri negativi in complemento a 2
Analogamente a quanto visto per i numeri positivi, per ottenere il complemento a 2 di un numero
negativo è sufficiente aggiungere 1 al complemento a 1 dello stesso numero.
Esempio 5
Si riprenda il numero -13 dell'esempio precedente. Se al suo complemento a 1 si aggiunge un'unità si ottiene
1110010 +
1=
1110011
che rappresenta il numero -13 in complemento a 2.
Questa rappresentazione è molto comoda perché consente di effettuare la somma di due numeri di
segno qualsiasi ed ottenere immediatamente il risultato, che sarà in forma diretta se positivo, in
complemento a 2 se negativo.
Nel caso che i due numeri siano opposti, si può verificare che la loro somma dà per risultato 0, come
è da aspettarsi.
Una particolarità ulteriore, che differenzia la rappresentazione in complemento a 2 dalle altre due
forme, consiste nella presenza in essa di un solo 0! Questa osservazione apparentemente paradossale è
dovuta al fatto che con la forma diretta e con quella in complemento a 1 si possono avere per così dire
‘due zeri’, uno positivo ed uno negativo.
Consideriamo infatti come esempio un sistema di rappresentazione con quattro bit di modulo più un
bit di segno. Il numero 0, indicato con
00000
può anche essere rappresentato nelle due forme
10000
11111
diretta
in complemento a 1
entrambe con il bit di segno dei numeri negativi.
Se si aggiunge 1 al complemento a 1 per ottenere il complemento a 2, si ha il numero a 6 bit
1 00000
dal quale, togliendo la prima cifra (1) che non trova posto in una rappresentazione con 5 bit, si riottiene
la forma originaria, ed unica, dello zero.
Ci si pone allora la seguente domanda:
in una rappresentazione in complemento a 2 di numeri negativi con quattro bit per il
modulo ed un bit di segno, che cosa rappresenta il numero binario 10000?
Osserviamo che con quattro bit di modulo il massimo numero positivo che si può rappresentare è 15
(01111) e si può dedurre che il numero negativo di modulo massimo potrebbe essere -15, che in
complemento a 2 è 10001, come il lettore può facilmente verificare. Se però a -15 sottraiamo il numero
1 si ottiene il numero -16 ed in binario dal numero 10001 si passa a 10000, configurazione che per
l'appunto non è utilizzata da alcun altro numero di quelli compresi tra -1 e -15.
L'abbinamento tra il numero decimale -16 ed il numero binario 10000 in complemento a 2 si accorda
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
215
Circuiti combinatori e operatori aritmetici
perfettamente con tutte le proprietà degli altri numeri rappresentati allo stesso modo e crea una specie
di asimmetria nella rappresentazione, dato che di numeri positivi se ne ha uno in meno rispetto a quelli
negativi. È come se lo zero facesse parte dei numeri positivi, che perciò dispongono di una
combinazione in meno.
Il discorso è estensibile ad un numero qualsiasi di bit, per cui si può affermare che
in una rappresentazione con segno di numeri binari positivi e negativi (con questi
ultimi in complemento a 2), se N è il numero di bit del modulo, il campo di
rappresentatività di un sistema siffatto ha come limiti
2N - 1
per i numeri positivi
-2N
per i numeri negativi
Il complemento a 2 di un numero negativo si può ottenere direttamente dal corrispondente positivo
complementando anche il bit di segno e poi aggiungendo 1. Si ha dunque come risultato l'opposto del
numero positivo di partenza per cui si può generalizzare il discorso ed affermare che
ogni numero positivo può essere trasformato nel corrispondente negativo con una
semplice complementazione a 2 che comprenda il bit di segno.
Vale però anche il viceversa e cioè che complementando a 2 un numero negativo si ottiene il
corrispondente positivo, purché nella variazione sia compreso anche il bit di segno.
Esempio 6
Si consideri una rappresentazione di numeri con 5 bit per il modulo ed 1 bit di segno. Si ha
1010 = 0010102
Eseguendo il complemento a 2 di questo numero, compreso il bit di segno, si ottiene
110101 +
complemento a 1
1=
110110
complemento a 2
Si esegua ora la complementazione a 2 (con il bit di segno) del numero appena calcolato:
001001 +
1=
001010
e si è ritrovato così il numero +10 scritto in forma diretta.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
216
Circuiti combinatori e operatori aritmetici
2.4 Circuiti aritmetici
Sommatori
L'operazione più semplice è la somma di due bit, che va eseguita tenendo presenti le regole
dell'addizione di numeri binari riassunti nella seguente tabella di verità:
A
B
Ê
C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
La colonna della somma Ê ci dice che questo risultato può essere ottenuto mediante un operatore
EXOR mentre il riporto C (carry) si ottiene con un'operazione AND sui due bit d'ingresso. In sintesi si
ha
Ê = A∆B
C =AB
(2.1)
(2.2)
Tutta l'operazione è eseguita da un blocco logico con due ingressi e due uscite (fig. 8) denominato
half-adder (HA), cioè semisommatore, la cui struttura interna è rappresentata in figura 9. Il nome
deriva dal fatto che questo blocco logico non tiene conto di un eventuale riporto generato da una
somma di bit di peso inferiore.
A
Ê
B
Ê
A
HA
B
C
C
Fig, 8 Simbolo di un semisommatore (half-adder).
Fig. 9 Struttura di un semisommatore.
Di un precedente riporto può invece tener conto il dispositivo di figura 10a, detto full-adder (FA) o
sommatore completo, che presenta tre ingressi, per i bit da sommare e per il riporto precedente, e due
uscite come l'half-adder. La sua costituzione si ricava dalla tabella di verità, relativa a tre variabili,
riportata in figura 10b.
Invece di procedere alla'minimizzazione con la mappa K, traiamo le nostre conclusioni direttamente
dalla tabella di verità ed osserviamo che l'uscita Ê è alta se
A≠ B
e
C0 = 0 ⇒
( A ⊕ B )C 0
A=B
e
C0 = 1
(A ⊕ B )C
oppure se
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
⇒
217
0
Circuiti combinatori e operatori aritmetici
Ê
A
B
FA
C
C0
Fig. 10 Simbolo di un sommatore completo
(full-adder) (a) e tavola della verità (b).
C0
A
B
Ê
C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
L'espressione completa di Ê risulta allora
(
)
Σ = ( A ⊕ B )C 0 + A ⊕ B C 0 = ( A ⊕ B ) ⊕ C o
(2.3)
e con due porte EXOR connesse come in figura 11 si realizza la funzione desiderata.
A⊕ B
A
B
Ê
C0
Fig. 11
Per il riporto possiamo osservare che esso si verifica in due occasioni:
per
A = B =1
(A and B)
per
A ≠ B e C0 = 1
( A ⊕ B and
C0 )
Vediamo dunque che la funzione A ⊕ B si combina con C0 in un'operazione AND per generare una
parte del riporto e in un'operazione EXOR per generare la somma.
Assieme a C0 essa può pertanto costituire gli ingressi di un half-adder mentre un primo
semisommatore opererà sui bit A e B. In sintesi si ha
primo HA
secondo HA
variabili: A e B
operazioni: AB e A ⊕ B
variabili:
operazioni:
C0 e A ⊕ B
( A ⊕ B )C 0 e ( A ⊕ B ) ⊕ C0
In figura 12 ed in figura 13 è rappresentato un FA come schema a blocchi e nel dettaglio con le porte
che lo compongono.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
218
Circuiti combinatori e operatori aritmetici
C’
A
C
HA1
Ê’
B
C’’
HA2
Ê
C0
Fig. 12 Schema a blocchi di un sommatore completo.
A
C’
B
C
Ê’
C’’
Ê
C0
Fig. 13 Struttura interna di un full-adder.
Per eseguire allora la somma di due numeri di N bit ciascuno è sufficiente porre in cascata N FA. Le
uscite Ê forniranno i bit del numero che rappresenta la somma dei due addendi mentre ognuna delle
uscite C dei primi N-1 FA verrà collegata all'ingresso carry del FA successivo, in una propagazione dei
riporti che è la principale causa dei ritardi con cui viene eseguita la somma di due numeri. Nel primo
FA, che non deve ricevere alcun riporto precedente, l'ingresso C0 verrà collegato a massa in modo che
sia sempre uguale a 0.
Come esempio di sommatore a più bit in figura 14 è disegnato lo schema a blocchi di un sommatore
per numeri di 4 bit.
C1
C0
C2
FA0
A1
B1
C3
FA2
FA1
Ê1
A2
B2
C4
Ê2
A3
B3
FA3
Ê3
A4
B4
Ê4
Fig. 14 Sommatore parallelo per numeri di 4 bit.
Sommatori integrati
Con l'avvento del microprocessore (µP) i circuiti sommatori hanno perso molta della loro
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
219
Circuiti combinatori e operatori aritmetici
importanza, in quanto le operazioni aritmetiche attualmente vengono eseguite per mezzo della logica
programmata. Gli integrati sommatori sono perciò diventati per lo più obsoleti ma in una panoramica
delle reti combinatorie riteniamo opportuno citarli a scopo didattico.
In figura 15 è mostrata la piedinatura del sommatore a 2 bit 7482.
Si tratta di un componente a 14 pin tra i quali si distinguono
5 ingressi
Ad essi vanno applicati il riporto precedente C0 e le due coppie di due bit da
sommare, Al e A2, B1 e B2.
3 uscite
Su questi piedini si rendono disponibili le due somme Ê1 di Al e B1, Ê2 di A2 e B2 ed il
riporto C2 della coppia di bit più significativi. Il riporto C1 non è disponibile perché
viene utilizzato internamente per collegare il primo FA al secondo.
2 pin di alimentazione Più precisamente al piedino 4 è collegata l'alimentazione Vcc mentre l'altro (pin
11) viene posto a massa (GND).
4 NC
Si tratta di quattro piedini non connessi internamente (no internal connnection).
Ê1
1
14
A1
2
13
B1
3
12
VCC
4
11
C0
5
10
NC
6
9
NC
7
8
A2
B2
Ê2
GND
C2
NC
NC
Fig. 15 Piedinatura del sommatore 7482.
I sommatori a 2 bit sono utilizzati per completare catene di sommatori per un numero di bit non
contemplato fra i prodotti disponibili in commercio.
La figura 16 mostra come devono essere collegati due integrati 7482 per formare un sommatore a
quattro bit.
Questi sommatori integrati vengono chiamati sommatori binari parallelo perché eseguono in
parallelo, cioè contemporaneamente, la somma di tutti i bit degli addendi. La propagazione del riporto
dal primo FA fino all'uscita del sistema, lo abbiamo già detto, costituisce l'unica vera causa di ritardo,
che però può essere evitato, o per lo meno contenuto entro i tempi di esecuzione delle somme, mediante
un accorgimento che permette di generare simultaneamente tutti i riporti (look-ahead carry) senza
attenderne la propagazione attraverso i FA.
La figura 17 mostra la piedinatura del sommatore a 4 bit 7483, con carry veloce, a 16 piedini, fra i quali
sono distinguibili:
9 ingressi
Si tratta del riporto iniziale Co e delle quattro coppie di bit dei due
addendi
Forniscono le quattro somme ed il riporto finale
5 uscite
1 pin di alimentazione
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
220
Circuiti combinatori e operatori aritmetici
1 pin GND
VCC
4
A2
14
A1
2
B2
13
B1
3
4
12
1
Ê2
Ê1
A4
14
A3
2
B4
13
B3
3
7482
12
Ê4
1
Ê3
10
C
7482
10
11
11
Fig. 16 Sommatore a 4 bit ottenuto con 2 bit integrati 7482.
A4
1
16
Ê3
2
15
A3
3
14
B3
4
13
VCC
5
12
Ê2
6
11
B2
7
10
A2
8
9
B4
Ê4
C4
C0
GND
B1
A1
Ê1
Fig. 17 Piedinatura del sommatore a 4 bit 7483.
Altri integrati a 4 bit sono il 74283, simile al 7483, ed il 4008B della famiglia CMOS nelle versioni
ripple-carry e look-ahead carry.
Vediamo ora in dettaglio come viene realizzato il look-ahead carry (o carry veloce) per la
generazione simultanea del riporto.
Look-ahead carry
Per semplificare la spiegazione facciamo riferimento ad un circuito a due bit per poi estendere le
conclusioni ad un numero qualsiasi di bit.
Si consideri il circuito sommatore di figura 18a, formato da due FA, dove a tratto pieno sono indicate
le parti che generano la somma dei bit e a tratteggio quelle che gestiscono il riporto.
Sono inoltre posti in evidenza per ciascun FA due terminali, ai quali sono disponibili due funzioni G
e P che, nel trattare il sommatore ripple-carry, non erano state definite. Esse hanno il seguente
significato:
G:
funzione di generazione. Rappresenta il riporto generato dal FA quando A e B
valgono entrambe 1. La sua espressione per il generico i-esimo FA è
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
221
Circuiti combinatori e operatori aritmetici
Gi = Ai Bi
P:
(2.4)
funzione di propagazione. Allorché o A o B, ma non entrambe, valgono 1 ed esiste un
riporto all'ingresso C del FA, il sommatore in questo caso si limita a trasmettere, o
propagare, il riporto che è presente all'ingresso, senza generarne uno nuovo. La funzione
che determina la propagazione di un riporto `vecchio' (cioè proveniente da una somma
precedente) dipende dunque solo dagli addendi nel modo ora descritto e quindi può
essere espressa dalla relazione:
Pi = Ai ⊕ Bi
(2.5)
In figura 18a il riporto C2 è disponibile dopo quattro livelli di porte e si intuisce che all'aumentare del
numero di bit aumenta anche il numero di livelli da superare per ottenere il riporto finale.
Si osservi allora che C2, attraverso C1, dipende da G1, da P1 e da C0 per cui è possibile prelevare
queste variabili e con esse formare C2, senza aspettare che prima esse formino C1. Queste
considerazioni sono del resto formalizzabili rigorosamente con le regole delle operazioni sulle variabili
booleane. Tenendo presenti la (2.4) e la (2.5), valgono infatti le seguenti relazioni
C1 = A1 B1 + C 0 ( A1 ⊕ B1 ) = G1 + C 0 P1
C 2 = A2 B2 + C1 ( A2 ⊕ B2 ) = G 2 + C 2 P2
e sostituendo a C1 l'espressione precedente si ottiene
C 2 = G2 + C1 P2 + C 0 P1 P2
La realizzazione circuitale di C1 e C2 è visibile in figura 18b.
A1
B1
G1
A2
B2
G2
P2
P1
C2
C1
C0
Ê2
a)
Ê1
C 0 P1
G1
P2
G2
b)
Fig. 18 Generazione del riporto
ripple-carry (a) e look-ahead carry (b).
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
C1
222
C2
Circuiti combinatori e operatori aritmetici
A1 B1
C0
Ê1
A2 B2
Ê2
A3 B3
C0
C1
C2
G1 P1
G2 P2
G3
Ê3
A4 B4
Ê4
C3
P3
G4
P4
C0
C4
Fig. 19 Sommatore a 4 bit con generatore look-ahead carry perla generazione simultanea dei riporti.
Le conclusioni raggiunte possono essere estese ad un numero qualsiasi di bit. Nel caso di 4 bit si ha
C1 = G1 + C 0 P1
(2.6)
C 2 = G2 + G1 P2 + C 0 P1 P2
(2.7)
C 3 = G3 + G2 P3 + G1 P2 P3 + C 0 P1 P2 P3
C 4 = G4 + G3 P4 + G2 P3 P4 + G1 P2 P3 P4 + C 0 P1 P2 P3 P4
(2.8)
(2.9)
Realizzate dunque per ogni bit solo le parti a tratto continuo di figura 18a, tutti i riporti vengono poi
generati in uno schema come quello di figura 18b, per il quale valgono alcune considerazioni di
carattere generale:
- i termini generici P. e Gi si ottengono dagli ingressi con un solo livello di porte (AND ed EXOR) e
tutti i prodotti vengono generati contemporaneamente con altri due livelli di porte AND e OR;
- l'insieme dei riporti è prodotto dal LAC Generator (look-ahead carry generator) che può essere in
forma integrata e venire utilizzato con FA semplificati (fig. 19).
Tra i LAC vanno ricordati gli integrati 74182 (TTL) e i CMOS 4582B e 40182B.
Sottrattori
A partire dalle proprietà della sottrazione e dalle regole che presiedono alla sua esecuzione è
possibile costruire dei circuiti combinatori che eseguono la differenza di due numeri binari. Tali circuiti
però sono poco usati e la gran parte dei sistemi di elaborazione digitale sfrutta la rappresentazione dei
numeri negativi in complemento a 2 per trasformare la differenza di due numeri nella somma del
minuendo con l'opposto del sottraendo.
Per l'esecuzione corretta di questa operazione è opportuno ricordare che:
- con un sommatore a N bit si possono sottrarre numeri di N-1 bit, perché 1'N-simo bit è quello del
segno;
- per la complementazione del sottraendo bisogna complementare anche il bit di segno; solo così si
ottiene direttamente il suo contrario qualunque sia il segno del numero originario;
- se il risultato dell'operazione è positivo, la differenza è data in forma diretta;
- se il risultato è negativo, la differenza viene fornita in complemento a 2;
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
223
Circuiti combinatori e operatori aritmetici
il carry va sempre scartato qualunque sia il suo valore; il bit di segno è rappresentato dalla N-sima
cifra del risultato.
Un esempio pratico di esecuzione di una sottrazione è dato in EG-6, dove viene anche fornito lo
schema di principio e lo stato degli ingressi e delle uscite in base ai numeri particolari sui quali si
opera.
Esistono degli integrati (come il 74385) che possono eseguire la somma o la differenza di due
numeri. La scelta è resa possibile dalla presenza di due pin, ADD e SUB, ai quali si applica un segnale
di opzione.
Il principio di funzionamento è molto semplice ed è basato sul fatto che di solito gli operandi sono
contenuti in dispositivi di memoria (registri) che presentano due uscite, una per la forma vera ed una
per la forma negata, per ciascun bit contenuto in essi.
Attivando allora l'ingresso ADD si trasferisce nel sommatore il numero nella sua forma originaria e lì
si esegue la somma con il primo addendo prelevato da un altro registro.
B4
B4
B3
B3
B2
B2
B1
B4
B3
A4
A3
A2
A1
A4
A3
A2
A1
C
B2
B1
B1
ADD / SUB
C0
sommatore a 4 bit
Fig. 20 Sommatore - sottrattore.
Se invece è attivato l'ingresso SUB, nel sommatore vengono inviati i bit complementati (sottraendo
in complemento a 1) ed insieme si applica anche la cifra 1 al carry iniziale C0 così da trasformare il
complemento a 1 in complemento a 2.
La figura 20 mostra lo schema di principio di un sommatore-sottrattore.
Dipartimento di elettronica
224
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici
Moltiplicatori
A conclusione di questa panoramica sui sommatori e loro derivati citiamo brevemente i moltiplicatori,
rimandando ai fogli tecnici per una maggiore conoscenza delle modalità di funzionamento ed
eventualmente per uno schema elettrico interno di questi operatori, la cui comprensione sarà più
agevole dopo che saranno stati studiati i circuiti sequenziali ed in particolare i registri, cui abbiamo già
accennato.
In sostanza il funzionamento dei moltiplicatori è basato sulla somma successiva dei prodotti parziali
del moltiplicando per ciascun bit del moltiplicatore, con spostamenti opportuni dei diversi prodotti in
modo che ad ogni bit venga conferito il peso che gli compete.
Per sommare due numeri di quattro bit ciascuno è necessario usare un sommatore ad 8 bit e ciò dà
un'idea della complessità di questi circuiti.
Tra gli integrati moltiplicatori citiamo il 74274 (TTL) ed il 4554B (CMOS).
2.5 Decodificatori e codificatori
L'uso da parte degli elaboratori di sistemi di numerazione non decimali e di vari codici binari
presuppone l'esistenza di dispositivi che permettano di passare da un sistema di rappresentazione ad un
altro.
Tale compito viene svolto da due categorie di circuiti combinatori: i decodificatori e i codificatori.
Decodificatori
Il dispositivo di figura 21a ai due ingressi A1 e A0 accetta le quattro configurazioni possibili di due bit
e per ogni combinazione attiva una delle quattro uscite. Il suo funzionamento può essere descritto da
una tabella di verità (fig. 21 b) in cui ogni uscita viene indicata come una funzione delle variabili
d'ingresso. Si ha dunque
Y0 = A1 A0
Y1 = A1 A0
Y3 = A1 A0
Y2 = A1 A0
ed ogni funzione rappresenta pertanto un minterm delle variabili d'ingresso.
A1
Y3
Y2
Y1
A0
Y0
a)
A1
A0
uscita
0
0
1
1
0
1
0
1
Y0
Y1
Y2
Y3
b)
Fig. 21 Decodificatore da 2 a 4 linee (a) e tavola della verità (b).
Un dispositivo siffatto rappresenta un decodificatore 1 di 4 (che seleziona 1 linea su quattro) oppure
da 2 (d'ingresso) a 4 linee (d'uscita).
L'esempio illustrato ci consente di generalizzare il discorso e di dare la seguente definizione.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
225
Circuiti combinatori e operatori aritmetici
Il decodificatore (decoder) è un dispositivo con un numero N di ingressi ed un
numero M di uscite, ciascuna delle quali è selezionata da una particolare
combinazione degli N bit d’ingresso.
È evidente che il numero di uscite non può superare il numero di combinazioni possibili delle
variabili d'ingresso e perciò dovrà essere uguale o minore di 2N.
Tornando al nostro decoder 1 di 4, la sua struttura interna è rappresentata in figura 22 ed è costituita
da quattro porte AND, una per ciascuna delle linee di uscita.
Il realizzarsi di una combinazione rende attiva la porta corrispondente e la selezione della linea è
segnalata dalla presenza di un livello alto sull'uscita in questione.
Spesso è preferibile che l'attivazione della linea avvenga a livello basso e questa soluzione
frequentemente è adottata dalle case costruttrici di integrati. In tali casi le porte AND sono sostituite
con porte NAND mentre i collegamenti rimangono uguali.
A1
Y3
Y2
Y1
A0
Y0
Fig. 22 Struttura interna di un decoder da 2 a 4.
Abilitazione ed espansione
Molto spesso i circuiti di decodifica integrati sono muniti di uno o più ingressi di abilitazione che ne
condizionano il funzionamento, per cui ciascuna uscita è funzione non soltanto di una particolare
combinazione delle variabili d'ingresso ma anche dello stato degli ingressi di enable.
Se le linee d'uscita fanno capo a porte AND, allora ciascuna porta deve possedere un ingresso in più
rispetto a quelli previsti dalle variabili di selezione e tutti gli ingressi addizionali sono collegati a
quello di enable (fig. 23).
Il terminale di abilitazione, oltre a consentire l'attivazione o meno del disposi tivo, permette anche di
usare contemporaneamente più dispositivi per formare sistemi con un numero maggiore di ingressi e di
uscite.
Consideriamo ad esempio il circuito proposto in figura 24. Due decoder a 4 uscite formano un
sistema a 8 uscite che vengono selezionate dai tre ingressi A0, Al ed A2. Le variabili A0 e Al sono
comuni ai due decoder 1 di 4 mentre la variabile A2 seleziona l'uno o l'altro dei chip agendo sul loro
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
226
Circuiti combinatori e operatori aritmetici
ingresso di abilitazione, cosicché A2 risulta essere il bit più significativo del codice binario d'ingresso.
E
A1
Y3
Y2
Y1
A0
Y0
Fig. 23 Ingresso di abilitazione di un decoder.
A0
A1
B
A2
A
B
A
E
E
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
Fig. 24 Espansione di un decoder da 4 a 8 uscite.
Esempio 7
Nel circuito di figura 24 si vogliono attivare in successione le uscite Y2 e Y6.
In entrambi i casi gli ingressi A0 e Al devono assumere i valori 0 e 1, come risulta dalla tabella di verità del
decoder l di 4. Attribuendo dapprima ad A2 il valore 0 si seleziona il chip 1 e quindi l'uscita Y2; successivamente
si attiva il chip 2 e l'uscita Y6 facendo assumere ad A2 il valore 1 e lasciando invariate A0 ed A1.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
227
Circuiti combinatori e operatori aritmetici
E2
E1
Yx
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
A1
A0
Fig. 25 Ingressi di abilitazione in un decoder.
Gli integrati normalmente dispongono di più di un ingresso di abilitazione, come è esemplificato in
figura 25, con due ingressi di cui uno attivo alto e l'altro attivo basso. Ciò consente una varietà di
opzioni con un minimo di dispositivi ausiliari, come è possibile verificare nell'esercizio EG.7.
Decoder decimali
Una categoria particolare di decoder è costituita dai decoder decimali che, ad ogni configurazione di
4 bit in BCD, fanno corrispondere una linea di uscita su 10, corrispondenti alle cifre decimali, come è
mostrato nella tabella di verità seguente.
A3
A2
A1
A0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
……………………….
………………………..
………………………..
uscita attivata
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
…………….
nessuna
……………..
Integrati. In figura 26 è rappresentato il chip 7442. Si tratta di un decoder BCD-decimale a 16 pin,
di cui
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
228
Circuiti combinatori e operatori aritmetici
OUTPUTS
0
VCC
1
A
2
B
3
C
4
D
5
9
6
8
GND
7
INPUTS
OUTPUTS
Fig. 26 Piedinatura del decoder 7442.
4 ingressi
attivi a livello alto
10 uscite
attive a livello basso
2 pin
per l'alimentazione e per la massa
Si tratta di un integrato senza ingresso di abilitazione.
In figura 27 è invece mostrata la piedinatura dei decoder 1 a 8 74138.
È un integrato a 16 pin di cui
3 ingressi
per i dati digitali
3 ingressi
per l'abilitazione: uno agisce a livello alto, gli altri due a livello basso
8 uscite
attive a livello basso
2 pin
per l'alimentazione e per la massa
Altri integrati contengono un doppio decoder (74139) così da rendere più agevole un'eventuale
espansione del numero delle uscite.
SELECT
ENABLE
OUTPUTS
A0
VCC
A1
Y0
A2
Y1
E1
Y2
E2
Y3
E3
Y4
Y7
Y5
GND
Y6
OUTPUTS
Fig. 27 Piedinatura del decoder 74138.
Esistono anche integrati con un numero più elevato di uscite, come il 74154 che ne possiede 16.
Decodificatore BCD-7 segmenti
Un caso tutto particolare di decoder è costituito da questo dispositivo, di cui esistono vari modelli
integrati, per il quale a rigore non è applicabile la definizione di decodificatore. Infatti ad una
Dipartimento di elettronica
229
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici
configurazione degli ingressi non corrisponde in genere una sola uscita e, viceversa, ogni uscita è funzione
di più combinazioni delle variabili d'ingresso. In altri termini per esso non sussiste la corrispondenza
biunivoca tra le combinazioni degli ingressi e le uscite come negli altri decoder, il cui funzionamento è
sintetizzabile nella frase: una combinazione, un'uscita; un'uscita, una combinazione.
Il suo funzionamento è finalizzato alla visualizzazione delle cifre decimali sui display a sette
segmenti mediante l'accensione di alcuni LED in corrispondenza delle combinazioni del codice BCD.
Normalmente ogni LED viene denotato con le lettere indicate in figura 28 e sulla base di tale
notazione possiamo scrivere la tabella di verità per ciascuno dei segmenti contenuti nel display:
A3
A2
A1
A0
a
b
C
d
e
f
g
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
1
1
1
1
1
0
1
1
a
f
g
e
b
c
d
Fig. 28
Vediamo allora per esempio che, se la combinazione d'ingresso è 0010, si accendono i LED a, b, d,
e, g così da formare la cifra decimale 2.
Nella tabella non appaiono le configurazioni da 1010 a 1111 perché non corrispondono ad alcuna
cifra decimale. Tuttavia spesso le sei rimanenti combinazioni vengono utilizzate per formare le lettere
A, B, C, D, E, F, usate nel sistema hex per i numeri da 10 a 15.
Integrati.
In funzione dei display che devono essere pilotati si hanno due tipi di integrati:
- decoder ad uscita bassa. A questa categoria appartengono gli integrati 7446 e 7447, che possono
pilotare i display ad anodo comune. Questi sono costituiti da 7 LED collegati tra loro come in figura
29: tutti gli anodi sono alimentati alla tensione VCC mentre il catodo viene portato ad un livello basso
solo quando viene attivata la linea corrispondente. La d.d.p. che si instaura ai capi del diodo permette
il passaggio della corrente e quindi l'accensione del LED;
- decoder ad uscita alta. Un integrato di questo tipo è il 7448 e serve a pilotare i display a 7 segmenti
a catodo comune. Tutti i LED sono collegati tra loro con il catodo e questo è posto a massa. Ogni
linea del decoder è collegata ad un anodo e, quando viene attivata, mette in conduzione il diodo
corrispondente.
I display a cristalli liquidi, di uso più recente ed ormai quasi universalmente diffusi soprattutto per i
sistemi di piccola potenza (calcolatrici da tavolo, orologi digitali, piccoli schermi visualizzatori),
devono essere pilotati con una tensione variabile a frequenza piuttosto bassa (qualche decina di Hz).
Per questo motivo non possono essere messi in funzione direttamente da un decoder BCD-7 segmenti,
che fornisce solo livelli continui di tensione. Tali livelli servono invece come segnali di controllo di
una rete combinatoria alla quale vengono applicati dei segnali ad onda quadra, che vanno ad eccitare i
segmenti del display sotto il controllo del decoder.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
230
Circuiti combinatori e operatori aritmetici
VCC
a
b
c
e
d
f
g
7446
A3
A2
A1
A0
Fig. 29 Pilotaggio di display a 7 segmenti ad anodo comune.
Codificatori
Questi dispositivi presentano un comportamento esattamente complementare rispetto ai decoder e per
essi si può dare la seguente definizione.
Si chiama codificatore (encoder) (fig. 30) un sistema con M ingressi ed N uscite che
all'attivazione di una ed una sola linea d’ingresso fa corrispondere una particolare
configurazione degli N bit d’uscita.
Ad ogni linea d'ingresso deve corrispondere una diversa configurazione delle uscite, per cui tra il
numero M degli ingressi ed il numero N delle uscite deve sussistere la relazione
M ≤ 2N
AN-1
X1
|
|
|
|
|
|
XM
A0
Fig. 30 Encoder.
Esempio 8
In figura 31 è rappresentato un encoder a 4 ingressi e 2 bit d'uscita. L'attivazione di un ingresso produce una
particolare configurazione in uscita e il comportamento del dispositivo è sintetizzabile dalle seguenti funzioni
A1 = X2 + X3
ricavabili dalla tabella di verità
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
A0 = X1 + X3
231
Circuiti combinatori e operatori aritmetici
X3
X2
X1
X0
A1
A0
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
0
1
1
0
1
0
1
X0
X2
X0
A1
X1
A1
X2
A0
X3
A0
X1
X3
Fig. 32 Encoder a 2 bit d'uscita.
Fig. 31
La linea X0 è indifferente perché non contribuisce alla formazione delle configurazioni dei bit d'uscita. Ciò
avviene per qualsiasi numero di ingressi per cui negli integrati l'accesso corrispondente non è neppure previsto.
La rete combinatoria che realizza le funzioni desiderate è costituita da due OR a due ingressi ed è rappresentata
in figura 32.
Un codificatore decimale-BCD possiede 9 linee d'ingresso per i numeri da 1 a 9 (lo 0 è ottenuto non
attivando alcuna linea) e 4 uscite, quanti cioè sono i bit necessari per rappresentare le cifre suddette in
BCD. Dalla tabella di verità, che il lettore è invitato a scrivere come esercizio, si ricavano le espressioni
per ciascuna uscita. Si ha allora
A0 = X1 + X3 + X5 + X7 + X9
A1 = X2 + X3 + X6 + X7
A2 = X4 + X5 + X6 + X7
A3 = X8 + X9
e la rete che realizza queste funzioni è disegnata in figura 33.
Codificatore di priorità decimale-BCD 74147
In questo encoder il numero in codice BCD è determinato dall'attivazione della linea di ordine più
elevato. In questo modo le linee di ordine inferiore diventano irrilevanti ai fini della determinazione
dell'uscita.
Ad esempio nell'encoder normale per ottenere in uscita il numero 0110 è necessario attivare soltanto
la linea X6 e nessun' altra, mentre nel nuovo dispositivo è sufficiente che non siano attivate le linee di
ordine superiore (X7, X8, X9).
L'utilità di una tale soluzione si rivela per esempio nei casi di attivazione involontaria di linee non
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
232
Circuiti combinatori e operatori aritmetici
desiderate oppure in alcune situazioni in cui non è possibile attivare un ingresso senza che lo siano
anche tutti quelli di ordine inferiore.
1
2
3
4
5
6
7
8
9
A0
A1
A2
A3
Fig. 33 Codificatore decimale - BCD.
Per chiarire meglio quest'ultima ipotesi e per capire come il codificatore citato funzioni,
consideriamo il seguente problema.
Nove sensori (fig. 34) sono posti in un recipiente ad altezze opportune allo scopo di indicare,
mediante un segnale elettrico, il livello raggiunto dal liquido nel recipiente. Ogni sensore è attivato
quando giunge a contatto col liquido e in quel caso invia un segnale elettrico ad un dispositivo digitale.
È chiaro allora che ad esempio il sensore numero 6 non potrà inviare il suo segnale senza che anche gli
indicatori di livello inferiore inviino il loro; d'altra parte in un eventuale display numerico dovrà
apparire soltanto il numero 6 o qualsiasi altro simbolo equivalente che indichi inequivocabilmente il
raggiungimento del livello corrispondente.
In situazioni di questo tipo solo un encoder con priorità potrà svolgere efficacemente la funzione
richiesta.
Anche in questo caso si tratterà di un dispositivo con 9 ingressi (si ricordi che la prima linea è
irrilevante) e 4 uscite, ma la logica funzionale dovrà tener conto della non attivazione delle linee di
ordine superiore a quella desiderata. Si ha dunque:
A3 (MSB)
questo bit apparirà solo nel caso che siano attivate le linee X8 e X9; allora
A3 = X 8 + X 9
A2
questo bit corrisponde all'attivazione di
X4
X5
X6
X7
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
senza attivare
senza attivare
senza attivare
senza attivare
X8 e X9
X8 e X9
X8 e X9
X8 e X9
233
Circuiti combinatori e operatori aritmetici
e quindi
A2 = X 8 X 9 ( X 4 + X 5 + X 6 + X 7 )
A1
si attiva con X2 , X3 , X6 , X7 e precisamente
X2
X3
X6
X7
senza attivare
senza attivare
senza attivare
senza attivare
e perciò
X4, X5, X8, X9
X4, X5, X8, X9
X8 e X9
X8 e X9
A1 = ( X 2 + X 3 )X 4 X 5 X 8 X 9 + ( X 6 + X 7 )X 8 X 9
A0 (LSB)
si attiva con X1, X3, X5, X7, X9 ma con la disattivazione di X2, X4, X6, X8.
Procedendo come nei casi precedenti risulta
A0 = X 1 X 2 X 4 X 6 X 8 + X 3 X 4 X 6 X 8 + X 5 X 6 X 8 + X 7 X 8 + X 9
In figura 35 è disegnato schematicamente il chip 74147, che ha sia gli ingressi che le uscite attivi a
livello basso.
Per l'esempio del recipiente con i nove sensori si può ipotizzare una soluzione a blocchi come quella
di figura 36.
VCC
X9
X8
X7
X9
X6
X8
A3
X7
X5
X6
X4
X5
X3
X4
X2
X1
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
74147
A1
X3
X2
Fig. 34
A2
A0
X1
Fig. 35 Codificatore di priorità decimale - BCD 74147.
234
Circuiti combinatori e operatori aritmetici
VCC
A3
A2
encoder di
priorità
A1
Decoder
BCD-7
segmenti
A0
Fig. 36 Sistema per il rilevamento del livello in un recipiente.
2.6 Multiplexer (MUX) e demultiplexer (DEMUX)
Multiplexer
Si chiama multiplexer (MUX) (fig. 37) un dispositivo dotato di un’uscita, di M
ingressi di dati e di N ingressi di selezione; per ogni combinazione dei bit degli
ingressi di selezione, all’uscita vengono trasmesse le informazioni provenienti da uno
degli ingressi di dati.
Dato che per ogni ingresso da collegare all'uscita è necessaria una diversa combinazione dei bit di
selezione, tra il numero N ed il numero M deve sussistere la relazione
M ≤ 2N
X1
X1
Y
X0
|
ingressi dati
Y
|
uscita
|
|
XM
ingressi di selezione
Fig. 37 Multiplexer.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
S
Fig. 38 Multiplexer a 2 canali.
235
Circuiti combinatori e operatori aritmetici
Il caso più semplice è costituito dal MUX di figura 38, dove una sola variabile di selezione S, con i
due possibili valori che essa può assumere, è sufficiente per stabilire quale dei due ingressi X0 e X1
debba essere collegato con l'uscita Y. Si ha allora
per S = 0
per S = 1
Y = X0
Y = X1
ed in sintesi
Y = S X 0 + SX 1
In figura 39a è rappresentato un multiplexer a 4 ingressi per il quale sono necessari due ingressi di
selezione A e B. Il suo funzionamento può essere riassunto nella tabella di verità di figura 39b o anche
con l'espressione
Y = A B X 0 + A B X 1 + ABX 2 + ABX 3
Alcuni multiplexer, oltre ai normali ingressi di dati e di selezione, possiedono uno o più ingressi di
abilitazione (enable) ed altri anche due uscite, una per la variabile in forma vera, l'altra per quella
complementata. Un esempio di questo tipo è offerto dal MUX 74151, integrato a 16 pin, con un
ingresso di abilitazione attivo a livello basso. Ciò significa che
per E = 0 il dispositivo invia all'uscita uno dei canali d'ingresso
per E = 1
nessun canale viene attivato e si ha Y = 0 per qualsiasi combinazione dei bit di
selezione.
X3
X2
Y
X1
X0
a)
B
A
Y
0
0
1
1
0
1
0
1
X0
X1
X2
X3
b)
B
A
Fig. 39 Multiplexer a 4 canali (a) e tavola della verità (b).
In figura 40a è presentato lo schema semplificato degli ingressi e dell'uscita del 74151 ed in figura
40b è indicata la sua piedinatura.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
236
Circuiti combinatori e operatori aritmetici
X7
X6
X5
X4
X3
X2
X1
X0
Y
74151
Y
1
X3
VCC
2
X2
X4
3
X1
4
X0
X5
X6
74151
5
Y
6
Y
A
7
E
B
8
GND
C
X7
16
15
14
13
12
11
10
9
b)
a)
E
C B A
Fig. 40 Multiplexer 74151 a 8 ingressi (a) con relativa piedinatura (b).
Multiplexer integrati
Oltre al 74151 precedentemente illustrato, possiamo citare:
74150 - Integrato a 24 pin, così distribuiti:
16
4
ingressi dati
ingressi di selezione
1
ingresso di abilitazione E attivo sul livello basso
uscita Y attiva a livello basso
pin di alimentazione e di massa (VCC e GND)
1
2
74157 - Integrato a 16 pin che contiene quattro MUX a 2 ingressi. I pin (fig. 41) sono perciò così
distribuiti:
8
4
1
1
2
ingressi dati. Sono quattro coppie di due ingressi, una per ciascun MUX
uscite, una per ciascuno dei quattro MUX
ingresso di selezione che agisce sui quattro MUX contemporaneamente
ingresso di abilitazione E , attivo a livello basso
pin per l'alimentazione e per la massa
X1D
X1C
X1B
X1A
YD
YC
74157
YB
X0D
X0C
X0B
X0A
YA
E
S
Fig. 41 Multiplexer quadruplo a 2 ingressi 74157.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
237
Circuiti combinatori e operatori aritmetici
Il funzionamento di questo particolare integrato è riassunto nella tabella seguente.
E
S
YA
YB
YC
YD
H
L
L
X
L
H
L
X0A
X1A
L
X0B
X1B
L
X0C
X1C
L
X0D
X1D
La particolarità di questo dispositivo consiste dunque nella possibilità di trasmettere
contemporaneamente quattro bit su quattro uscite. Può risultare molto comodo per inviare in
alternativa due gruppi di dati in codice BCD ad un decodificatore BCD/decimale e quindi ad un
visualizzatore che renderà noto uno alla volta il contenuto delle due sorgenti di dati.
Applicazioni dei multiplexer
Oltre alla normale funzione di smistamento di dati di cui si è fin qui parlato, i MUX possono essere
usati nella conversione parallelo-seriale e nella generazione di funzioni logiche.
Conversione parallelo-seriale
Questa tecnica è spesso usata nella trasmissione di dati a lunga distanza per evitare l'impiego di
molti canali quando si devono trasmettere informazioni binarie elaborate in parallelo.
La tecnica è esemplificata in figura 42, dove una parola è presente con tutti gli 8 bit di cui è
formata all'ingresso del MUX. Applicando agli ingressi di selezione una sequenza di configurazioni
progressive si selezionano nell'ordine tutti gli ingressi del MUX e i bit della parola da trasmettere
vengono inviati all'uscita uno alla volta, a cominciare dal bit meno significativo (LSB).
r
e
g
i
s
t
r
o
A7
A6
A5
A4
A3
A2
A1
A0
X7
X6
X5
X4
X3
X2
X1
X0
M
U
X
Y
E
C B A
Fig. 42 Conversione parallelo - seriale.
Generazione di funzioni logiche
Si tratta di un'applicazione molto interessante dei multiplexer perché consente di realizzare con
pochi componenti funzioni logiche anche molto complesse per le quali occorrerebbero molte porte e
di tipo diverso.
La tecnica utilizzata risulta in modo chiaro dall'esempio seguente.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
238
Circuiti combinatori e operatori aritmetici
Esempio 9
Sia data la funzione di tre variabili
(
)
Y = ABC + ABC + ABC = A B⊕C + ABC
Dalla mappa K, data in figura 43a, è evidente che la funzione non è minimizzabile e l'uso di una porta EXNOR,
suggerito nella relazione precedente, non migliora di molto la situazione.
Osserviamo invece la figura 43b in cui degli 8 ingressi di un MUX alcuni sono collegati ad un livello alto di
tensione, altri ad un livello basso. Allorché gli ingressi di selezione assumono le configurazioni indicate dalla
funzione, cioè quella dei suoi minterm, vengono attivati proprio quei canali che sono collegati a VCC e l'uscita
assume di conseguenza il valore logico 1. Nel nostro esempio sono collegati a livello alto gli ingressi
X0 attivato con
ABC
X5 attivato con
ABC
X6 attivato con
A BC
1kW
VCC
CB
00
01
11
10
0
1
0
1
0
1
0
0
0
1
A
X0
X1
X2
X3
X4
X5
X6
X7
E
A
B
C
Y
a)
b)
Fig. 43 Il MUX come generatore di funzioni.
Altri esempi ed altre tecniche di realizzazione di funzioni sono illustrati o proposti nella parte
dedicata agli esercizi.
Demultiplexer (DEMUX)
Questo dispositivo compie un'operazione che può ritenersi complementare rispetto a quella
compiuta da un MUX. Infatti la sua struttura è in un certo senso speculare di quella del dispositivo
precedente, con un ingresso e più uscite per i dati e un opportuno numero di ingressi di selezione. Per
questo circuito si può dare la seguente definizione.
Si chiama DEMUX (fig. 44) un dispositivo logico che, per ogni combinazione dei bit
dei suoi N ingressi di selezione, attiva una delle sue M uscite e ad essa invia i dati
provenienti da un unico canale d'ingresso.
Tra il numero delle uscite e quello degli ingressi di selezione deve sussistere la
relazione
M ≤ 2N
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
239
Circuiti combinatori e operatori aritmetici
YM-1
X
.
.
.
.
.
X
Y1
Y0
Y0
. . .
AN
A1
S
Fig. 44 Demultiplexer.
Fig. 45 Demux a 2 uscite.
Per capire il suo funzionamento facciamo riferimento al DEMUX a due uscite di figura 45, che
rappresenta il caso più semplice che si possa immaginare. La scelta dell'uscita è affidata ad un'unica
variabile di selezione, che attiva l'una o l'altra delle due porte AND. Le variabili d'uscita assumono
allora la forma
Y1 = SX
Y0 = S X
Se al posto delle porte AND vengono impiegate porte NAND le uscite sono attive a livello basso e i
dati provenienti dall'ingresso appaiono in uscita nella forma complementata.
Dato che la struttura di base di un DEMUX è simile a quella di un decoder, spesso uno stesso
dispositivo viene classificato sia come decodificatore sia come demultiplexer. La sua reale funzione
dipende da come vengono utilizzati i suoi ingressi.
Si consideri ad esempio in figura 46 il decoder 7442, che ha 4 ingressi di selezione e dieci uscite.
Y9
ingresso
dati
D
Y8
non
utilizzate
Y7
Y6
Y5
7442
Y4
uscite
Y3
C
selezione
B
Y2
A
Y1
Fig. 46 Decoder 7442 usato come DEMUX.
Conservando per A, B, C la funzione di ingressi di selezione e non utilizzando le uscite Y8 e Y9, se si
assume D come ingresso dati si ottiene un DEMUX a 8 uscite attive a livello basso.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
240
Circuiti combinatori e operatori aritmetici
In codice BCD tutte le uscite considerate, quelle cioè da Y1 a Y7, sono attivate per D = 0 mentre D = 1
seleziona le ultime due uscite, che però non sono prese in consi derazione. Avviene allora che
per D = 0
per D= 1
tutte le porte sono abilitate e la porta generica Yl, selezionata per mezzo di un opportuno
codice d'ingresso, viene attivata e si pone a livello basso, cosicché anche l'uscita è nulla,
come l'ingresso;
tutte le porte sono disabilitate e lo è in particolare quella selezionata dallo stato dei bit
agli ingressi. Essa assume pertanto un livello alto uguale a quello dell'ingresso D.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
241
Circuiti combinatori e operatori aritmetici – Esercizi guidati
ESERCIZI GUIDATI
EG. 1 Realizzare un dispositivo a porte logiche che, sollecitato da due segnali digitali A e B con
andamento temporale come quello visibile in figura E.1, dia in uscita il segnale Y rappresentato
nella stessa figura.
A
B
Y
Fig. E. 1
Soluzione
Dall'esame dei diagrammi temporali correlati degli ingressi e dell'uscita si può dedurre che:
per A ∫ B il segnale d'uscita è costituito da un treno di impulsi
per A = B l'uscita si mantiene costantemente a livello alto.
Si può allora pensare ad una porta di trasmissione che lasci passare un treno di impulsi
prodotto da un generatore quando A e B assumono valori diversi ed interdica il passaggio degli
stessi impulsi, mantenendosi a livello alto, quando i due segnali d'ingresso sono uguali.
Il comando della porta deve essere affidato ad un dispositivo capace di stabilire l'uguaglianza
e la diversità tra A e B e di produrre in uscita il segnale di controllo della porta.
I circuiti logici capaci di operare la distinzione suddetta sono due: la porta EXOR e la EXNOR
e, a seconda della scelta dell'una o dell'altra, si possono avere due soluzioni.
• 1 a soluzione
Si utilizzi una porta EXOR che dà un segnale alto in uscita solo quando i due ingressi sono
diversi (tabella di verità di figura E.2a).
Se l'uscita X della EXOR ed il treno di impulsi costituiscono gli ingressi della porta di
trasmissione, quest'ultima dovrà assicurare il rispetto delle seguenti condizioni:
uscita Y = 1
uscita Y = impulsi
per X = 0
per X = 1
(segnali A e B uguali)
(segnali A e B diversi)
clock
A
B
X
X
clock
Y
0
0
1
1
0
1
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
0
a)
Fig. E. 2
Y
A
X
B
b)
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
Fig. E. 3
242
Circuiti combinatori e operatori aritmetici – Esercizi guidati
La prima condizione porta alla scrittura delle prime due righe della tabella di verità di figura
E.2b.
La seconda condizione non specifica se gli impulsi di uscita debbano essere in fase o in
controfase con gli impulsi del clock, per cui scegliendo la seconda possibilità si può completare
la tabella di figura E.2b nel modo indicato e stabilire così che la porta di trasmissione sia
rappresentata da una NAND.
La soluzione circuitale corrispondente è data in figura E.3.
• 2a soluzione
Per generare il segnale di controllo della porta di trasmissione si scelga ora una porta EXNOR,
la cui tabella di verità è data in figura E.4a. In questo caso la porta di trasmissione dovrà essere
trasparente quando l'uscita della porta di controllo è a livello basso (X = 0 e segnali A e B
diversi) mentre con la stessa uscita a livello alto (X = 1, cioè A e B uguali) il segnale risultante
deve valere sempre 1.
A
B
X
X
clock
Y
0
0
1
1
a)
0
1
0
1
1
0
0
1
0
0
1
1
0
1
0
1
0
1
1
0
clock
Y
A
B
b)
Fig. E.4
X
Fig. E. 5
Partendo da questa seconda condizione si possono impostare le ultime due righe della tabella di
verità della porta di trasmissione (fig.E.4b) e, facendo coincidere per X = 0 gli stati dell'uscita Y
con i livelli del clock, si ottiene la tabella di verità di una porta OR.
Il risultato finale è rappresentato in figura E.5.
EG.2 Date due serie di numeri binari di due bit, progettare un circuito combinatorio che assuma un
livello alto in uscita quando nel confrontare le due serie si incontrano due numeri uguali.
Soluzione
Siano Al ed A2 le cifre dei numeri della prima serie e B1 e B2 quelle dei numeri della seconda
serie.
A1B1
A2B2
00
01
11
10
00
1
0
1
0
01
0
0
0
0
11
1
0
1
0
10
0
0
0
0
A1
B1
Y
A2
B2
Fig. E.6
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
Fig. E. 7
243
Circuiti combinatori e operatori aritmetici – Esercizi guidati
L'uguaglianza fra due numeri si ha quando sono uguali i bit dello stesso peso, cioè quando è
A1 = B1
A2 = B2
Sulla base di queste considerazioni si può disegnare la mappa di Karnaugh di figura E.6, al
posto di una tabella di verità di 16 righe.
Le caselle che contengono un 1 non sono raggruppabili in alcun modo, per cui la funzione può
essere espressa solo come somma di quattro minterm e semplificata con i teoremi dell'algebra
booleana nel modo seguente:
Y = A1 B 1 A 2 B 2 + A1 B 1 A2 B2 + A1 B1 A 2 B 2 + A1 B1 A2 B2 =
(
)
(
)
= A1 B 1 A 2 B 2 + A2 B2 + A1 B1 A 2 B 2 + A2 B2 =
(
)(
)
= A1 B 1 + A1 B1 A 2 B 2 + A2 B2 = A1 ⊕ B1 ⋅ A2 ⊕ B2
Come risultato si ha il circuito di figura E.7 formato da due porte EXNOR e da una porta AND.
Allo stesso risultato si poteva arrivare anche con considerazioni di tipo intuitivo, tenendo
presente che l'operatore che rivela con un'uscita alta quando i due bit d'ingresso sono uguali è
proprio la porta EXNOR. Predisponendo dunque due di queste porte per il confronto a due a
due delle quattro cifre, una porta AND alla fine è in grado di rivelare quando si ha l'uguaglianza
di entrambe le cifre.
EG.3 Tre interruttori A, B e C comandano tre lampade LA, LB e LC , che devono rimanere accese
solo una alla volta. In caso di chiusura contemporanea di più interruttori le lampade devono
accendersi secondo le seguenti priorità:
A è prioritario su B
B è prioritario su C
C è prioritario su A
B è prioritario sugli altri due assieme.
Disegnare una rete logica che esegua l'operazione richiesta.
Soluzione
Con le indicazioni fornite dal testo possiamo costruire la tabella di verità con la convenzione di
attribuire il valore logico 1 agli interruttori chiusi ed alle lampade accese. Il valore 0 indicherà
quindi gli interruttori aperti e le lampade spente.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
A
B
C LA
LB
LC
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
0
0
244
Circuiti combinatori e operatori aritmetici – Esercizi guidati
•
Lampada LA. Questa è accesa solo quando è attivato l'interruttore A e l'interruttore C, che ha
priorità su A, è chiuso. La posizione di B non è influente perché A è prioritario su di esso. Per
l'uscita LA si può allora scrivere
LA = A C
relazione alla quale si può giungere anche attraverso la mappa K o per mezzo dei teoremi
dell'algebra di Boole, cosa che può essere facilmente verificata dal lettore.
• Lampada LB. Per questa uscita utilizziamo un metodo che finora non abbiamo mai usato ma
che spesso semplifica di molto i circuiti, e per questo verrà impiegato in alcuni circuiti futuri sia
combinatori che sequenziali. Utilizzabile solo nei sistemi che presentano più uscite, tutte
funzioni delle medesime variabili d'ingresso, tale metodo sfrutta le funzioni già codificate e
minimizzate di alcune uscite come variabili di ingresso per altre uscite dello stesso sistema. È
ovvio che una tale procedura non può essere validamente usata impiegando mezzi meccanici di
rappresentazione, come le mappe K, ma deve affidarsi all'intuizione ed alla capacità
dell'operatore di scoprire nessi logici tra le variabili d'ingresso e tra queste ed alcune variabili di
uscita.
Nel nostro caso particolare possiamo osservare che la lampada LB è sempre accesa con B
attivato, purché contemporaneamente non sia accesa la lampada LA. Nella tabella di verità ciò si
traduce nella presenza di un 1 nella colonna di LB ogni volta che B=1 ed LA=0 (3a, 4a e 8a riga)
ma non quando è B=1 ed LA=1 (7a riga). In questo caso dunque LA, assieme a B, diventa
variabile d'ingresso per LB e permette di costruire la seguente tabella di verità
B
LA
LB
0
0
1
1
0
1
0
1
0
0
1
0
dalla quale si ricava
LB = B L A
• Lampada LC. Si accende se viene attivato l'interruttore C, purché contemporaneamente sia
aperto l'interruttore B, che ha priorità su C. Ciò si traduce nell'espressione
LC = B C
Il risultato algebrico fornisce le indicazioni per la costruzione del circuito combinatorio a tre
ingressi e tre uscite di figura E.8.
A
LA
B
LB
C
LC
Fig. E. 8
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
245
Circuiti combinatori e operatori aritmetici – Esercizi guidati
EG.4 Realizzare un circuito capace di confrontare due numeri binari A e B di due bit ciascuno e di
fornire su tre uscite distinte l’indicazione se sia A=B, A>B o A<B.
Soluzione
Un circuito siffatto si chiama comparatore e ne esistono anche versioni integrate.
Ogni uscita è funzione delle quattro variabili d'ingresso A1, A2, B1 e B2, le quali forniscono una
tabella di verità a 16 righe, che invitiamo il lettore a tracciare e con la quale egli dovrà
verificare la conclusioni a cui ora perverremo attraverso alcune considerazioni pratiche.
A1
B1
A=B
A2
B2
A>B
A<B
Fig. E.9 Comparatore per numeri a 2 bit.
•
A = B. Questo caso è già stato trattato nel problema EG.2: l'uguaglianza di due bit è rivelata
da un operatore EXNOR e l'uguaglianza dei due numeri si verifica quando sono uguali
contemporaneamente le due coppie di numeri. Perciò la soluzione di questa parte del problema
è ancora quella proposta in figura E.7. Indicata con X1 l'uscita che si attiva quando A=B, si può
scrivere
X 1 = A2 ⊕ B2 ⋅ A1 ⊕ B1
(E.1)
•
A < B. Procedendo secondo la logica che presiede alla disuguaglianza di due numeri si può
osservare che A è minore di B quando
-
il bit più significativo di A è inferiore al corrispondente bit di B, ossia quando A2< B2 e
quindi se
A2 = 0
and
B2 = 1
o anche
A2 B2
-
essendo A2 = B2 (cioè A2 ⊕ B2 ), insieme (AND) è anche Al < B1, ovvero
A1 = 0
and B1 = 1
Indicata con X2 l'uscita relativa ad A < B si ha
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
246
⇒
A1 B1
Circuiti combinatori e operatori aritmetici – Esercizi guidati
X 2 = A2 B2 + A2 ⊕ B2 ⋅ A1 B1
(E.2)
•
A > B. Quest'ultima circostanza pub essere dedotta per esclusione delle due precedenti e
pertanto l'uscita X3 può essere intesa come funzione di X1 ed X2 ed assume quindi l'espressione
X 3 = X1 + X 2
(E.3)
Le espressioni (E.1), (E.2) ed (E.3) si realizzano mediante il circuito di figura E.9, che il lettore
è invitato ad analizzare per verificarne il corretto funzionamento.
EG.5 Agli ingressi di un sommatore di numeri a due bit sono presenti i segnali digitali di figura E.10.
Disegnare le forme d’onda dei segnali d’uscita Ê1, Ê2 e C del sommatore.
C0
A1
B1
A2
B2
Fig. E.10
Soluzione
Disegnato lo schema a blocchi del sommatore, i segnali vanno applicati agli ingressi dei due FA
nel modo indicato in figura E.11.
Per dedurre l'andamento di Ê1 è sufficiente tener conto delle forme d'onda assegnate, mentre per
Ê2 e per il riporto finale C è necessario tracciare l'andamento temporale di C1, cioè del riporto
del primo FA.
Ê2
Ê1
A2
FA2
B2
C1
C
A1
FA1
B1
C0
Fig. E.11
In figura E.11 i sommatori completi sono disposti in modo da fornire con le loro uscite Ê1 e Ê2
il risultato dell'addizione come appare nella scrittura normale, con l'LSB a destra. Tale è anche
la disposizione con cui solitamente appaiono questi dispositivi nelle pubblicazioni che li
riguardano.
Dipartimento di elettronica
247
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici – Esercizi guidati
L'andamento dei segnali richiesti è tracciato in figura E.12 ed è stato ricavato applicando le
regole dell'addizione dei numeri binari ad ogni intervallo di tempo durante il quale nessun
segnale d'ingresso cambia il suo valore.
B2
Ê2
C1
Ê1
C
Fig. E.12
Ad esempio nel primo intervallo si ha
A1 = B1 = 1
C0 = 0
⇒
Σ1 = A1 + B1 + C 0 = 0
C1 = 1
A2 = B2 = 0
C1 = 1
⇒
Σ 2 = A2 + B2 + C1 = 1
C=0
Procedendo nello stesso modo per tutti gli intervalli successivi si ricavano i diagrammi di figura
E.12, come il lettore può facilmente verificare.
EG.6
Utilizzando un 7483 eseguire la differenza tra i numeri decimali 5 e 2 e successivamente tra 2
e 5.
Soluzione
Dato che il 7483 è un sommatore, è necessario trasformare il sottraendo in un numero negativo
in complemento a 2. In pratica si trasforma il sottraendo in complemento a 1 mediante una
inversione di tutti i suoi bit e si carica il riporto d'ingresso C0 con un 1, che poi verrà sommato
completando così l'operazione di trasformazione del sottraendo.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
248
Circuiti combinatori e operatori aritmetici – Esercizi guidati
0
1
0
1
1
A4
A3
A2
A1
C0
C4
7483
B4
1
B3
1
B1
B2
0
Ê4 Ê3 Ê2 Ê1
1
0
0
0
1
0
1
1
0
Fig. E.13
Per la complementazione dei bit del numero 210 si premettono degli invertitori agli ingressi B
del sommatore, come indicato in figura E.13, per cui la configurazione dei bit sui vari pin
dell'integrato è quella che appare nella figura citata. La somma viene eseguita nel modo qui
indicato:
0 1 0 1 +
1 1 0 1 +
1 =
1 0 0 1 1
minuendo (5 in forma diretta)
sottraendo (-2 in complemento a 1)
riporto d' ingresso
differenza (3 in forma diretta)
riporto da scartare
Il quarto bit, che è uno 0, ci dice che il risultato è positivo e come tale compare in uscita in
forma diretta.
Per eseguire la differenza tra 2 e 5 si procede nello stesso modo.
Il complemento a 1 di -5 si ottiene complementando tutti i bit di 5, compreso quello del segno,
si aggiunge un 1 al carry C0 e si applicano agli ingressi A i bit del numero decimale 2 (0010). La
differenza (o meglio la somma) allora diventa
0 0 1 0 +
1 0 1 0 +
1 =
0 1 1 0 1
minuendo (2 in forma diretta)
sottraendo ( −5 in complemento a 1)
riporto d' ingresso
differenza ( −3 in complemento a 2)
riporto
Si osservi che questa volta il quarto bit indica che il risultato è, come era da aspettarsi, negativo
e quindi è espresso in complemento a 2. Per conoscere il suo valore è sufficiente calcolare il suo
complemento a 2, compreso il bit di segno, ottenendo così la differenza cambiata di segno. Nel
nostro caso si ha dunque
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
249
Circuiti combinatori e operatori aritmetici – Esercizi guidati
risultato
1 1 0 1
↓ ↓ ↓ ↓
0 0 1 0 +
0
0
1
complemento a 1
1 =
1
risultato cambiato di segno
Si deduce quindi che la differenza è proprio -3.
EG.7 Si dispone di alcuni decodificatori a 4 uscite con ingressi di abilitazione E1 ed E2, attivi sul
livello basso e su quello alto rispettivamente, e con essi si vuole realizzare un decoder a 16
uscite.
Disegnare lo schema circuitale e le connessioni necessarie per il funzionamento del sistema,
ricordando che ogni singolo integrato viene abilitato solo se entrambi gli ingressi E1 ed E2
sono attivati.
Soluzione
È intanto evidente che per poter disporre di 16 uscite sono necessari 4 chip, ognuno dei quali
fornirà una quaterna di uscite secondo la seguente distribuzione
chip 1
uscite:
da Y0 a Y3
ingressi: configurazioni da 0000 a 0011
chip 2
uscite:
ingressi:
uscite:
ingressi:
uscite:
ingressi:
chip 3
chip 4
da Y4 a Y7
configurazioni da 0100 a 0111
da Y8 a Y11
configurazioni da 1000 a 1011
da Y12 a Y15
configurazioni da 1100 a 1111
I due bit meno significativi possono essere inviati agli ingressi Al e A0 di tutti e quattro gli
integrati, mentre agli ingressi di abilitazione possiamo inviare le quattro combinazioni dei bit A3
ed A2 mediante una semplice rete logica che per ogni combinazione consenta di selezionare uno
dei quattro chip; i quattro gruppi di uscite saranno allora attivati secondo la seguente tabella di
verità
A3
A2
uscite selezionate
0
0
1
1
0
1
0
1
Y0 π Y3
Y4 π Y7
Y8 π Y11
Y12 π Y15
La soluzione circuitale del problema è disegnata in figura E.14
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
250
Circuiti combinatori e operatori aritmetici – Esercizi guidati
A0
A1
A1 A0
E1
A1 A0
E1
E2
E2
A1 A0
E1
E2
Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3
A1 A0
E1
E2
Y8 Y9 Y10 Y11
Y12 Y13 Y14 Y15
A2
A3
Fig. E.14 Decodificatore da 4 a 16 linee.
EG.8 Progettare una rete combinatoria per l'accensione del numero 1 in una conversione BCD-7
segmenti, sapendo che i bit d’ingresso non assumono mai le combinazioni comprese tra 1010 e
1111.
Soluzione
Per la formazione del numero 1 sul display devono accendersi i segmenti b e c, di cui
riportiamo le tabelle di verità e le corrispondenti mappe K (fig. E.15 a, b e c).
Le condizioni d'indifferenza, denotate con una crocetta nelle caselle relative, consentono le
minimizzazioni indicate nelle stesse figure E.15 e portano alla definizione delle funzioni per i
segmenti b e c. Si ha dunque
b = A2 + A1 A0 + A1 A0 = A2 + A1 ⊕ A0
c = A2 + A1 + A0
A3
A2
A1
A0
b
c
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
a)
A3A2
A1A0 00
00 1
A3A2
A1A0 00
00 1
01
11
10
1
x
1
01 1
0
x
1
01
11 1
1
x
x
10 1
0
x
x
b)
01
11
10
1
x
1
1
1
x
1
11
1
1
x
x
10
0
1
x
x
c)
Fig. E.15
L'espressione per il segmento c è stata ottenuta sfruttando l'unica condizione in cui la funzione
vale 0.
Dipartimento di elettronica
251
I.T.S. “L. Einaudi” - Montebelluna
Circuiti combinatori e operatori aritmetici – Esercizi guidati
Il circuito risultante è disegnato in figura E.16.
al segmento b
A2
A1
A0
al segmento c
Fig. E.16
EG.9 Costruire un convertitore di codice Gray/binario a 4 bit.
Soluzione
I1 circuito avrà quattro ingressi, corrispondenti alle variabili del codice Gray, e quattro uscite
che forniscono i bit del codice binario.
Dalla tabella di verità, che riportiamo nella pagina seguente, si ricavano direttamente le
espressioni delle uscite del convertitore osservando che:
i valori assunti da B3 coincidono sempre con quelli assunti da G3, per cui si può scrivere
B3 = G3
B2 assume gli stessi valori di G2 quando G3=0, mentre è complementare a G2 quando G3=1;
in formule ciò viene espresso dall'OR esclusivo delle variabili G2 e G3
B 2 = G 2 G3 + G 2 G3 = G 2 ⊕ G3
B1 risulta poi uguale a G1 quando G2 e G3 sono uguali, ovvero quando B2 è uguale a 0, ed è
complementare a G1 quando G2 e G3 sono tra loro diversi, ovvero quando B2 vale 1; si può
dunque scrivere
(
)
B1 = G1 B2 + G1 B2 = G1 G2 ⊕ G3 + G1 (G2 ⊕ G3 ) = G1 ⊕ (G2 ⊕ G3 )
un ragionamento del tutto analogo può essere fatto per B0 nei confronti di G0, avendo come
riferimento B1; si ha infatti che B0=G0 quando B1=0, e B0=G0 quando B1=1, da cui si ricava
l'espressione
B0 = G0 B1 + G0 B1 = (G0 ⊕ G1 ) ⊕ (G2 ⊕ G3 )
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
252
Circuiti combinatori e operatori aritmetici – Esercizi guidati
Tabella E.1
G3
G2
G1
G0
B3
B2
B1
B0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Una possibile soluzione circuitale è mostrata in figura E.17.
B3
G3
B2
G2
LATCH
B1
G1
B0
G0
Fig. E.17
In questo schema si nota che per giungere alle varie uscite occorre seguire percorsi diversi e, a
causa dei tempi di propagazione, i bit in uscita al convertitore di codice generalmente non sono
disponibili contemporaneamente. Ciò può creare delle letture errate se la trasmissione di dati
avviene in tempi abbastanza rapidi.
Questo problema di solito si risolve ricorrendo, come è suggerito in figura E.17, ad un
dispositivo di memoria capace di immagazzinare i dati ricevuti e di renderli disponibili tutti
insieme in seguito ad un comando opportuno di abilitazione.
Di tali dispositivi si parlerà nella parte di questo modulo dedicata alle reti logiche sequenziali.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
253
Circuiti combinatori e operatori aritmetici – Esercizi guidati
EG.10 Nello schema di figura E.18 gli interruttori a, b, ..., l si possono chiudere uno alla volta
soltanto. Illustrare il funzionamento del circuito.
Soluzione
Se si fa eccezione. per la linea a, quando un interruttore viene chiuso almeno un diodo è posto
in conduzione, permettendo il passaggio della corrente nella resistenza a cui è collegato. Su
questa si ha allora una c.d.t. e qualcuna delle uscite A, B, C e D assume un livello alto di
tensione. Ad esempio la chiusura dell'interruttore f mette in conduzione due diodi collegati alle
uscite B e D, che perciò assumono un potenziale che dipende dal valore delle resistenze RB ed
RD o meglio dal loro rapporto con la resistenza da 1kW visibile in figura.
Se RB ed RD sono molto maggiori di 1kW, tale rapporto risulta elevato e le tensioni VB e VD si
avvicinano ai 5V. Dal punto di vista logico questo indica un livello alto.
Lo stesso discorso vale anche per RA ed RC, che saranno uguali a RB ed RD in modo che su tutte
le uscite si abbia la stessa situazione elettrica.
5V
1kW
a
b
c
d
e
f
g
h
i
l
A
B
RA
RB
C
RC
D
RD
Fig. E.18
Si può dunque costruire la tabella di verità dalla quale si deduce che il circuito proposto
rappresenta un convertitore di codice decimale/BCD.
La struttura esaminata è chiamata matrice di diodi.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
254
Circuiti combinatori e operatori aritmetici – Esercizi guidati
a
b
c
d
e
f
g
h
i
l
A
B
C
D
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
EG.11 Due registri [A] e [B], con 4 locazioni di memoria, contengono ciascuno una serie di 4 bit A0 ,
A1, A2, A3 e B0, B1, B2, B3 rispettivamente ed ognuno di essi viene caricato di una nuova serie di
dati ad intervalli regolari di tempo.
Le due serie di bit rappresentano in codice BCD due numeri da 0 a 9 che si desidera far
apparire su di un unico display a 7 segmenti.
Disegnare uno schema circuitale che permetta di visualizzare il contenuto dei due registri.
Soluzione
Per mezzo di un multiplexer 74157 possiamo inviare alternativamente i contenuti dei due
registri ad un decoder BCD-7 segmenti e da questo ad un display.
Se viene utilizzato il decoder 7447 è necessario impiegare un display ad anodo comune perché
le uscite del decodificatore sono attive a livello basso.
MUX
A3
A2
A
A1
A0
DECODER
X0D
DISPLAY
Y3
(anodo comune)
X0C
a
X0B
b
Y2
X0A
c
74157
B3
B2
B
B1
B0
7447
Y1
X1D
d
e
f
X1C
X1B
g
Y0
X1A
E
S
Fig. E.19
Lo schema circuitale è disegnato in figura E.19. L'ingresso di abilitazione è tenuto a livello
basso per attivare il MUX e all'ingresso di selezione si può inviare un segnale ad onda quadra di
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
255
Circuiti combinatori e operatori aritmetici – Esercizi guidati
valore compreso tra 0 e 5 V (TTL compatibile): quando il segnale è basso viene trasmesso il
contenuto del registro [A], mentre le informazioni del registro [B] vengono inviate al decoder
quando il segnale di clock assume il valore alto.
Naturalmente il clock deve essere sincronizzato sui tempi di variazione del contenuto dei due
registri.
EG.12 Agli ingressi del multiplexer di figura E.20a è presente il gruppo di bit 1001 ed agli ingressi di
abilitazione E e di selezione S0 e S1 vengono applicati i tre segnali indicati in figura E.20b.
Disegnare la forma d’onda del segnale d’uscita Y.
E
1
X3
0
X2
0
X1
1
X0
Y
MUX
S0
S1
E
S1
S0
Y
a)
b)
Fig. E.20
Soluzione
Quando E = 1 il dispositivo viene disattivato e l'uscita si porta a livello basso qualunque sia il
valore presente ai due ingressi di selezione; si ha cioè
per E = 1
Y =L
Allorché invece è E = 0 , il MUX è abilitato al funzionamento e l'uscita presenta il contenuto di
uno dei quattro ingressi in funzione della combinazione delle due variabili di selezione S0 ed S1.
Più precisamente la funzione Y può essere espressa mediante la relazione
Y = S 0 S 1 X 0 + S 0 S 1 X 1 + S 0 S 1 X 2 + S 0 S1 X 3
e la forma d'onda risultante del segnale d'uscita appare nella quarta riga di figura E.20b.
EG.13 Realizzare circuitalmente la funzione logica di quattro variabili
Y = ABC D + ABC D + ABC D + ABC D + ABC D
avendo a disposizione un multiplexer a 8 ingressi.
Soluzione
Dapprima si trascuri la variabile D e si assumano A, B, C quali variabili di selezione del MUX. I
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
256
Circuiti combinatori e operatori aritmetici – Esercizi guidati
cinque termini della funzione, privati di D, danno luogo alle seguenti corrispondenze con gli
ingressi del MUX:
C B A = 011
ingresso 3
C B A = 000
ingresso 0
C B A = 110
ingresso 6
C B A = 101
ingresso 5
C B A = 100
ingresso 4
Valutando ora l'influenza della variabile D possiamo osservare che
Y =1
quando D = 1 ed insieme sono verificate le combinazioni di A, B, C
corrispondenti agli ingressi 0, 5, 6;
quando D = 0 ed insieme sono verificate le combinazioni di A, B, C
corrispondenti agli ingressi 3 e 4;
Y =1
Y =0
quando A, B, C formano tutte quelle combinazioni che non compaiono
nell'espressione della funzione e che corrispondono agli ingressi 1, 2, 7.
Con la soluzione circuitale di figura E.21 si soddisfa alle richieste del problema perché avremo
Y = D =1
per D = 1 ,
per D = 0
se vengono attivati X0, X5, X6
Y = D =1
se vengono attivati X3, X4
Y =0
se vengono attivati X1, X2, X7
Dalla tabella di verità e dalla mappa K si può facilmente constatare che la funzione non è
minimizzabile e che quindi la sua realizzazione con le tradizionali porte logiche è molto più
complessa e richiede l'uso di più integrati. Si noti la semplicità della soluzione, per la quale
all'integrato basta aggiungere un solo invertitore.
X0
X1
X2
X3
X4
X5
X6
X7
E
D
C
B
A
Y
Fig. E.21
EG.14 Con un multiplexer a 4 ingressi realizzare la funzione
Y ( A, B, C ) = A + B + BC
dell’esercizio EG.8 del’Unità di Apprendimento precedente relativa ai circuiti logici.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
257
Circuiti combinatori e operatori aritmetici – Esercizi guidati
Soluzione
Si trasformi dapprima la funzione in somma di prodotti. Applicando i teoremi di De Morgan si
ottiene
Y ( A, B, C ) = A + B + BC = A B + BC
Si tenga ora presente che il MUX possiede due soli ingressi di selezione A e B e che pertanto il
1° termine è immediatamente ottenibile ( B = 0, A = 1 ) collegando all'alimentazione (livello
alto) l'ingresso X1 che corrisponde alla combinazione di selezione 01.
Il secondo termine BC può essere trasformato nella somma di due termini che contengono
anche la variabile A; la funzione allora diventa
(
)
Y ( A, B, C ) = AB + ABC + ABC = AB + AB + AB C
Le due combinazioni dentro parentesi sono associate agli ingressi X2 e X3 rispettivamente. Se
questi vengono collegati alla variabile C in forma vera, una volta attivati, ne trasmetteranno il
valore. La soluzione dunque adotta gli stessi criteri già utilizzati nel problema precedente e la
proposta circuitale relativa a questo modo di procedere è rappresentata in figura E.22.
VCC
C
X0
X1
X2
X3
E
B
A
Y
Fig. E.22
EG.15 Indicare in quale modo il decoder 74138 può essere usato come demultiplexer.
Soluzione
Si faccia riferimento alla figura E.23 in cui sono posti in evidenza
•
i 3 ingressi di selezione
•
le 8 uscite, attive a livello basso
i tre ingressi di abilitazione, due attivi a livello basso ed uno attivo a livello alto. Si ricordi
che tutti e tre gli ingressi devono essere attivati affinché l'integrato possa svolgere il suo
lavoro.
•
Nel funzionamento come DEMUX gli ingressi di selezione conservano la loro funzione; quando
però un'uscita viene attivata occorre fare in modo che essa non assuma automaticamente il
valore basso, come è stabilito che avvenga nel funzionamento come decoder, ma che riproduca,
non importa se in forma vera o complementata, un segnale digitale qualsiasi proveniente da un
ingresso. Per espletare questa funzione non vi è altra possibilità se non quella di impiegare uno
degli ingressi di abilitazione.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
258
Circuiti combinatori e operatori aritmetici – Esercizi guidati
Se si sceglie ad esempio l'ingresso E2 , attivo a livello basso, come prima cosa è necessario
fissare gli altri due ad un potenziale fisso (VCC per E3 e 0V per E1 ) in modo da predisporre il
dispositivo al funzionamento che poi sarà deciso definitivamente da E2 . Si avrà allora che:
•
se E 2 = 0 l'uscita Yi, selezionata da A0, A1, A2, va a livello basso ( Yi = 0 ) e riproduce così il
valore presente all'ingresso dati, costituito da E2 ;
•
se E 2 = 1 il chip non è abilitato. Tutte le uscite sono alte e lo è in particolare anche quella
selezionata da A0, A1, A2 che perciò anche in questo caso assumerà il valore dell'ingresso.
ingresso
dati
VCC
A2
selezione
E1
E2
E3
Y5
Y4
Y3
A1
A0
Y7
Y6
uscite
Fig. E.23
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
259
Y2
Y1
Y0
Circuiti combinatori e operatori aritmetici – Esercizi proposti
ESERCIZI PROPOSTI
P-1
Proporre una soluzione per il problema EG.1 con la variante che il sistema deve oscillare quando i due ingressi A
e B assumono livelli logici uguali (o entrambi a 1 o entrambi a 0).
P-2
Realizzare il circuito dell’esercizio EG.2 utilizzando porte EXOR al posto delle EXNOR ed indicare quali altri
cambiamenti è necessario apportare al circuito di figura E.7.
[sfruttare il 1° teorema di De Morgan]
P-3
In un sistema di rappresentazione con segno di numeri positivi e negativi con 5 cifre di modulo, trasformare in
forma diretta i seguenti numeri negativi scritti in complemento a 2 e stabilire il valore decimale:
110101;
110000;
111110;
P-4
100000;
111000;
110011;
111111;
111100
100110
101010
Trasformare in numeri positivi i seguenti numeri negativi con 5 bit di modulo ed 1 bit di segno e calcolare il valore
decimale:.
110101;
100010;
101111;
110000;
111101;
100101;
101110;
111000;
101010;
110001
100000
111100
P-5
Una calcolatrice tascabile consente la rappresentazione dei numeri interi positivi e negativi in binario, con i
numeri negativi espressi in complemento a 2. Se la calcolatrice ha una capacità di 10 digit, quali sono i numeri
decimali interi che possono essere rappresentati in binario?
[da -512 a +512]
P-6
Realizzare un comparatore simile a quello del problema EG.4 nel quale sia la condizione di minoranza (A<B) ad
essere ottenuta per esclusione delle altre due, cioè di A=B e A>B.
P-7
Usando degli integrati opportuni costruire un sommatore binario parallelo a 10 bit e disegnare i collegamenti tra i
piedini dei chip utilizzati.
P-8
Utilizzando sommatori integrati 7483 eseguire la differenza tra i numeri decimali 64 e 86.
Disegnare i bocchi rappresentativi degli integrati e lo stato degli ingressi e delle uscite, oltre allo schema con i
collegamenti tra i vari pin degli integrati.
[11101010]
P-9
Con lo stesso tipo di decodificatore a 4 uscite utilizzato in EG-7 realizzare un decoder a 8 uscite indicando in
particolare come vanno utilizzati gli ingressi E 1 ed E2 di abilitazione.
[figura P.1]
E1
Y7
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
A2
A1
A0
E2
A1
A0
Y6
Y5
VCC
E1
Y3
Y4
260
E2
A1
Y2
Y1
A0
Y0
Circuiti combinatori e operatori aritmetici – Esercizi proposti
Fig. P.1
P-10
Spiegare il funzionamento del circuito di figura P.2 che utilizza un decoder integrato 74138 a 8 uscite e 3 ingressi
di abilitazione, due attivi sul livello basso ( E 1 e E 2 ) ed uno sul livello alto (E3).
[ X 1 = A3 A2 A1 A0 ;
X 2 = A3 A2 A1 A0 ]
VCC
A2
A1
A3
A0
E3
E2
E1
Y5
Y6
Y7
74138
Y0
Y1
Y2
Y3
Y4
X1
X2
P-11
Completare la tabella di verità per il decoder BCD-7 segmenti in modo che esso possa realizzare tutte le sedici
cifre del codice hex, tenendo presente che le cifre A,B,C,D,E,F sono visualizzabili nel modo seguente:
P-12
Disegnare la rete logica per un convertitore di codice binario-Gray a 4 bit.
G 3 = B3 ;
G 2 = B 2 ⊕ B3 ;
P-13
Al blocco logico di figura P.3° vengono applicati i segnali digitali A, B, C di figura P.3b e come risposta si ottiene
il segnale Y disegnato nella stessa figura. Disponendo di un multiplexer a 4 ingressi, 1 uscita e 1 ingresso di
[
].
G1 = B1 ⊕ B 2 ;
G 0 = B0 ⊕ B1 ;
abilitazione E , disegnare un circuito che effettui l’operazione indicata, dopo aver scritto l’espressione booleana
di Y.
A
C
B
B
Y
C
A
Y
Fig. P.3
a)
b)
[ Y = A B C + A B C + A B C + A B C;
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
261
figura P.4]
Circuiti combinatori e operatori aritmetici – Esercizi proposti
C
X0
X1
X2
X3
E
B
A
Y
Fig. P.4
P-14
Stabilire quale funzione logica è realizzata dal circuito di figura P.5, che impiega due MUX a 8 ingressi.
[full-adder]
VCC
X0
X1
X2
X3
X4
X5
X6
X7
X0
X1
X2
X3
X4
X5
X6
X7
E
E
Y1
Y2
C
B
A
Fig. P.5
P-15
Con un MUX a 4 ingressi realizzare la funzione
f = B + AC
[figura P.6]
1kW
VCC
C
B
X0 X1 X2 X3
E
A
Y
Fig. P.6
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
262
Circuiti combinatori e operatori aritmetici – Laboratorio
LABORATORIO
ESPERIENZA 1 Sommatore completo
Obiettivi Verifica del funzionamento di un sommatore completo.
Analisi delle corrispondenze tra livelli logici e tensioni elettriche.
Dimensionamento di un semplice circuito di interfaccia tra componenti digitali e analogici.
Materiali resistori: da determinare come esercizio di dimensionamento di una rete di interfacciamento
e strumentazione transistor: 2 x 2N2222
diodi: 2 x LED rossi
integrati: 74LS08 (AND a due ingressi)
74LS32 (OR a due ingressi)
74LS86 (EXOR a due ingressi)
alimentazione: 5V costanti
multimetri per la misura di tensioni e correnti continue
5V
RC
D1
1/4
74LS08
1/4
74LS32
5V
RB
T1
RC
1/4
74LS08
A
B
D2
1/4
74LS86
RB
T2
C0
1/4
74LS86
Fig.L.1
Procedimento
a Osservando la figura L.1 dimensionare la rete di polarizzazione dei due BJT sapendo che per la sua
accensione un LED richiede una corrente di circa 10 mA e che la corrente di base deve avere un
valore tale da assicurare la saturazione dei transistor (hFEmin = 75 per il 2N2222).
b Montare il circuito di figura L.1 in modo da rendere facilmente accessibili le uscite delle porte
logiche per le misure di tensione a livello alto e basso.
c Applicare tensioni di 5V e 0V agli ingressi A e B (addendi) e C0 (riporto) realizzando le diverse
combinazioni possibili e verificare il corretto funzionamento del sommatore secondo il seguente
schema:
presenza del riporto
presenza della somma
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
263
D1 on
D2 on
Circuiti combinatori e operatori aritmetici – Laboratorio
d Per ogni configurazione degli ingressi rilevare le tensioni in uscita alle porte logiche così da
verificare punto per punto la presenza dei corretti livelli logici, alti e bassi, in ogni parte del
circuito per ogni situazione imposta agli ingressi.
Note L'esecuzione ha confermato tutte le previsioni. Si sono scelti dei resistori da 1,8kW per il
collegamento alla base dei BJT e da 150W per il collettore, che hanno determinato nei LED correnti
di 22mA.
Per le porte finali che pilotano i BJT sono state rilevate tensioni a livello alto di circa 3,5V mentre
per le altre porte le medesime tensioni si aggiravano sui 4,5V.
ESPERIENZA 2 Decoder da 2 a 4 linee
5V
150W
(1)
(3)
1,8kW
(2)
2N2222
(4)
(6)
(5)
(12)
(11)
(13)
(9)
(8)
(10)
(12)
(10)
(13)
(11)
5V
A1
A0
Fig.L.2
Obiettivi Realizzazione di un decodificatore utilizzando porte logiche elementari.
Acquisizione di una buona familiarità con la piedinatura degli integrati allo scopo di conferire
razionalità e chiarezza al montaggio del circuito.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
264
Circuiti combinatori e operatori aritmetici – Laboratorio
Materiali resistori: 150W; 1,8kW
e strumentazione diodi: LED rosso
transistor: 2N2222
integrati: 74LS04 (NOT); 74LS08 (AND)
alimentazione: 5V costante
multimetri per la misura di tensioni e correnti continue
Procedimento
a Montare il circuito di figura L.2 rispettando le indicazioni sulla piedi-natura. Cercare di conferire
la massima razionalità ai collegamenti in modo da poter accedere con facilità ai punti più
significativi del circuito.
b Montare separatamente il circuito di rilevazione, composto dal BJT con la sua rete di resistori e
dal LED, in modo da poterlo collegare alle varie uscite del decoder per verificarne il
funzionamento.
c Posizionare gli ingressi successivamente nelle quattro configurazioni possibili e verificare, tramite
l'accensione del LED, l'attivazione del canale corrispondente ad ogni combinazione dei bit
d'ingresso.
d Testare con il multimetro le uscite delle diverse porte per avere un quadro dei livelli logici presenti
nei vari punti del circuito. Confrontare le tensioni alte e basse rilevate sulle uscite delle porte.
Note La prova non presenta difficoltà, anche se i numerosi collegamenti richiedono la massima
concentrazione e una certa diligenza allo scopo di evitare intrecci confusi tra i cavetti.
Per quanto concerne le tensioni e le correnti si sono ritrovati i valori già misurati nell'esperienza
precedente.
ESPERIENZA 3 Decoder 74LS138 ed espansione a 16 bit
Obiettivi Conoscenza della piedinatura dell'integrato 74138 e della funzione di ciascun pin.
Verifica della funzione degli ingressi di abilitazione sia nell'attivazione del singolo chip sia
nell'espansione del decoder da 8 a 16 bit mediante l'impiego di due integrati.
Verifica della possibilità di pilotaggio diretto di un LED senza circuito di interfaccia.
Materiali resistori: 470W
e strumentazione diodi: LED rosso
integrati: 2 x 74LS138 (DECODER)
alimentazione: 5V costante
multimetro digitale
Procedimento
a Assemblare il circuito di figura L.3 lasciando momentaneamente scollegato dai chip l'ingresso A3 e
prevedendo il suo collegamento dopo aver verificato il funzionamento di un singolo integrato.
Montare separatamente il circuito di rilevazione composto dal LED e dal resistore in modo che
possa facilmente essere collegato alle varie uscite del decoder.
b Predisporre l'alimentazione di 5V verificandone la precisione con il multimetro.
c Far assumere agli ingressi A0, Al A2 le diverse combinazioni dopo aver attivato gli ingressi di
abilitazione collegando i pin 4 e 5 a 0V e il pin 6 a 5V. Mediante il collegamento del catodo del
LED alle varie uscite, verificare la loro attivazione in corrispondenza delle diverse combinazioni
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
265
Circuiti combinatori e operatori aritmetici – Laboratorio
degli ingressi.
d Variare successivamente la tensione ai pin di abilitazione (4, 5 e 6) e verificare che la non corretta
eccitazione di questi piedini interdice il funzionamento del decoder.
e Collegare l'ingresso dati A3 ai due chip nel modo indicato in figura L.3 e far assumere alle quattro
variabili d'ingresso tutte le configurazioni possibili. Verificare la capacità di A3 nel selezionare i
due chip e quindi la corrispondenza delle 16 uscite con le 16 possibili combinazioni d'ingresso.
L'accensione del LED segnalerà l'attivazione a livello basso delle diverse uscite.
5V
A0
A1
A2
A3
6
E3
8
5V
5
E2
4
3
E1
A2
2
A1
1
A0
VCC
GND
Y15
Y14
7
9
Y13
10
Y12
Y11
11
12
Y10
13
Y9
14
16
8
Y8
15
6
5
4
3
E3
E2
E1
A2
2
A1
1
A0
VCC
GND
Y7
Y6
7
9
Y5
10
Y4
11
Y3
12
Y2
13
Y1
14
16
Y0
15
470W
Fig.L.3
Note Nella prova da noi eseguita il LED è stato attivato con una corrente di 6,5mA (verificati). Una
corrente troppo elevata, sul tipo di quella ottenuta nelle due prove precedenti, avrebbe superato i
limiti imposti dal costruttore per le correnti assorbite dall'uscita di un componente TTL e avrebbe
probabilmente compromesso il corretto funzionamento del decoder. Si è allora preferito lavorare
con una corrente piuttosto bassa, anche se con ciò si è ottenuta una luminosità ridotta del LED.
Si invita il lettore a dimensionare un circuito opportuno di interfaccia per poter pilotare il LED con
correnti dell'ordine di 20 mA. Si ricordi che le uscite del decoder sono attive a livello basso e che
quindi non sono utilizzabili i circuiti adoperati nelle prove precedenti.
ESPERIENZA 4 Realizzazione di funzioni logiche con multiplexer: full adder
Obiettivi Verifica del funzionamento del MUX a 8 ingressi 74LS151. Realizzazione e verifica di un
generatore di funzioni.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
266
Circuiti combinatori e operatori aritmetici – Laboratorio
Materiali resistori: 2 x 150W; 1kW; 2 x 1,8kW
e strumentazione diodi: 2 LED rossi
transistor: 2 x 2N2222
integrati: 2 x 74LS151 (MUX a 8 ingressi)
alimentazione: 5V costante
Procedimento
a Montare il circuito di figura L.4 collegando i circuiti di rilevazione alle uscite vere dei MUX.
b Attribuire ai tre ingressi di selezione la funzione di addendi e di riporto secondo le indicazioni
contenute nella figura citata.
c Attribuendo ad A, B e C0 i valori 1 e 0 tali da simulare le varie situazioni in cui ci si può trovare
quando si esegue la somma di numeri binari, verificare che il 1° chip esegue la somma dei bit
d'ingresso e che all'uscita del 2° è presente l'eventuale riporto. Il funzionamento di questo sistema
deve ricalcare quello sperimentato nell'esperienza 1.
1kW
5V
4
3
2
1
15
14
13
12
4
3
2
1
15
14
13
12
7
7
9
9
16
10
16
10
5V
11
5V
11
8
8
6
5
6
5
Σ
Σ
C
C
C0
B
A
5V
150W
5V
150W
1,8kW
2N2222
1,8kW
2N2222
Fig. L4
Note Dopo aver eseguito la prova, l'unica raccomandazione che ci sembra di dover dare è ancora una
volta quella relativa alla diligenza nel montare il circuito. Il gran numero di collegamenti può
creare delle difficoltà nell'individuare i punti importanti dello schema e quindi nel trovare le cause
di eventuali disfunzioni.
Per il resto l'esperienza ha confermato tutte le previsioni.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
267
Circuiti combinatori e operatori aritmetici – Laboratorio
ESPERIENZA 5 Costruzione di un demultiplexer con le uscite attive a livello basso
Obiettivi Fissare le nozioni relative ai principi di funzionamento di un DEMUX.
Verificare la possibilità di trasmettere un segnale digitale su un canale scelto in base ad un codice
binario.
Utilizzare porte NAND a tre ingressi.
Materiali resistori: 470W
e strumentazione diodi: LED rosso
integrati: 2 x 74LS10 (NAND a tre ingressi)
74LSO4 (NOT)
alimentazione: 5 V costante
multimetro
generatore di segnali TTL compatibili
oscilloscopio a doppia traccia (eventualmente a memoria con stampante)
5V
74LS10
0
(1)
(2)
(13)
X
(12)
Y3
(3)
(6)
(4)
(5)
Y2
(9)
(10)
(11)
(1)
(2)
(13)
B
Fig.L.5
A
(8)
Y1
(12)
Y0
74LS10
1
74LS04
6
Procedimento
a Montare il circuito di figura L.5 rispettando le indicazioni sulla piedinatura fornite nella stessa
figura. Predisporre dei punti di collegamento per le uscite in modo da poter rilevare il segnale con
il LED o in alternativa con l'oscilloscopio.
b Applicare all'ingresso dati X un segnale ad onda quadra che varia da 0 a 5V di frequenza f = 2Hz.
Nella maggior parte dei generatori di segnali è disponibile un'uscita TTL compatibile dalla quale
è prelevabile un segnale del tipo descritto, per il quale è sufficiente regolare solo la frequenza.
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
268
Circuiti combinatori e operatori aritmetici – Laboratorio
c Far assumere agli ingressi di selezione le 4 configurazioni possibili e verificare che ogni
combinazione dei bit d'ingresso attiva il corrispondente canale d'uscita.
Note La prova, eseguita secondo le indicazioni ed utilizzando un oscilloscopio a memoria con
stampante termica, ha fornito i risultati visibili in figura L.6 con il segnale d'uscita in controfase
rispetto a quello d'ingresso a causa delle uscite attive a livello basso.
Signal parameter
CH1 – volts/div: 2V
CH2 – volts/div: 2V
timebase – sec/div: 2ms
Fig.L.6
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
269
Circuiti combinatori e operatori aritmetici – Quadro riassuntivo
QUADRO RIASSUNTIVO
Strutture fondamentali per la realizzazione delle funzioni combinatorie più comuni
funzione
circuito
Semisommatore
A
Ê
B
C
Sommatore completo
A
C’
B
C
Ê’
C’’
Ê
C0
Generatore simultaneo di riporto (lookahead carry)
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
C 0 P1
270
G1
P2
C1
C2
G2
Circuiti combinatori e operatori aritmetici – Quadro riassuntivo
funzione
Circuito
Decodificatore
A1
Y3
Y2
Y1
A0
Y0
Codificatore
X0
X2
A1
X3
X1
A0
Multiplexer
X1
Y
X0
S
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
271
Circuiti combinatori e operatori aritmetici – Quadro riassuntivo
funzione
Circuito
demultiplexer
X
Y1
Y0
S
Dipartimento di elettronica
I.T.S. “L. Einaudi” - Montebelluna
272
