GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI CORSO DI ELETTROTECNICA ED ELETTRONICA Per l’articolazione ELETTROTECNICA degli Istituti Tecnici settore Tecnologico 1 HOEPLI CORSO DI ELETTROTECNICA ED ELETTRONICA GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI CORSO DI ELETTROTECNICA ED ELETTRONICA Per l’articolazione Elettrotecnica degli Istituti Tecnici settore Tecnologico VOLUME 1 EDITORE ULRICO HOEPLI MILANO UN TESTO PIÙ RICCO E SEMPRE AGGIORNATO Nel sito www.hoepliscuola.it sono disponibili: • materiali didattici integrativi; • eventuali aggiornamenti del testo; • un estratto esemplificativo del volume in formato PDF che può essere consultato, scaricato e stampato. Copyright © Ulrico Hoepli Editore S.p.A. 2012 via Hoepli 5, 20121 Milano (Italy) tel. +39 02 864871 – fax +39 02 8052886 e-mail [email protected] www.hoepli.it Tutti i diritti sono riservati a norma di legge e a norma delle convenzioni internazionali ISBN 978-88-203-4996-7 Ristampa: 4 3 2 1 2012 2013 2014 2015 2016 Copertina: mncg S.r.l., Milano Realizzazione editoriale: Thèsis Contents S.r.l., Firenze-Milano Stampa: LTV – La Tipografica Varese S.p.A., Varese Printed in Italy V Indice Prefazione XIII A2.1 A2.2 A2.3 A2.4 ELETTROTECNICA Modulo A Grandezze elettriche fondamentali e loro legami, bipoli elettrici 3 Obiettivi 4 Prerequisiti 4 SCHEDA PRE-1 Unità di misura 4 SCHEDA PRE-2 Elementi di geometria analitica A1 A1.1 A1.2 A1.3 A1.4 A1.5 A1.6 A1.7 A1.8 A1.9 A2.5 6 Grandezze elettriche 10 Intensità della corrente elettrica Forma d’onda della corrente Densità di corrente Differenza di potenziale, tensione elettrica Potenza elettrica Resistenza e conduttanza, legge di Ohm Resistività e conduttività Variazione della resistività e della resistenza con la temperatura Effetto Joule 10 11 13 Esercizi di verifica Test di verifica A2 13 15 A2.6 A2.7 A2.8 A2.9 A2.10 A2.11 A2.12 A2.13 A2.14 15 17 A2.15 20 24 27 28 A2.16 A2.17 Bipoli elettrici e loro collegamenti Concetto di bipolo elettrico Convenzioni di segno Caratteristica esterna Tensione a vuoto e corrente di cortocircuito Bipoli ideali GENERATORE IDEALE DI TENSIONE GENERATORE IDEALE DI CORRENTE RESISTORE IDEALE CIRCUITO APERTO IDEALE CORTOCIRCUITO IDEALE Maglie e nodi, leggi di Kirchhoff LEGGE DI KIRCHHOFF DELLE CORRENTI (O PRIMO PRINCIPIO DI KIRCHHOFF) LEGGE DI KIRCHHOFF DELLE TENSIONI (O SECONDO PRINCIPIO DI KIRCHHOFF) Tensione tra due punti Bipoli in serie, in parallelo, in serie-parallelo Collegamento in serie dei resistori Regola del partitore di tensione Collegamento in parallelo dei resistori Regola del partitore di corrente Risoluzione dei circuiti con resistori in serie-parallelo Resistori collegati a stella e a triangolo TRASFORMAZIONE DA TRIANGOLO A STELLA TRASFORMAZIONE DA STELLA A TRIANGOLO CASO PARTICOLARE DI TRE RESISTENZE UGUALI Resistenza tra due punti di una rete elettrica passiva Circuito equivalente del generatore reale Generatore reale di tensione FUNZIONAMENTO A VUOTO 30 30 31 32 33 34 34 34 35 35 36 36 37 39 40 42 44 46 47 50 52 55 57 57 58 61 63 64 64 VI Indice FUNZIONAMENTO IN CORTOCIRCUITO CARATTERISTICA ESTERNA PUNTO DI LAVORO POTENZE E RENDIMENTO ANALISI DELLE POTENZE AL VARIARE 65 65 65 66 DEL CARICO ESTERNO 68 71 72 72 72 73 73 A2.18 Generatore reale di corrente FUNZIONAMENTO A VUOTO FUNZIONAMENTO IN CORTOCIRCUITO CARATTERISTICA ESTERNA PUNTO DI LAVORO POTENZE E RENDIMENTO A2.19 Equivalenza tra i generatori reali di tensione e di corrente A2.20 Utilizzatore attivo CARATTERISTICA ESTERNA POTENZE E RENDIMENTO Esercizi di verifica Test di verifica A3 Misure elettriche: aspetti generali e misura delle grandezze fondamentali A3.1 Concetto di misura A3.2 Errori di misura e loro classificazione A3.3 Errore nella misura indiretta di una grandezza ERRORE RISULTANTE DALLA SOMMA ERRORE RISULTANTE DALLA DIFFERENZA ERRORE RISULTANTE DAL PRODOTTO ERRORE RISULTANTE DAL QUOZIENTE A3.4 Classificazione degli strumenti di misura A3.5 Caratteristiche degli strumenti di misura PORTATA COSTANTE DI LETTURA SENSIBILITÀ CLASSE DI PRECISIONE ERRORE SULL’ULTIMA CIFRA A3.6 Misura di corrente A3.7 Misura di tensione A3.8 Misura di resistenza, metodo volt-amperometrico INSERZIONE CON VOLTMETRO A VALLE INSERZIONE CON VOLTMETRO A MONTE A3.9 Misura di resistenza, ponte di Wheatstone A3.10 Misura di potenza INSERZIONE CON VOLTMETRO A VALLE INSERZIONE CON VOLTMETRO A MONTE MISURA DIRETTA DELLA POTENZA, WATTMETRO Esercizi di verifica Test di verifica 74 76 77 78 80 85 88 88 89 91 92 93 95 96 98 99 99 99 100 100 101 101 103 105 106 107 109 111 111 112 112 115 117 A4 Attività di laboratorio proposte A4.1 Misura della resistenza con il metodo volt-amperometrico A4.2 Misura della potenza con il metodo volt-amperometrico A4.3 Generatore reale di tensione con carico variabile 118 118 119 120 Modulo B Risoluzione delle reti elettriche lineari in corrente continua 121 Obiettivi 122 Prerequisiti 122 SCHEDA PRE-1 Risoluzione di un sistema di equazioni lineari 122 B1 126 Metodi di risoluzione delle reti lineari B1.1 Applicazione dei principi di Kirchhoff PRESENZA DI GENERATORI DI CORRENTE B1.2 Bilancio delle potenze in una rete elettrica B1.3 Teorema di Millmann B1.4 Sovrapposizione degli effetti B1.5 Generatore equivalente di Thevenin B1.6 Generatore equivalente di Norton B1.7 Principio di dualità B1.8 Reti con generatori dipendenti Esercizi di verifica Test di verifica B2 Regolazione reostatica e verifica dei metodi di risoluzione delle reti B2.1 B2.2 B2.3 B2.4 B2.5 Reostati e potenziometri Regolazione con reostato in serie Regolazione potenziometrica Verifica dei principi di Kirchhoff Verifica della sovrapposizione degli effetti B2.6 Determinazione del generatore equivalente 126 128 129 130 133 137 141 143 144 146 150 151 151 153 154 157 157 158 Esercizi di verifica Test di verifica 159 159 B3 Attività di laboratorio proposte 160 B3.1 Regolazione reostatica della corrente B3.2 Regolazione potenziometrica della tensione 160 161 VII Indice B3.3 Verifica del primo principio di Kirchhoff B3.4 Verifica del secondo principio di Kirchhoff B3.5 Verifica della sovrapposizione degli effetti B3.6 Determinazione del generatore equivalente 162 162 C2.3 Risoluzione di reti capacitive nel periodo transitorio C2.4 Rilievo sperimentale del transitorio di carica e scarica mediante oscilloscopio 212 216 163 164 Modulo C Esercizi di verifica Test di verifica 220 222 Modulo D Reti elettriche capacitive 165 Elettromagnetismo, circuiti magnetici 223 Obiettivi 166 Obiettivi 224 Prerequisiti 166 Prerequisiti 224 SCHEDA PRE-1 Richiami di elettrostatica 166 SCHEDA PRE-1 Richiami di magnetismo 224 SCHEDA PRE-2 Funzioni trigonometriche 225 SCHEDA PRE-3 Relazioni tra i lati di un triangolo rettangolo 227 SCHEDA PRE-2 Grandezze con andamento esponenziale nel tempo C1 Reti capacitive a regime costante C1.1 Condensatore POLARIZZAZIONE DEL DIELETTRICO C1.2 Capacità di un condensatore CAPACITÀ DEL CONDENSATORE PIANO C1.3 Energia elettrostatica C1.4 Condensatori in serie CONDENSATORI CON CAPACITÀ UGUALI DUE CONDENSATORI IN SERIE C1.5 Regola del partitore di tensione C1.6 Condensatori in parallelo CONDENSATORI CON CAPACITÀ UGUALI C1.7 Regola del partitore di carica C1.8 Condensatori in serie-parallelo C1.9 Collegamento a stella e a triangolo CASO DEI CONDENSATORI DI UGUALE CAPACITÀ C1.10 Risoluzione delle reti capacitive a regime costante Esercizi di verifica Test di verifica C2 Fenomeni transitori nei circuiti capacitivi C2.1 Transitorio di carica di un condensatore ESPRESSIONE DELLA COSTANTE DI TEMPO CASO DEL CONDENSATORE INIZIALMENTE CARICO C2.2 Transitorio di scarica di un condensatore CASO DELLA SCARICA INCOMPLETA 169 174 174 176 176 178 178 180 181 181 182 184 185 186 187 188 190 191 197 200 203 203 207 207 209 211 D1 Grandezze magnetiche e loro legami, circuiti magnetici D1.1 Campo magnetico prodotto da un conduttore rettilineo D1.2 Vettore induzione magnetica D1.3 Campo magnetico prodotto da una spira circolare D1.4 Campo magnetico prodotto da un solenoide D1.5 Forza magnetomotrice e forza magnetizzante D1.6 Permeabilità magnetica relativa, classificazione dei materiali magnetici D1.7 Caratteristica di magnetizzazione D1.8 Isteresi magnetica D1.9 Flusso magnetico ➝ SUPERFICIE NON PERPENDICOLARE AL VETTORE B D1.10 Riluttanza e permeanza, legge di Hopkinson UNITÀ DI MISURA D1.11 Legge della circuitazione magnetica D1.12 Induttanza D1.13 Energia del campo magnetico ENERGIA MAGNETICA SPECIFICA ENERGIA PERSA NEL CICLO D’ISTERESI Esercizi di verifica Test di verifica 228 228 229 232 233 235 237 238 240 241 242 243 245 246 249 251 252 254 255 256 VIII Indice D2 Interazioni tra circuiti elettrici e campi magnetici D2.1 Forza agente su un conduttore elettrico D2.2 Coppia agente su una spira COPPIA PRODOTTA DA UN CAMPO MAGNETICO RADIALE COPPIA AGENTE SU UNA BOBINA D2.3 Forze agenti tra conduttori paralleli D2.4 Induzione elettromagnetica D2.5 Tensione indotta in un conduttore in moto relativo rispetto al campo magnetico D2.6 Funzionamento da generatore e da motore, potenza elettrica e meccanica GENERATORE ELETTRICO MOTORE ELETTRICO D2.7 Tensione indotta in una spira rotante in un campo magnetico D2.8 Autoinduzione D2.9 Mutua induzione TENSIONE INDOTTA PER MUTUA INDUZIONE Esercizi di verifica Test di verifica D3 257 257 259 260 260 261 262 264 268 268 268 269 272 275 277 279 281 Fenomeni transitori nei circuiti induttivi D3.1 Transitorio di magnetizzazione di un induttore ESPRESSIONE DELLA COSTANTE DI TEMPO CASO DELL’INDUTTORE INIZIALMENTE MAGNETIZZATO D3.2 Transitorio di smagnetizzazione di un induttore CASO DELLA SMAGNETIZZAZIONE INCOMPLETA D3.3 Risoluzione di reti induttive nel periodo transitorio Esercizi di verifica Test di verifica 283 283 286 287 288 289 291 296 298 ELETTRONICA Test di verifica E2 301 Obiettivi 302 Prerequisiti 302 SCHEDA PRE-1 Semiconduttori, diodi e transistor 302 E1 307 307 Variabili binarie, operatori logici elementari, porte logiche E2.1 Variabili binarie, bit E2.2 Operatori logici NOT, AND, OR, circuiti con interruttori OPERATORE NOT OPERATORE AND OPERATORE OR TABELLE DELLA VERITÀ CIRCUITI LOGICI CON RELÉ E2.3 Circuiti logici integrati CARATTERISTICHE GENERALI DEGLI INTEGRATI FAMIGLIE TECNOLOGICHE DEI CIRCUITI LOGICI DISPOSITIVI LOGICI ELEMENTARI INTEGRATI (SSI) FAN-OUT (VENTAGLIO SULL’USCITA) ALCUNI INTEGRATI CON PORTE LOGICHE ELEMENTARI E2.4 Configurazioni d’uscita dei circuiti logici integrati STRUTTURA A TOTEM POLE OPEN COLLECTOR, OPEN DRAIN USCITE 3-STATE E2.5 Porte logiche con trigger di Schmitt E2.6 Porte di trasmissione (transmission gates) 308 309 310 311 311 311 312 312 313 314 314 315 315 316 317 318 318 319 319 320 321 322 323 Test di verifica 325 E3 Il laboratorio di elettronica digitale 327 Strumentazione di base Uso della breadboard I codici a colori dei resistori Utilizzazione di diodi LED e resistenze Utilizzazione del tester Utilizzazione dell’alimentatore stabilizzato Utilizzazione del generatore di segnali Utilizzazione dell’oscilloscopio Organizzazione e realizzazione di una verifica pratica 327 328 329 E3.1 E3.2 E3.3 E3.4 E3.7 Introduzione all’elettronica digitale E1.1 L’elettronica analogica E DISPOSITIVI DIGITALI E3.5 E3.6 Modulo E Gli ambiti dell’elettronica E1.2 L’elettronica digitale LA COMUNICAZIONE TRA DISPOSITIVI ANALOGICI E3.8 E3.9 329 330 330 331 331 332 Test di verifica 334 E4 335 Sistemi di numerazione E4.1 Sistemi di numerazione posizionali E4.2 Sistema di numerazione binario E4.3 Numerazione esadecimale 335 336 337 IX Indice E4.4 Conversione da decimale a esadecimale/binario E4.5 Conversione di numeri frazionari da decimale a binario/esadecimale E4.6 Operazioni aritmetiche con i numeri binari ADDIZIONE SOTTRAZIONE MOLTIPLICAZIONE DIVISIONE E4.7 Il codice binario BCD E4.8 Il codice binario complemento a due AND E OR COME RICONOSCITORI DI CODICE BINARIO DECODER DI NUMERI BINARI LA PROPRIETÀ DI IDEMPOTENZA LA PROPRIETÀ DI ASSORBIMENTO IL PRINCIPIO DI DUALITÀ F1.7 L’algebra di Boole delle variabili binarie PROPRIETÀ DISTRIBUTIVA F1.8 Teoremi dell’algebra di Boole LEGGE DI UNIFICAZIONE O DI ADIACENZA SECONDO TEOREMA DI ASSORBIMENTO TEOREMA DI CONSENSO TEOREMA DI DE MORGAN GENERALIZZAZIONI DEL TEOREMA DI DE MORGAN TEOREMA DI ESPANSIONE DI SHANNON O DELLO SVILUPPO 338 338 339 339 340 340 340 340 340 Esercizi di verifica Test di verifica 343 347 E5 349 DI FUNZIONI BOOLEANE Attività di laboratorio proposte E5.1 Verifica di porte logiche E5.2 Caratteristica statica di porta logica NOT E5.3 Composizione e visualizzazione di un numero binario con 8 bit 349 Esercizi di verifica Test di verifica 350 F2 350 F2.1 Tutte le funzioni di n variabili FUNZIONI DI 2 VARIABILI OPERATORI XOR E XNOR PROPRIETÀ ASSOCIATIVA DELLA XOR FUNZIONI DI N VARIABLI F2.2 Applicazione del teorema di Shannon allo sviluppo di funzioni di n variabili F2.3 Il multiplexer (MUX) o selettore di linee di dato APPLICAZIONE DEI MULTIPLEXER ALLA REALIZZAZIONE Modulo F Circuiti logici combinatori 351 Obiettivi 352 Prerequisiti 352 F1 353 Algebra di Boole e circuiti logici F1.1 Rappresentazione di variabili binarie mediante mappe RAPPRESENTAZIONE DI NOT A RAPPRESENTAZIONE DI DUE VARIABILI BINARIE INDIPENDENTI RAPPRESENTAZIONE DELLE FUNZIONI AND E OR F1.2 Struttura reticolare dell’insieme delle variabili binarie RETICOLO LEGGI DI IDENTITÀ E DI ANNULLAMENTO IL CONCETTO DI ABILITAZIONE F1.3 Complemento di una variabile binaria e operatore NOT LEGGE DEI COMPLEMENTI LEGGE DELLA DOPPIA NEGAZIONE LA LEGGE DEI COMPLEMENTI E LE PORTE LOGICHE REALI, L’ALEA STATICA F1.4 Porte logiche NAND-NOR REALIZZAZIONE DI NOT MEDIANTE NAND E NOR F1.5 Regole di precedenza degli operatori e uso delle parentesi F1.6 Le proprietà del reticolo PROPRIETÀ COMMUTATIVA PROPRIETÀ ASSOCIATIVA Sviluppo e realizzazione di funzioni booleane DI FUNZIONI BOOLEANE F2.4 Forme canoniche COSTITUENTI O MINTERM PROPRIETÀ DEI COSTITUENTI COSTITUENTI O MINTERM DI UNA FUNZIONE PRIMA FORMA CANONICA ASSEGNAZIONE DI UNA FUNZIONE MEDIANTE ELENCO 353 354 355 355 DEI SUOI MINTERM 355 356 356 357 361 361 361 362 366 366 366 366 367 367 367 369 369 371 374 377 377 377 377 378 378 379 382 383 384 384 385 385 385 386 APPLICAZIONE DEI DECODER ALLA REALIZZAZIONE DI FUNZIONI BOOLEANE MAXTERM PROPRIETÀ DEI MAXTERM MAXTERM DI UNA FUNZIONE SECONDA FORMA CANONICA F2.5 Livelli delle porte logiche di un circuito 358 358 359 359 360 361 363 364 364 364 365 Esercizi di verifica Test di verifica F3 Sintesi di forme algebriche minime per le funzioni booleane 386 387 387 387 387 389 390 392 395 F3.1 Semplificazioni tra minterm 395 F3.2 Il codice Gray e le mappe di Karnaugh 396 X Indice F3.3 Minimizzazione della forma OR di AND mediante mappa di Karnaugh F3.4 Minimizzazione della forma AND di OR mediante mappa di Karnaugh F3.5 Alee statiche e copertura ridondante F3.6 Mappe di Karnaugh per funzioni di più di 4 variabili F3.7 Condizioni di indifferenza 399 400 401 402 403 Esercizi di verifica Test di verifica 405 408 F4 410 Circuiti combinatori integrati di base F4.1 Multiplexer o selettore di linee L’INTEGRATO 74XX253 ESPANSIONE F4.2 Decoder e demultiplexer L’INTEGRATO 74XX139 ESPANSIONE IN PARALLELO ESPANSIONE CON PIÙ LIVELLI L’INTEGRATO 74XX138 ESPANSIONE L’INTEGRATO 4051 F4.3 Codificatore con priorità ESPANSIONE L’INTEGRATO 4532 L’INTEGRATO 74XX148 F4.4 Decoder-driver per display con 7 segmenti DISPLAY A LED DISPLAY A CRISTALLI LIQUIDI, LCD GLI INTEGRATI 74LS47 E 74LS48 USO DELLE FUNZIONI RBI E RBO L’INTEGRATO 9368 GLI INTEGRATI 4543 E 74HCT4543 F4.5 Generatore-verificatore di parità L’INTEGRATO 74HCT280 ESPANSIONE F4.6 Comparatore L’INTEGRATO 74HCT85 ESPANSIONI L’INTEGRATO 74HCT688 ESPANSIONE F4.7 Sommatori e generatori di riporto FULL ADDER RIPPLE ADDER SOTTRAZIONE GENERATORE E PROPAGATORE DI RIPORTO LOOK AHEAD CARRY SOMMATORI CON LOOK AHEAD CARRY INTEGRATO 74XX283 ESPANSIONE INTEGRATI 40182 E 74XX182 F4.8 Unità Aritmetico Logica (ALU) / Generatore di Funzioni GLI INTEGRATI 74181 E 40181 410 410 410 411 411 412 412 413 413 413 414 415 416 416 416 416 416 417 418 418 419 420 421 421 421 422 422 422 423 423 423 424 424 425 425 425 426 426 426 427 427 Esercizi di verifica Test di verifica 429 431 F5 435 Attività di laboratorio proposte F5.1 Leggi di identità e annullamento, concetto di abilitazione F5.2 Legge dei complementi, alea statica F5.3 Teorema di De Morgan F5.4 Circuito logico di un MUX 1 of 4 F5.5 Circuito generatore di funzione mediante MUX 1 of 8 F5.6 Decoder/demultiplexer digitale F5.7 Espansione di decoder F5.8 Comparatore digitale F5.9 Espansione di un comparatore digitale F5.10 Decoder per display 7 segmenti 435 436 437 437 438 439 439 440 441 441 Modulo G Circuiti logici sequenziali 443 Obiettivi 444 Prerequisiti 444 G1 Circuiti sequenziali di base: latch e flip-flop G1.1 Una semplice trappola elettronica G1.2 Il concetto di stato di un sistema TABELLE DEGLI STATI O DI ECCITAZIONE DIAGRAMMA DEGLI STATI G1.3 Latch SR DIAGRAMMA DEGLI STATI DI UN SR EQUAZIONE DELLO STATO SUCCESSIVO DI UN SR G1.4 Circuito antirimbalzo G1.5 Latch SR con abilitatore G1.6 D-latch G1.7 Registri a ingressi e uscite paralleli CORSA CRITICA INTEGRATO 74LS75 INTEGRATO 74LS279 INTEGRATO 74LS373 INTEGRATO CD4042 G1.8 Caratteristiche di commutazione dei latch G1.9 Flip-flop MASTER-SLAVE INGRESSI ASINCRONI O DIRETTI EDGE-TRIGGERED DATA LOCK-OUT 445 445 446 446 447 447 449 449 449 450 450 451 451 452 452 452 453 453 453 453 454 455 456 XI Indice G1.10 Flip-flop JK EQUAZIONE DELLO STATO SUCCESSIVO DI UN JK G1.11 Dal SR al JK G1.12 Il flip-flop D G1.13 Il flip-flop T G1.14 Flip-flop integrati CARATTERISTICHE DI COMMUTAZIONE G1.15 Trasformazioni di flip-flop 456 457 457 458 458 458 459 459 Esercizi di verifica Test di verifica 461 462 G2 465 Circuiti generatori di segnali impulsivi G2.1 Monostabile mediante un latch SR CALCOLO DEL TEMPO T0 G2.2 Astabile mediante un latch SR CALCOLO DEI TEMPI T1 E T2 G2.3 Monostabile con trigger di Schmitt G2.4 Astabile con trigger di Schmitt G2.5 Astabile realizzato con porte NOT CMOS CALCOLO DEI TEMPI T1 E T2 G2.6 Circuiti monostabili e astabili integrati L’INTEGRATO 4047 INDICAZIONI PER L’UTILIZZAZIONE DELL’INTEGRATO ASTABILE MONOSTABILE UTILIZZAZIONE DELL’INGRESSO RETRIGGER TIMER 555 MONOSTABILE ASTABILE 465 466 466 466 466 468 469 470 471 471 471 471 473 474 474 475 475 Esercizi di verifica Test di verifica 477 479 G3 482 Contatori e registri a scorrimento G3.1 Un modello per i sistemi sequenziali sincroni G3.2 Registri a scorrimento G3.3 Contatori realizzati con shift register CONTATORE AD ANELLO SEMPLICE CONTATORE JOHNSON G3.4 Contatori binari sincroni CONTATORE IN AVANTI (UP) CONTATORE DOWN CONTATORE UP/DOWN FREQUENZA MASSIMA DEL CLOCK ERRORI NEI CODICI CONTATORI SINCRONI MODULO QUALUNQUE G3.5 Contatori asincroni CONTATORE BINARIO RIPLLE MODULO 2N G3.6 Controllo ed espansione dei contatori 482 482 484 484 484 485 485 487 488 488 488 489 489 489 490 START/STOP PRESET COLLEGAMENTO IN CASCATA DI PIÙ CONTATORI 490 490 491 Esercizi di verifica Test di verifica 492 494 G4 496 Contatori e shift register integrati G4.1 Contatori integrati binari e decadici GLI INTEGRATI 4510 E 4516 L’INTEGRATO 4029 GLI INTEGRATI 74LS169 E 74LS168 L’INTEGRATO 40110 GLI INTEGRATI 74LS90 E 74LS93 G4.2 Shift register integrati L’INTEGRATO 74LS164 L’INTEGRATO 74LS194 L’INTEGRATO 4015 L’INTEGRATO 4094 496 496 497 497 497 498 498 498 499 499 499 Esercizi di verifica Test di verifica 500 501 G5 Attività di laboratorio proposte 504 Verifica di latch SR Verifica di circuito antirimbalzo Verifica di flip-flop JK Monostabile con latch Astabile con porte NOT CMOS Contatore decimale con 7490 504 504 505 506 507 508 G5.1 G5.2 G5.3 G5.4 G5.5 G5.6 Modulo H Circuiti programmabili e a programma 509 Obiettivi 510 Prerequisiti 510 H1 511 Memorie H1.1 Memorie RAM (Random Access Memory) CICLI DI SCRITTURA E CICLI DI LETTURA H1.2 Memorie ROM MEMORIE A MASCHERA MEMORIE PROM MEMORIE EPROM MEMORIE EEPROM E FLASH H1.3 Applicazioni delle memorie NEI CIRCUITI COMBINATORI NEI CIRCUITI SEQUENZIALI NEI SISTEMI A PROGRAMMA Esercizi di verifica Test di verifica 511 513 515 515 516 517 518 519 519 519 519 520 520 XII Indice H2 Dispositivi logici programmabili (PLD) H2.1 Dalle PROM agli Array Logici Programmabili PLA e FPLA L’INTEGRATO PLS100 L’INTEGRATO PLS405 H2.2 Programmable Array Logic (PAL, FPAL) L’INTEGRATO 22V10 H2.3 Dispositivi Logici Programmabili Complessi (CPLDs, FCPLDs) H2.4 Gate Array Programmabili (MPGAs, FPGAs) Test di verifica 522 522 525 525 525 527 528 528 530 H3 Dispositivi logici esecutori di programma, microprocessori 532 H3.1 Concepire un microprocessore H3.2 Architettura di Von Neumann H3.3 Modello di Harvard 532 535 536 Test di verifica 538 H4 539 Attività di laboratorio proposte H4.1 Operazioni manuali di scrittura e lettura su una memoria RAM Soluzioni 539 541 XIII Prefazione L’opera recepisce le indicazioni contenute nei documenti ministeriali sui nuovi istituti tecnici del settore tecnologico per la disciplina Elettrotecnica ed elettronica sia per il secondo biennio, a cui sono dedicati i volumi 1 e 2, sia per il quinto anno, per il quale è stato previsto il volume 3. Nel contempo viene proposto un percorso di apprendimento che tiene conto, oltre che degli elementi di novità, anche di esperienze didattiche consolidate e funzionali alla formazione di una figura di tecnico intermedio in grado di inserirsi proficuamente in vari settori lavorativi con le competenze effettivamente richieste per le sue mansioni. Altro obiettivo è quello di fornire agli studenti e ai docenti uno strumento didattico completo, efficace, di facile consultazione e che consenta di misurare in modo continuo il grado di apprendimento degli argomenti. A tal fine la trattazione è arricchita da frequenti esempi, ogni unità didattica è corredata da numerosi esercizi e test di verifica e sono state inserite delle unità di fine modulo che consentono di coniugare lo studio teorico con la necessaria attività didattica in laboratorio. Struttura Ciascun volume è articolato in moduli didattici, per ognuno dei quali vengono dichiarati gli obiettivi propri del modulo, sia in termini di conoscenze che di capacità che gli studenti dovranno acquisire, capacità che concorreranno poi a formare le competenze associate alla disciplina e quelle più ampie connesse al profilo professionale. Per ogni modulo vengono indicati o richiamati con apposite schede i prerequisiti che occorre possedere per progredire nello studio. Per i primi due volumi i moduli sono raggruppati in due parti: elettrotecnica ed elettronica. Tale divisione è più formale che sostanziale e non esclude la possibilità di affrontare lo studio della materia con una diversa sequenza dei moduli, in funzione della personale programmazione didattica. Ogni modulo è diviso in unità didattiche, a loro volta comprendenti vari paragrafi e sottoparagrafi, tutti indicati nell’indice generale del volume. Questa suddivisione consente di orientarsi facilmente nei contenuti del modulo. Per aumentare la facilità di consultazione sono state evidenziate le definizioni e, mediante brevi scritte poste sul colonnino delle varie pagine, vengono richiamate le formule principali e le parti in cui sono suddivisi gli argomenti. Ogni unità didattica è corredata da esercizi, numerici e non, e test di verifica, sotto forma di quesiti a scelta multipla e a risposta aperta, per consentire un controllo continuo e graduale dell’apprendimento. I risultati degli esercizi sono riportati sotto il testo dell’esercizio stesso, in modo da avere un riscontro immediato, mentre quelli dei test sono consultabili nelle pagine finali del volume. Non sono riportati, per evidenti ragioni, le soluzioni di quegli esercizi che non hanno un risultato univoco in quanto dipendente da scelte che deve effettuare il risolutore. Nella maggior parte dei moduli sono presenti delle unità finali con le proposte di attività di laboratorio, da svolgere sia con strumentazione reale sia, in alcuni casi, con strumenti virtuali, avvalendosi del software di simulazione fornito col testo. XIV Prefazione Risorse online Nel sito www.hoepliscuola.it i contenuti dei volumi sono ulteriormente arricchiti da utili risorse didattiche, tra le quali: • link di collegamento a siti significativi (aziende produttrici di componenti, macchine elettriche ecc.); • manuale d’uso del software Multisim; • simulazioni di circuiti elettrici ed elettronici svolte con tale software; • temi d’esame degli anni precedenti svolti e commentati; • esercizi aggiuntivi; • svolgimento di alcuni degli esercizi di verifica proposti. Contenuti del volume 1 Questo primo volume del Corso di elettrotecnica ed elettronica per il terzo anno dell’articolazione Elettrotecnica comprende gli argomenti tipici della disciplina, trattati con un grado di approfondimento idoneo a fornire agli studenti una serie di conoscenze, abilità e competenze di base necessarie sia per lo studio della materia negli anni successivi sia per il necessario raccordo con le altre discipline tecniche. Si è scelto di presentare i vari temi partendo dai concetti iniziali, in modo da consentire al docente di individuare un percorso didattico che tenga conto dell’effettivo livello di partenza della classe, escludendo eventualmente delle unità quando lo ritiene opportuno. Nel modulo A (Grandezze elettriche fondamentali e loro legami, bipoli elettrici) vengono presentate le varie grandezze elettriche e le leggi tra esse intercorrenti, vengono studiati i diversi bipoli elettrici e i circuiti costituiti da più bipoli collegati tra loro e sono indicati i metodi di risoluzione dei circuiti con una sola sorgente di alimentazione. Nella parte di misure elettriche sono trattati gli aspetti generali e i metodi per la misura delle principali grandezze elettriche. L’unità conclusiva del modulo riporta alcune proposte di esercitazioni di laboratorio. Nel modulo B (Risoluzione delle reti elettriche lineari in corrente continua) sono illustrati i principali metodi di risoluzione delle reti elettriche lineari funzionanti in corrente continua e la loro verifica in laboratorio, con una vasta gamma di esercizi applicativi. Il modulo C (Reti elettriche capacitive) tratta l’argomento delle reti capacitive limitando all’indispensabile i concetti relativi al campo elettrico, propri della Fisica. La trattazione è incentrata sullo studio del condensatore visto come bipolo e sul comportamento delle reti capacitive, sia nel funzionamento a regime sia durante il periodo transitorio di carica e scarica, per il quale viene anche presentato un metodo per il rilievo sperimentale delle grandezze. Nel modulo D (Elettromagnetismo, circuiti magnetici) ampio spazio è riservato allo studio dell’elettromagnetismo e all’interazione tra circuiti elettrici e campo magnetico, nonché alla trattazione dei fenomeni transitori nei circuiti induttivi, tutti argomenti basilari per molte applicazioni elettriche ed elettroniche e propedeutici allo studio delle macchine elettriche, sia tradizionali sia speciali. Col modulo E (Introduzione all’elettronica digitale) inizia la parte del testo dedicata a questo tema, con l’esposizione dei primi e più intuitivi concetti sulle variabili binarie, sugli operatori logici e sulle corrispondenti porte logiche con le loro reali caratteristiche fisiche e sui sistemi di numerazione. Il modulo comprende la presentazione del laboratorio di elettronica digitale e, come tutti i seguenti, anche un’unità finale con le proposte di esercitazioni legate alle parti teoriche sviluppate. Nel modulo F (Circuiti logici combinatori) si espone l’impianto teorico su cui si fonda lo sviluppo dei circuiti logici, evidenziando contestualmente l’applicazione di ciascun enunciato al circuito che gli corrisponde. Si perviene così a concepire le strutture logiche delle più importanti funzioni combinatorie e i metodi per la sintesi di funzioni più complesse. Vengono poi presentati alcuni componenti della media scala d’integrazione importanti per le loro applicazioni o per le particolari funzioni in essi realizzate, sottolineandone la modularità. Prefazione Il modulo G (Circuiti logici sequenziali) tratta i sistemi sequenziali: vengono analizzati il comportamento, le caratteristiche e le applicazioni di latch e flip-flop di vario tipo, dei circuiti generatori d’impulsi e di segnali rettangolari e si mostra come è possibile progettare e realizzare i diversi tipi di registri e di contatori. Vengono poi presentati alcuni circuiti integrati in cui sono state realizzate tali funzioni. Nel modulo H (Circuiti programmabili e a programma) vengono illustrati gli sviluppi dell’elettronica digitale con l’introduzione dei circuiti a larga scala d’integrazione, partendo dalle memorie per arrivare ai dispositivi logici programmabili e all’architettura di un microprocessore. GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI CD-ROM allegato Il CD-ROM allegato al volume 1 contiene il software Circuit Design Suite 11.0.2 di National Instruments che include NI Multisim e Ultiboard (*). NI Circuit Design Suite è un ambiente integrato rivolto a insegnanti, studenti e professionisti, per la schematizzazione di circuiti, la relativa simulazione e la realizzazione del circuito stampato. NI Multisim è una piattaforma software intuitiva, ricca e semplice da utilizzare, che integra in un solo ambiente la schematizzazione di sistemi elettrici ed elettronici, la loro simulazione e la prototipizzazione su breadboard. Multisim è ideale per motivare gli studenti e rafforzare le conoscenze teoriche, attraverso uno studio attivo. È dotato di una vasta componentistica che consente, tra l’altro, di studiare circuiti elettrici in corrente continua e in corrente alternata monofase e trifase, sia nel dominio del tempo che della frequenza, sistemi elettronici digitali e analogici, convertitori elettronici di potenza e sistemi di automazione in quanto include microcontrollori e componenti per ladder diagram. NI Ultiboard è l’ambiente dove trasferire gli schemi progettati con Multisim, per la realizzazione del prototipo del circuito stampato (PCB layout) e l’esportazione nei formati standard industriali di fabbricazione. Grazie all’accordo tra Hoepli e National Instruments, studenti e docenti che utilizzano il testo Corso di elettrotecnica ed elettronica potranno ottenere gratuitamente il proprio codice di attivazione collegandosi al sito http://italy.ni.com/editoria/attivazione e attivare il software entro 30 giorni dalla data di installazione. Per l’installazione dei software e per i requisiti minimi di sistema richiesti si consulti il file Leggimi contenuto nel CD-ROM. (*) Il software installato nel CD-ROM è copyright 2011 National Instruments Corporation. Tutti i diritti sono riservati. LabVIEW, MULTISIM, National Instruments, NI, Ultiboard, il logo LabVIEW e il logo National Instruments sono marchi di proprietà di National Instruments. Il Corso di Elettrotecnica ed elettronica, che comprende il primo volume e il CD-ROM allegato ad esso, sono prodotti da Hoepli che è la sola responsabile sia dei volumi che compongono il corso sia del CD-ROM allegato al volume 1, nonché dei loro relativi contenuti. Né Hoepli né qualsiasi libro o altri beni o servizi offerti da Hoepli sono pubblicazioni o servizi ufficiali di National Instruments o attribuibili in qualsiasi modo a National Instruments. L’utilizzo dei software di National Instruments presenti nel CD-ROM è limitato a fini didattici in ambito domestico. XV ELETTROTECNICA Modulo A Grandezze elettriche fondamentali e loro legami, bipoli elettrici Obiettivi Prerequisiti Scheda PRE-1 Unità di misura Scheda PRE-2 Elementi di geometria analitica Contenuti • A1 Grandezze elettriche • A2 Bipoli elettrici e loro collegamenti • A3 Misure elettriche: aspetti generali e misura • delle grandezze fondamentali A4 Attività di laboratorio proposte Esercitazioni • Esercizi di verifica • Test di verifica 4 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere le varie grandezze elettriche e saper scrivere correttamente i loro valori, utilizzando le unità di misura appropriate; 2. conoscere i legami tra le varie grandezze; 3. saper analizzare, classificare e determinare le caratteristiche di un bipolo elettrico secondo i vari modelli proposti; 4. saper ridurre al bipolo equivalente un insieme di bipoli variamente collegati tra loro (limitatamente al caso dei resistori); 5. saper risolvere un circuito elettrico con una sola fonte di alimentazione; 6. saper misurare alcune grandezze elettriche (tensione, corrente, potenza, resistenza), scegliendo in modo appropriato gli strumenti di misura; 7. saper valutare i risultati di una misura e gli errori commessi. Gli obiettivi 2, 3, 4, 5, 6 si riferiscono ai circuiti funzionanti in corrente continua. Prerequisiti SCHEDA PRE-1 Unità di misura Le unità di misura delle grandezze fisiche sono raggruppate nel Sistema Internazionale (SI), adottato da quasi tutte le nazioni. Esso si basa su sette grandezze fondamentali, due grandezze supplementari e un certo numero di grandezze derivate, le cui unità di misura sono esprimibili in funzione di quelle fondamentali. Le tabelle PRE-1.1 e PRE-1.2 riportano le grandezze e le unità fondamentali, quelle supplementari e alcune grandezze e unità derivate. Tabella PRE-1.1 Grandezze e unità fondamentali e supplementari del Sistema Internazionale Unità di misura Grandezza Nome Simbolo Grandezze e unità fondamentali Lunghezza Massa Intervallo di tempo Intensità di corrente elettrica Temperatura Intensità luminosa Quantità di sostanza metro kilogrammo secondo ampere kelvin candela mole m kg s A K cd mol Grandezze e unità supplementari Angolo piano Angolo solido radiante steradiante rad sr Prerequisiti 5 Tabella PRE-1.2 Alcune grandezze e unità derivate del Sistema Internazionale Grandezza Nome dell’unità Simbolo Definizione Area metro quadrato m2 Volume metro cubo m3 Forza, peso newton N kg m/s2 Pressione pascal Pa N/m2 Energia, lavoro, calore joule J Velocità metro al secondo m/s Accelerazione metro al secondo quadrato m/s2 Velocità angolare radiante al secondo rad/s Accelerazione angolare radiante al secondo quadrato Potenza watt W J/s Carica elettrica coulomb C As Intensità del campo elettrico newton al coulomb Nm rad/s2 N/C Tensione, differenza di potenziale elettrico, volt V Capacità elettrica forza elettromotrice farad F J/C C/V Resistenza elettrica ohm Ω V/A Resistività elettrica ohm per metro Induzione magnetica tesla T N/(A m) Flusso magnetico weber Wb T m2 Ωm Induttanza henry H Ωs Frequenza hertz Hz 1/s Regole per la scrittura delle unità di misura 1. Il simbolo dell’unità di misura segue, e non precede, il numero (esempio: 5 V e non V 5). 2. Il simbolo dell’unità di misura non deve essere seguito dal punto finale (salvo al termine della frase). 3. I prefissi devono essere maiuscoli o minuscoli a seconda dei casi, come indicato nella tabella PRE-1.3 (esempi: 10 kV e non 10 KV, 5 GW e non 5 gW). 4. L’unità di misura non accompagnata da un numero in cifre si esprime con il nome e non con il simbolo, salvo nei disegni, prospetti ecc. (esempio: due ampere e non due A). 5. I nomi delle unità di misura devono essere generalmente scritti con caratteri minuscoli, compresa la lettera iniziale, e, quando derivano da un nome proprio, sono invariabili al plurale (esempi: “la tensione vale cinque volt” e non “la tensione vale cinque Volt” o “la tensione vale cinque volts”). ESEMPI 1. 2. 3. 4. 25 mA = 25 × 10–3 A = 0,025 A 450 μF = 450 × 10–6 F = 0,450 × 10–3 F = 0,450 mF 0,15 MW = 0,15 × 106 W = 150 × 103 W = 150 kW 0,067 kJ = 0,067 × 103 J = 67 J Tabella PRE–1.3 Prefissi per le unità di misura Nome Simbolo Moltiplica per exa peta tera giga mega E P T G M 1018 1015 1012 109 106 kilo etto deca deci centi milli micro nano pico femto atto k h da d c m μ n p f a 103 102 101 10–1 10–2 10–3 10–6 10–9 10–12 10–15 10–18 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 6 SCHEDA PRE-2 Elementi di geometria analitica Piano cartesiano Il piano dotato di un sistema di riferimento cartesiano viene detto piano cartesiano. Il sistema di riferimento cartesiano è costituito da due rette, denominate asse x e asse y, perpendicolari e incidenti nel punto O, detto origine o centro del riferimento. Un qualsiasi punto P del piano (figura PRE-2.1) è completamente determinato conoscendo le distanze di P dagli assi; tali distanze sono le coordinate di P e prendono il nome di ascissa e di ordinata, con il seguente significato: • • l’ascissa xP è la distanza del punto P dall’asse y; l’ordinata yP è la distanza del punto P dall’asse x. y xP P (xP , yP) yP Figura PRE-2.1 Piano cartesiano e coordinate del punto P. x O y P2 y x =m +q Δy = y2 – y1 P1 Figura PRE-2.2 Rappresentazione della retta y = mx + q; significato di m e di q. α O 6 Δy m = –––– = tg α Δx α Δ x = x 2 – x1 q = (y)x = 0 q x Equazione della retta L’equazione y = mx + q rappresenta una retta sul piano cartesiano, dove m è il coefficiente angolare della retta e q è il valore che assume y per x = 0 (figura PRE-2.2). Il coefficiente angolare indica la pendenza della retta rispetto all’asse x, corrisponde al rapporto Δy/Δx tra gli incrementi delle grandezze ed è pari al valore della tangente trigonometrica dell’angolo α. Si hanno i seguenti casi particolari (figura PRE-2.3): • • • • • per q = 0 la retta passa per l’origine (y = mx); per m = 0 la retta è y = q ed è parallela all’asse x; per m = 1 la retta è inclinata di 45°; per m tendente al valore infinito la retta diventa parallela all’asse y (x = k), in quanto l’angolo rispetto a x diventa di 90°; per m < 0 la pendenza diventa superiore a 90°. Prerequisiti 7 m m➝∞ = 1 y = x y=k + q y q= 0 x y=m Figura PRE-2.3 Rappresentazione della retta: casi particolari. α > 90° 45° x O m=0 y=q m<0 Equazione della parabola L’equazione di 2° grado y = ax2 + bx + c rappresenta una parabola con asse di simmetria parallelo all’asse y, avente vertice V di coordinate (figura PRE-2.4): b xV = – ––– 2a – b2 + 4ac yV = –––––––––– 4a y y y = x 2 – 2x + 4 (a > 0) V (xV , yV ) O x 0 x y= Figura PRE-2.4 Rappresentazione della parabola y = ax2 + bx + c. Figura PRE-2.5 Parabola con concavità verso l’alto (a > 0) e verso il basso (a < 0). –x 2 – 2x + 2 (a < 0) Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 8 y y y = x2 + 4 y = 2x 2 0 0 x Figura PRE-2.6 Parabola con b = 0 e c = 0. x Figura PRE-2.7 Parabola con b = 0. Si hanno i seguenti casi particolari: • • • per a > 0 la parabola ha la concavità rivolta verso l’alto, mentre per a < 0 la concavità è verso il basso (figura PRE-2.5); per b = 0 e c = 0 la parabola y = ax2 ha il vertice che coincide con l’origine degli assi (figura PRE-2.6); per b = 0 l’ascissa del vertice è nulla e quindi l’asse di simmetria della parabola coincide con l’asse y (figura PRE-2.7). a a = 2b 8 6 4 2 Figura PRE-2.8 Grandezze direttamente proporzionali. 0 1 2 3 4 b Prerequisiti 9 Grandezze direttamente proporzionali Due grandezze a e b sono direttamente proporzionali quando all’aumentare dell’una aumenta proporzionalmente anche l’altra e, quindi, il loro rapporto rimane costante: a ––– = k b Rappresentando le grandezze su un piano cartesiano si ottiene la retta a = kb (figura PRE-2.8), dove k è il coefficiente angolare della retta. Nella figura è stato posto k = 2 e quindi si ha sempre a = 2b. Grandezze inversamente proporzionali Due grandezze a e b sono inversamente proporzionali quando all’aumentare dell’una diminuisce l’altra, in modo che il loro prodotto rimanga costante: ab = k La curva che rappresenta questa legge è detta iperbole equilatera; la figura PRE-2.9 rappresenta l’andamento di a = f(b) nel caso a = 12/b e quindi ab = 12. a 12 ab = 12 a = 12 ––– b 6 4 3 2 1 0 1 2 3 4 6 12 b Figura PRE-2.9 Grandezze inversamente proporzionali. 10 A1 Grandezze elettriche Verranno introdotte in questa unità, facendo riferimento ai circuiti funzionanti in corrente continua, le principali grandezze elettriche e le relazioni che intercorrono tra esse. A1.1 Intensità della corrente elettrica La corrente elettrica che fluisce lungo un mezzo conduttore è costituita da cariche elettriche; a seconda del tipo di conduzione tali cariche possono essere negative (elettroni, ioni negativi) o positive (ioni positivi). Il verso di propagazione delle cariche dipende proprio dalla natura delle stesse: nello studio dei circuiti elettrici, per ragioni storiche risalenti all’epoca in cui si credeva che le cariche elettriche avessero soltanto polarità positiva, si suppone che la corrente sia formata da cariche positive che si muovono all’interno di un circuito elettrico secondo un verso convenzionale. Poiché l’energia necessaria a far muovere le cariche elettriche all’interno di un circuito è fornita dal generatore elettrico, il verso convenzionale della corrente è così determinato: • • dal polo positivo a quello negativo all’esterno del generatore, dato che le cariche positive vengono respinte dalla polarità positiva e attirate da quella negativa; dal polo negativo a quello positivo all’interno del generatore, in quanto è il generatore stesso che fornisce alle cariche l’energia necessaria a vincere la forza contraria esercitata dalle proprie polarità, allo stesso modo che una pompa conferisce a una massa di liquido l’energia per passare da una quota più bassa a una più alta, movimento che altrimenti sarebbe innaturale, dato che un liquido, per effetto della gravità, è portato a scendere e non a salire. Quanto detto in precedenza è riassunto nella figura A1.1. Figura A1.1 Verso convenzionale della corrente in un circuito elementare. L G: generatore + G U U: utilizzatore L: linea di collegamento – L Sorge, a questo punto, il problema di definire quantitativamente il flusso di cariche elettriche, ossia introdurre una grandezza che consenta di dare un valore alla corrente elettrica. Per capire meglio la questione si consideri il seguente esempio: una persona, ferma su A1 • Grandezze elettriche un ponte dell’autostrada, guarda il movimento dei veicoli lungo una delle due direttrici di marcia. Per valutare l’intensità del traffico stabilisce un certo intervallo di tempo (per esempio 10 minuti) e conta i veicoli che passano sotto il ponte nel tempo prefissato (per esempio 200). La persona a quel punto deduce, facendo il rapporto numero veicoli/tempo, che l’intensità media è di venti veicoli al minuto. Volendo ricavare informazioni più precise sull’intensità del traffico in un dato momento è necessario ridurre sempre più l’intervallo di tempo considerato; spingendo al limite tale ragionamento si arriva, in astratto, a considerare un intervallo di tempo infinitesimo, a cui corrisponderà l’intensità di traffico istantanea. In modo analogo si definisce intensità della corrente elettrica all’interno di un conduttore il rapporto tra la carica elettrica Δq che transita lungo una sezione trasversale del conduttore in un certo intervallo di tempo Δt e la durata di tale intervallo: I= Δq Δt [A1.1] L’espressione [A1.1] rappresenta l’intensità di corrente media nel tempo Δt; riducendo l’intervallo al valore infinitesimale dt, durante il quale transita la carica dq, si ottiene il valore istantaneo dell’intensità di corrente: i= dq dt [A1.2] L’intensità di corrente si misura in ampere (simbolo A), che è un’unità di misura fondamentale SI; da essa si ricava l’unità di misura della carica elettrica. Dalla formula [A1.1] si ottiene: Δq = I Δt [A1.3] L’unità di misura della carica elettrica è il coulomb (simbolo C); dalla [A1.3] si ricava: 1 C=1 A × 1 s = 1 As A1.2 Forma d’onda della corrente In generale la corrente elettrica in un circuito può variare nel tempo; questa variabilità fa sì che l’intensità di corrente istantanea i diventi una funzione del tempo t. La relazione i = f(t), rappresentata sul piano cartesiano (t, i), indica la forma d’onda della corrente e visualizza l’andamento della corrente nel tempo. I circuiti elettrici ed elettronici possono funzionare, in teoria, con grandezze elettriche aventi una qualsiasi forma d’onda; in pratica vi sono però delle forme d’onda più ricorrenti, alcune delle quali sono riportate nelle figure A1.2, A1.3, A1.4, A1.5, A1.6, A1.7: • • • corrente continua (figura A1.2): il valore della corrente si mantiene costante nel tempo; il segno positivo indica la circolazione secondo il verso convenzionale, quello negativo il verso opposto; corrente alternata sinusoidale (figura A1.3): il valore della corrente cambia nel tempo secondo una legge sinusoidale che si ripete periodicamente, alternando semionde positive ad altre negative; di conseguenza, cambia periodicamente anche il verso di percorrenza della corrente; corrente sinusoidale raddrizzata a doppia semionda (figura A1.4): la legge di variazione è ancora sinusoidale, ma le semionde sono tutte positive e, quindi, la circolazione della corrente avviene sempre lungo il verso convenzionale; 11 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 12 i i I O O t t Figura A1.2 a, b Corrente continua. I a) I > 0 b) I < 0 i i O t O t Figura A1.4 Corrente sinusoidale raddrizzata a doppia semionda. Figura A1.3 Corrente alternata sinusoidale. i Figura A1.5 Corrente sinusoidale raddrizzata a semplice semionda. i O t i O t Figura A1.6 Corrente rettangolare simmetrica. • O t Figura A1.7 Corrente rettangolare raddrizzata a semplice semionda. corrente sinusoidale raddrizzata a semplice semionda (figura A1.5): non è consentita la circolazione delle semionde negative; nei corrispondenti intervalli di tempo l’intensità di corrente è nulla; corrente rettangolare simmetrica (figura A1.6): la corrente assume valori alter• nativamente positivi e negativi, con semionde di pari durata, durante le quali l’intensità di corrente rimane costante; • corrente rettangolare raddrizzata a semplice semionda (figura A1.7): rispetto al caso precedente mancano le semionde negative; nei corrispondenti intervalli di tempo l’intensità di corrente è nulla. Le forme d’onda che si ripetono dopo un determinato intervallo di tempo sono dette periodiche. Elementi caratteristici di una grandezza periodica sono il periodo e la fre- A1 • Grandezze elettriche 13 quenza, così definiti: • il periodo è l’intervallo di tempo dopo il quale la grandezza riprende lo stesso andamento; si misura in secondi o nei suoi multipli e sottomultipli; • la frequenza è il numero di periodi nell’unità di tempo e quindi rappresenta il numero di cicli descritti in 1 s; si misura in hertz (Hz). Se, per esempio, una grandezza ha periodo T = 1/50 s, è evidente che in un secondo il periodo si ripeterà 50 volte, ossia sarà f = 50 Hz. Questo valore è quello caratteristico della corrente alternata utilizzata nella maggior parte delle applicazioni elettriche civili e industriali, mentre per gli apparati elettronici (per esempio, nel campo delle telecomunicazioni) si usano segnali con frequenza molto più elevata. In generale il periodo e la frequenza sono legati alla relazione f = 1/T. A1.3 Densità di corrente Si consideri una corrente di intensità I che circoli attraverso un conduttore di sezione trasversale S, ipotizzando una distribuzione uniforme delle cariche lungo la sezione. Si definisce densità di corrente J il rapporto tra l’intensità di corrente e l’area della sezione stessa, misurata normalmente in ampere su millimetri quadrati: J= I S [A1.4] L’esame dell’espressione [A1.4] permette di capire il significato di densità di corrente: il suo valore rappresenta l’intensità di corrente che interessa l’unità di sezione del conduttore. Per esempio, una densità di corrente di 5 A/mm2 indica che, mediamente, passano 5 A per ogni millimetro quadrato di superficie trasversale di conduttore. La densità di corrente rappresenta un indice di sfruttamento della sezione: un elevato valore di J indica una maggiore corrente a parità di sezione oppure una minore sezione a parità di corrente. Come si vedrà in seguito, è necessario limitare il valore della densità di corrente per contenere le perdite di potenza nel conduttore e il conseguente riscaldamento. Conoscendo la densità di corrente e l’area della sezione è immediato il calcolo dell’intensità di corrente: I=JS [A1.5] A1.4 Differenza di potenziale, tensione elettrica La corrente elettrica può essere vista come un flusso di cariche elettriche, convenzionalmente di segno positivo. Affinché sia possibile tale movimento, alle cariche deve essere conferita dell’energia; in un circuito elettrico elementare tale energia viene fornita dal generatore, che trasforma in elettrica l’energia ricevuta sotto altra forma (chimica, meccanica, luminosa ecc.). Si supponga che una carica elettrica di valore Q1 debba fluire tra due punti di un circuito elettrico e che per tale spostamento sia necessario l’impiego di una energia W1; è abbastanza intuitivo pensare che se la carica aumenta al valore Q2 anche l’energia necessaria aumenterà in maniera direttamente proporzionale, assumendo il valore W2. Data la proporzionalità diretta tra le due grandezze, il loro rapporto rimarrà costante: W1 W2 = Q1 Q2 Legame tra intensità e densità di corrente Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 14 Si definisce tensione elettrica tra due punti di un circuito il rapporto tra l’energia che viene fornita alla carica elettrica durante il movimento tra i due punti considerati e il valore della carica stessa: V= W Q [A1.6] Considerando la carica pari a 1 C, l’espressione [A1.6] mostra che la tensione coincide numericamente con l’energia che occorre fornire alla carica unitaria durante il suo spostamento tra i punti considerati. L’unità di misura della tensione elettrica è il volt (simbolo V); in base alla definizione si ha: 1V= ESEMPIO 1 1J 1C Un asciugacapelli viene collegato a una presa con tensione 230 V e fatto funzionare per 15 min, durante i quali assorbe una corrente costante, di intensità 4 A. Calcolare l’energia necessaria per il funzionamento. ■ La carica elettrica che percorre il circuito durante il tempo indicato è pari a: Q = It = 4 × 15 × 60 = 3600 C Si deve immaginare che tutto il sistema elettrico a monte della presa sia equivalente a un generatore che, per far funzionare l’asciugacapelli, deve fornire l’energia: W = VQ = 230 × 3600 = 828 000 J = 828 kJ Nello studio dei circuiti elettrici la tensione elettrica (o semplicemente tensione) è detta anche differenza di potenziale elettrico (d.d.p.) tra i due punti, dove per potenziale elettrico si deve intendere la tensione di un punto rispetto a un riferimento, che si suppone a potenziale zero. Il concetto è analogo a quello delle altitudini geografiche, dove il livello di riferimento è quello del mare: l’altezza di un punto rispetto al livello del mare corrisponde al potenziale rispetto al riferimento, mentre la differenza di quota tra due punti è analoga alla differenza di potenziale e quindi alla tensione elettrica. I concetti espressi sono evidenziati nella figura A1.8, dove il punto GND indica quello a potenziale zero, ossia la massa del circuito (in inglese ground). VAB = 12 V A Figura A1.8 Esemplificazione dei concetti di potenziale, differenza di potenziale, tensione. VA: potenziale del punto A VB: potenziale del punto B VAB: differenza di potenziale (tensione) tra i punti A e B B + + VB = 12 V VA = 24 V V=0 GND Nel caso dei generatori elettrici, la tensione che si sviluppa al loro interno prende anche il nome di forza elettromotrice, spesso abbreviata in f.e.m.; il termine è esplicativo in quanto induce a pensare alla forza che mette in movimento le cariche elettriche. In realtà si tratta ancora di una tensione e corrisponde al valore dell’energia che il generatore conferisce all’unità di carica elettrica che transita nel circuito in cui è inserito. 15 A1 • Grandezze elettriche A1.5 Potenza elettrica Si consideri una carica elettrica di valore Q che si muove all’interno di un circuito nell’intervallo di tempo t, tra due punti aventi differenza di potenziale V. L’energia da fornire alla carica corrisponde al lavoro fatto dal generatore ed è pari a: L = W = VQ La potenza elettrica è data dal rapporto tra lavoro e tempo e quindi si ha: P= L VQ = t t dove il rapporto Q/t rappresenta l’intensità della corrente. Si definisce potenza elettrica il prodotto: P = VI [A1.7] L’espressione [A1.7] consente di calcolare la potenza elettrica di un qualsiasi elemento di circuito come prodotto tra la tensione e l’intensità di corrente; essa si presta, inoltre, alle seguenti considerazioni: • • • • se la tensione e la corrente sono ambedue costanti nel tempo, anche la potenza, pari al loro prodotto, lo è; se la tensione e la corrente sono, in generale, variabili nel tempo, l’espressione [A1.7] fornisce una funzione del tempo p(t) = v(t)⋅i(t); se in un circuito la corrente circola tra due punti allo stesso potenziale (V = 0), la potenza è nulla; l’elemento circuitale che consente la circolazione di corrente senza tensione ai suoi capi è detto cortocircuito ideale; se tra due punti a potenziale diverso non circola corrente (I = 0), la potenza è nulla; un funzionamento di questo tipo è detto a vuoto e l’elemento circuitale che lo rappresenta prende il nome di circuito aperto ideale. L’unità di misura della potenza è il watt (simbolo W); dalla definizione di potenza e dalla formula [A1.7], si ricavano le due seguenti uguaglianze: 1J 1W= 1 W = 1 V ×1 A 1s Calcolare la potenza elettrica dell’utilizzatore considerato nell’esempio 1. ■ Trattandosi di un circuito funzionante con tensione e corrente costanti, il calcolo è immediato: P = VI = 230 × 4 = 920 W Allo stesso risultato si perviene applicando la definizione fisica di potenza: P= W 828 000 = = 920 W t 15 × 60 A1.6 Resistenza e conduttanza, legge di Ohm Nel paragrafo A1.4 si è visto che la tensione elettrica tra due punti di un circuito corrisponde all’energia che occorre fornire all’unità di carica che si sposta tra i punti suddetti. La circolazione di carica implica il passaggio di corrente elettrica e, quindi, vi è un rapporto di causa/effetto tra la tensione e la corrente: per far circolare una corrente di intensità I tra due punti di un circuito elettrico è necessario che tra questi due punti vi sia una d.d.p. pari a V, legata all’energia fornita alla carica. ESEMPIO 2 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 16 Quanto sopra si può spiegare introducendo il concetto di resistenza elettrica: il mezzo conduttore entro cui avviene il passaggio di carica si oppone alla circolazione della corrente, richiedendo un dispendio di energia per far sì che tale circolazione avvenga. L’energia elettrica che viene messa in gioco sarà dissipata sotto forma di calore, come avviene, per esempio, nei conduttori di collegamento, oppure verrà trasformata in un’altra forma di energia, come succede nel caso degli utilizzatori elettrici (lampade, motori ecc.). Nei normali materiali conduttori la tensione necessaria a far circolare la corrente aumenta proporzionalmente all’aumentare dell’intensità di corrente, per cui il rapporto V/I può essere ritenuto costante e rappresenta il coefficiente di proporzionalità tra le due grandezze. Si definisce resistenza elettrica di un circuito il rapporto tra la tensione applicata e la corrente circolante: R= V I [A1.8] La resistenza elettrica si misura in ohm (simbolo Ω); dalla [A1.8] si ricava la seguente uguaglianza: 1Ω= 1V 1A Se nella [A1.8] si considera I = 1 A, si vede che il valore della resistenza coincide con quello della tensione; questo consente di definire la resistenza elettrica come il valore della tensione che occorre applicare tra due punti per ogni ampere di corrente circolante. Supporre costante la resistenza elettrica tra due punti di un circuito significa ritenere direttamente proporzionali tra loro tensione e corrente e quindi considerare lineare la legge di variazione V = f(I), come mostrato graficamente nella figura A1.9. L’equazione della retta è data da: Espressione della legge di Ohm V = RI [A1.9] ed esprime analiticamente la legge di Ohm. Il valore della resistenza R rappresenta il coefficiente angolare della retta e ne determina l’inclinazione: all’aumentare di R cresce, a parità di corrente, il valore della tensione e la retta ruota in senso antiorario, come mostrato nella figura A1.10. Vi sono dei casi in cui la resistenza non è costante e quindi la legge che lega tensione e corrente non è lineare, come mostrato, per esempio, nel grafico di figura Figura A1.9 Rappresentazione grafica dell’equazione V = RI. V V R3 > R 2 R2 > R1 V3 V2 R1 V1 = R 1 I V1 O I Figura A1.10 Influenza del valore di R nel grafico V = f (I). V2 = R 2 I V3 = R 3 I O I I A1 • Grandezze elettriche 17 V O Figura A1.11 Caratteristica tensione-corrente di un resistore non lineare. I A1.11, in cui è rappresentata la caratteristica tensione-corrente di un varistore, ossia di un elemento circuitale la cui resistenza varia con la tensione. Ricavando la corrente dall’equazione [A1.9] si ottiene la legge I = f(V): I= 1 V R Si definisce conduttanza elettrica, indicata con il simbolo G, il rapporto: G= 1 I = R V In funzione della conduttanza la legge di Ohm diventa pertanto: I = GV [A1.10] Altra espressione della legge di Ohm La conduttanza si misura in siemens (simbolo S) e rappresenta il reciproco della resistenza: un elevato valore di G indica un piccolo valore di resistenza e, quindi, maggior corrente circolante a parità di tensione applicata. L’esame della [A1.10] mostra inoltre che, considerando V = 1 V, il valore della conduttanza coincide con quello della corrente conseguente all’applicazione della tensione unitaria. Calcolare la resistenza e la conduttanza di un circuito, sapendo che l’applicazione di una tensione di 5 V determina la circolazione di una corrente pari a 20 mA. ■ Usando le formule viste in questo paragrafo, la risoluzione è immediata: R= 5 V = = 0,25 × 103 = 250 Ω I 20 × 10 −3 G= I 20 × 10 −3 = = 4 × 10 −3 S = 4 mS 5 V A1.7 Resistività e conduttività Si consideri (figura A1.12) un conduttore di lunghezza l e sezione S, che collega i punti A e B di un circuito e nel quale circoli la corrente I, nel senso da A verso B. Tale circolazione è possibile in quanto il generatore imprime al punto A un potenziale maggiore del punto B. Si può allora dire che vi è una diminuzione di potenziale elettrico lungo il percorso della corrente, ossia una caduta di tensione (c.d.t.) tra i punti A e B, pari a V = VA – VB, con un andamento lineare, supponendo che il conduttore abbia caratteristiche omogenee in tutti i punti. ESEMPIO 3 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 18 A I B V = VA – VB V VA u Figura A1.12 Rappresentazione grafica della caduta di tensione per unità di lunghezza. 1m VB Il rapporto: u= V l espresso in volt per metro, rappresenta allora la c.d.t. per unità di lunghezza, essendo pari alla caduta di tensione per ogni metro di conduttore. La caduta di tensione totale tra i punti A e B sarà data da: V = ul Introducendo anche la densità di corrente, la resistenza elettrica del tratto A-B può essere espressa nel modo seguente: R= V ul = I JS [A1.11] Le grandezze u e J, essendo riferite a lunghezza e sezione unitarie, non dipendono, a differenza della resistenza, dalle dimensioni del conduttore, ma soltanto dal materiale che lo costituisce e pertanto anche il valore del loro rapporto è solo funzione delle caratteristiche del materiale. Il rapporto: ρ= u J prende il nome di resistività elettrica del materiale conduttore. L’espressione [A1.11] diventa: R=ρ Resistenza di un conduttore l S [A1.12] La relazione [A1.12] esprime la resistenza elettrica di un conduttore in funzione delle sue dimensioni geometriche e delle caratteristiche fisiche del materiale. Dal suo esame si possono trarre le seguenti conclusioni: • • all’aumentare della sezione la resistenza elettrica diminuisce in quanto, a parità di corrente, le cariche hanno più spazio per fluire attraverso il conduttore (J diminuisce) e quindi incontrano minore resistenza; all’aumentare della lunghezza la resistenza elettrica aumenta perché diventa maggiore la d.d.p. V = ul necessaria per far circolare la stessa corrente tra i due punti considerati; A1 • Grandezze elettriche • • 19 la resistenza elettrica è direttamente proporzionale alla resistività del materiale conduttore, grandezza legata alle sue caratteristiche intrinseche; per avere la minima resistenza deve essere di piccolo valore la resistività, come avviene nei buoni conduttori (argento, rame, alluminio); il valore della resistività è pari a quello della resistenza di un conduttore avente lunghezza e sezione unitaria. Dalla [A1.12] si ricava: RS l ρ= [A1.13] Resistività di un conduttore L’unità di misura della resistività si ottiene dalla [A1.13], a seconda delle unità di misura usate per S e l; normalmente si ha: [ρ] = Ω mm 2 m In alcuni casi la sezione viene espressa in metri quadrati, ottenendo: [ρ] = Ω m2 =Ωm m Dalla relazione [A1.12] si può ricavare l’espressione della conduttanza: G= 1 S ρ l La grandezza: γ = 1 ρ [A1.14] è detta conduttività elettrica del materiale conduttore e rappresenta l’inverso della resistività. La sua introduzione consente di esprimere la conduttanza in funzione delle caratteristiche fisiche del materiale e delle dimensioni del resistore: G=γ S l [A1.15] Espressione della conduttanza Il significato della conduttività è opposto a quello della resistività: un elevato valore di γ implica, a parità di dimensioni, un elevato valore di conduttanza e quindi un basso valore di resistenza. Le unità di misura della conduttività elettrica si ricavano da quelle della resistività, ottenendo: ⎛ Ω mm 2 ⎞ [γ ] = ⎜ ⎟ ⎝ m ⎠ −1 = Ω −1 m Sm = 2 mm mm 2 [ γ ] = (Ω m) −1 = Ω −1 S = m m ⎛ Ω mm2 ⎞ Calcolare la resistenza e la conduttanza di un conduttore in rame ⎜ ρ = 0,0178 m ⎟⎠ ⎝ di lunghezza 100 m e sezione 4 mm2. ESEMPIO 4 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 20 ■ Applicando le formule viste si ottiene: R= ρl 0, 0178 × 100 = = 0, 445 Ω S 4 G= ESEMPIO 5 1 1 = = 2, 247 S R 0, 445 Di un filo conduttore di sezione 6 mm2 si ignora il materiale di cui è costituito; provandone in laboratorio uno spezzone di lunghezza 1 m è stata misurata una caduta di tensione di 0,1 V facendo circolare una corrente di 5 A. Calcolare resistenza, conduttanza, resistività e conduttività. ■ Applicando la legge di Ohm si ottengono i valori della resistenza e della conduttanza: R= V 0,1 = = 0, 02 Ω I 5 G= 1 1 = = 50 S R 0, 02 Usando le espressioni [A1.13] e [A1.14] si ricavano i valori della resistività e della conduttività: 1 1 Sm RS 0, 02 × 6 Ω mm 2 γ = = = 8, 333 ρ= = = 0,12 mm 2 ρ 0,12 l 1 m A1.8 Variazione della resistività e della resistenza con la temperatura Vari fattori influiscono sul valore della resistenza elettrica, modificando i parametri da cui essa dipende (resistività, lunghezza, sezione). Una delle grandezze fisiche che maggiormente incide sul valore della resistenza è la temperatura: per la maggior parte dei materiali metallici la conducibilità elettrica diminuisce all’aumentare della temperatura e quindi la resistività aumenta. Fisicamente il fenomeno si può spiegare considerando che nei solidi cristallini gli atomi vibrano attorno alla loro posizione di equilibrio e queste vibrazioni interferiscono con il movimento degli elettroni di conduzione, determinando quel complesso di azioni contrastanti la conduzione delle cariche che viene espressa analiticamente con il concetto di resistività elettrica e che determina, in ultima analisi, una perdita di energia degli elettroni, perdita che deve essere compensata dal generatore esterno, per mantenere la conduzione nel circuito. Aumentando la temperatura, l’agitazione termica aumenta e cresce pertanto anche l’opposizione del mezzo conduttore al passaggio della corrente. Alla temperatura dello zero assoluto, cessando del tutto l’agitazione termica degli atomi, la resistività dovrebbe essere nulla; in realtà subentrano altri fattori di disturbo, come i difetti reticolari e la presenza di impurità, che producono una resistività residua ρr . L’andamento della resistività in funzione della temperatura assume pertanto la forma del grafico di figura A1.13, ρ Figura A1.13 Variazione della resistività nei metalli. ρr 0 ϑ (K) 21 A1 • Grandezze elettriche nel quale la resistività alle temperature di normale funzionamento risulta proporzionale alla temperatura, con una legge lineare. L’espressione R = ρl/S mostra che la resistenza dipende dalla resistività del materiale, dalla lunghezza e dalla sezione del conduttore; si riterrà trascurabile la variazione di resistenza dovuta alla variazione di lunghezza e sezione per cause termiche, considerando come unico fattore influente la resistività. In questo modo, ai fini pratici, non cambia nulla se si considera la variazione della resistività o della resistenza, essendo le due grandezze legate da un fattore costante. Per una trattazione analitica del fenomeno, si indichi con R0 il valore della resistenza alla temperatura di 0 °C (273 K) e con R quello alla temperatura generica ϑ; la differenza tra i due valori rappresenta la variazione di resistenza: ΔR = R − R0 Per semplificare lo sviluppo analitico si può ritenere tale differenza direttamente proporzionale alla variazione di temperatura ϑ – 0 = ϑ, alla resistenza iniziale R0 e ad un coefficiente α0 dipendente dal tipo di materiale; esprimendo queste considerazioni in forma matematica si ha: ΔR = R0α 0ϑ [A1.16] e, sostituendo nell’espressione precedente, si ottiene: R − R0 = R0α 0ϑ e, quindi: R=R0 + R0α 0ϑ R = R0 (1 + α 0ϑ ) [A1.17] Resistenza alla temperatura ϑϑ in funzione di quella a 0 °C La relazione [A1.17] consente di calcolare il valore della resistenza a una certa temperatura, in funzione del suo valore alla temperatura di riferimento, del salto termico e del fattore α0, detto coefficiente di temperatura della resistenza, dipendente dal tipo di materiale. Ricavando la formula inversa della [A1.16] si ottiene: α0 = ΔR R0ϑ [A1.18] Espressione del coefficiente di temperatura che consente di dedurre il significato del coefficiente di temperatura. Infatti, se nella [A1.18] si pone R0 = 1 Ω e ϑ = 1 K, i valori di α0 e ΔR coincidono e, quindi, il valore del coefficiente di temperatura rappresenta la variazione di resistenza di un conduttore con resistenza iniziale 1 Ω, dovuta alla variazione di temperatura di 1 K (o di 1 °C). La sua unità di misura si ricava dalla [A1.18]: Ω [α 0 ] = Ω K = K −1 (oppure °C –1) Dalla [A1.17], in base alle ipotesi fatte inizialmente, è possibile ricavare un’analoga relazione per la resistività: ρl ρ 0 l = (1 + α 0ϑ ) S S e, quindi: ρ = ρ0 (1 + α 0ϑ ) da cui si deduce che α0 è anche il coefficiente di temperatura della resistività. [A1.19] Resistività alla temperatura ϑϑ in funzione di quella a 0 °C Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 22 R Figura A1.14 Andamento della resistenza in funzione della temperatura, ipotizzando α0 costante. Δ R = R0 α 0ϑ R0 0 ϑ (°C) Supponendo che il valore di a0 resti costante al variare della temperatura, le espressioni [A1.17] e [A1.19] indicano una variazione lineare della resistenza (o della resistività), corrispondente all’andamento del grafico di figura A1.14, valido nel caso che la resistenza aumenti con la temperatura. Spesso la temperatura di riferimento si assume pari a 20 °C; in questo caso bisogna considerare come salto termico la differenza ϑ – 20 e l’espressione [A1.17] diventa: Resistenza alla temperatura ϑϑ in funzione di quella a 20 °C R = R20 ⎡⎣1 + α 20 (ϑ − 20 ) ⎤⎦ [A1.20] dove R20 è il valore della resistenza iniziale, R quello alla temperatura ϑ considerata e a20 è il valore del coefficiente alla temperatura di 20 °C. Un’espressione analoga vale per la resistività. Nella tabella A1.1 sono riportati i valori della resistività, della conduttività e del coefficiente di temperatura di alcuni materiali di uso comune nelle applicazioni elettriche. Tabella A1.1 Caratteristiche elettriche di alcuni materiali conduttori Materiale Resistività a 20 °C (Ω mm2/m) Conduttività a 20 °C (MS/m) Coefficiente di temperatura a 20 °C (K–1) Argento Rame crudo Rame ricotto Rame ricotto campione Alluminio Aldrey Tungsteno Ferro puro Acciaio Ferro silicio (%Si = 1% ÷ 5%) Argentana Manganina Costantana Carbone Zinco Stagno 0,0163 0,0178 0,0175 0,017241 0,0284 0,032 0,055 0,098 0,10 ÷ 0,25 0,27 ÷ 0,67 0,38 0,44 0,5 66,67 0,06 0,12 61,3 56,2 57,1 58 35,2 31,2 18,2 10,2 10 ÷ 4 3,7 ÷ 1,5 2,63 2,27 2 0,015 16,7 8,33 3,8 × 10–3 3,81 × 10–3 3,93 × 10–3 3,9 × 10–3 4 × 10–3 3,6 × 10–3 4,5 × 10–3 6 × 10–3 4,7 × 10–3 / 0,07 × 10–3 0,015 × 10–3 0,002 × 10–3 –0,45 × 10–3 3,7 × 10–3 4,3 × 10–3 Riguardo alla variazione della resistenza con la temperatura si possono fare, prendendo in esame la relazione [A1.16], le seguenti considerazioni: • • • essendo R0 e ϑ entrambi positivi, α0 e ΔR hanno lo stesso segno; se α0 è positivo lo è anche ΔR e, quindi, la resistenza aumenta con la temperatura, come avviene, anche se in misura minima, in molti materiali conduttori (rame, alluminio, argento ecc.) e in modo accentuato per i materiali usati nella costruzione dei termistori PTC (Positive Temperature Coefficient); se α0 è negativo lo è anche ΔR e, quindi, la resistenza diminuisce con la temperatura, come avviene in modo significativo in alcuni ossidi metallici usati per la costruzione dei termistori NTC (Negative Temperature Coefficient); 23 A1 • Grandezze elettriche • nel caso fosse verificata la condizione α0 = 0 si avrebbe ΔR = 0, ossia la resistenza non varierebbe con la temperatura (caso ideale); in realtà vi sono dei materiali che si avvicinano molto a questa condizione e vengono usati per costruire resistori campione da laboratorio, per i quali la variazione della resistenza comporterebbe un errore di misura. Un altro modo per valutare la variazione di resistenza con la temperatura si basa sul confronto tra i valori della resistenza a due diverse temperature, prescindendo dal valore assunto a 0 °C. Indicando con R1 e R2 i valori delle resistenze alle temperature ϑ1 e ϑ2 e applicando l’espressione [A1.17] si ottiene: R1 = R0 (1 + α 0ϑ1 ) R2 = R0 (1 + α 0ϑ 2 ) Facendo il rapporto tra le due espressioni e dividendo numeratore e denominatore per α0 si ha: 1 + ϑ2 R2 1 + α 0ϑ 2 α0 = = 1 R1 1 + α 0ϑ1 + ϑ1 α0 Ponendo: 1 + ϑ2 α Kθ = 0 [A1.21] 1 + ϑ1 α0 si ottiene: R2 = R1Kϑ [A1.22] Fattore di riporto della resistenza Relazione tra le resistenze a due diverse temperature Il coefficiente introdotto dà anche il rapporto tra le resistività e si ha pertanto: ρ2 = ρ1Kϑ [A1.23] Di particolare importanza pratica è il caso dei conduttori in rame e in alluminio, per i quali i valori del coefficiente di temperatura α0 sono rispettivamente pari a 0,004264 K–1 e 0,0043 K–1; sostituendo questi valori nella [A1.21] si ottiene: • rame: • Kϑ = 234, 5 + ϑ 2 234, 5 + ϑ1 [A1.24] Kϑ = 232, 5 + ϑ 2 232, 5 + ϑ1 [A1.25] alluminio: Un filo di tungsteno ha diametro 0,8 mm e lunghezza 25 m. Calcolare la resistività e la resistenza a 150 °C. ■ Dalla tabella A1.1 si ricava: ρ20 = 0, 055 Ω mm 2 m α 20 = 4, 5 × 10 −3 K −1 ESEMPIO 6 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 24 Applicando l’espressione [A1.20] per la resistività se ne ricava il valore a 150 °C: ρ = ρ20 ⎡⎣1 + α 20 (ϑ − 20 ) ⎤⎦ = 0, 055 ⎡⎣1 + 4, 5 × 10 −3 (150 − 20 ) ⎤⎦ = 0, 0872 Ω mm 2 m Si calcola quindi la sezione del conduttore e la sua resistenza a 150 °C: S= ESEMPIO 7 π d 2 3,14 × 0, 8 2 = = 0, 503 mm 2 4 4 R= ρl 0, 0872 × 25 = = 4, 334 Ω 0, 503 S Un conduttore di rame presenta, a 20 °C, la resistenza di 0,5 Ω. Calcolarne il valore a 90 °C e determinare l’aumento percentuale della resistenza. ■ Applicando le formule [A1.24] e [A1.22] si ottiene: Kϑ = 234, 5 + ϑ 2 234, 5 + 90 = = 1, 275 234, 5 + ϑ1 234, 5 + 20 R2 = R1Kϑ = 0, 5 × 1, 275 = 0, 6375 Ω L’aumento percentuale, riferito al valore della resistenza iniziale, è dato da: ΔR% = ESEMPIO 8 ( R − R1 ) × 100 = ( 0, 6375 − 0, 5 ) × 100 = 27, 5% ΔR × 100 = 2 0, 5 R1 R1 Un conduttore in alluminio presenta, a 35 °C, la resistenza di 2 Ω. Riscaldato, subisce un aumento di resistenza del 30%. Determinare la temperatura finale. ■ La variazione assoluta di resistenza si ricava applicando la formula inversa di quella vista nell’esempio precedente: ΔR% R1 30 × 2 = = 0, 6 Ω 100 100 La resistenza finale sarà pertanto pari a: ΔR = R2 = R1 + ΔR = 2 + 0, 6 = 2, 6 Ω Ricavando dalla [A1.22] il valore di Kϑ e applicando la [A1.25] si ottiene: Kϑ = e, infine: R2 2, 6 = = 1, 3 2 R1 232, 5 + ϑ 2 = 1, 3 232, 5 + 35 ϑ 2 = 1, 3 ( 232, 5 + 35 ) − 232, 5 = 115, 3 °C A1.9 Effetto Joule Tra i vari effetti provocati dal passaggio della corrente, particolarmente importante, ai fini della costruzione e del funzionamento delle apparecchiature elettriche, è il cosiddetto effetto Joule, consistente nella trasformazione in calore dell’energia elettrica prodotta dalla corrente. Per far avvenire il passaggio di corrente attraverso un conduttore di resistenza R, è necessario che il generatore impieghi una potenza elettrica P, per consentire la circolazione degli elettroni, potenza che, moltiplicata per il tempo di funzionamento, dà luogo a una energia che viene dissipata in calore all’interno del mezzo conduttore, a causa delle inte- 25 A1 • Grandezze elettriche razioni tra le particelle interessate alla conduzione. Il calore sviluppato determina il riscaldamento del conduttore e dell’eventuale isolante che lo circonda, facendo aumentare la temperatura fino a un regime termico di equilibrio tra il calore prodotto e quello dissipato. Partendo dal presupposto che la temperatura assunta da una qualunque apparecchiatura durante il funzionamento non può superare un determinato valore, dipendente principalmente dal tipo di isolamento, è evidente che la potenza dissipata che si trasforma in calore, di cui spesso quella per effetto Joule è però soltanto una componente, deve essere limitata, compatibilmente con la temperatura ammissibile e con l’efficacia dei mezzi di raffreddamento di cui l’apparecchiatura dispone. Per valutare quali siano i fattori da cui dipende il valore della potenza prodotta per effetto Joule si parte dall’espressione [A1.7] della potenza e si applica la legge di Ohm, ottenendo: P = VI = RII e, infine: P = RI 2 [A1.26] Potenza persa per effetto Joule da cui si vede che la potenza che si trasforma in calore è direttamente proporzionale alla resistenza e al quadrato della corrente. Sostituendo l’espressione della resistenza e introducendo la densità di corrente si ottiene: P= ρl ρl ( JS )2 = J 2 S 2 S S e, quindi: P = ρ J 2 lS [A1.27] L’esame della [A1.27] porta ad alcune interessanti conclusioni: • • • la potenza persa per effetto Joule è direttamente proporzionale alla resistività del materiale, aumentando la quale cresce la resistenza del mezzo e quindi le perdite; notevole peso ha la densità di corrente che influisce al quadrato: raddoppiando il suo valore quadruplica la potenza, triplicandolo la potenza diventa nove volte ecc.; questo implica che, per limitare le perdite per effetto Joule, occorre mantenere relativamente basso il valore della densità di corrente, per esempio da 2 a 10 A/mm2 per i cavi elettrici e da 2 a 5 A/mm2 per le macchine elettriche; la perdita per effetto Joule è direttamente proporzionale al prodotto lS, che rappresenta il volume del conduttore. Considerando unitario il volume si ha che il termine: PV = ρ J 2 [A1.28] rappresenta la potenza persa per effetto Joule per unità di volume, espressa in watt al metro cubo se le dimensioni del conduttore sono in metri e metri quadrati; tale fattore non dipende dalle dimensioni del conduttore, ma solo dalla densità di corrente e dalla resistività del materiale. La potenza persa per effetto Joule può anche essere espressa in funzione della tensione, nel modo seguente: P = VI = VGV Potenza persa per unità di volume Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 26 Potenza persa in funzione della tensione P = GV 2 [A1.29] Da quanto esposto risulta evidente l’aspetto negativo dell’effetto Joule, che provoca perdita di potenza, riscaldamento delle apparecchiature, diminuzione del rendimento delle macchine. L’effetto termico della corrente viene però anche sfruttato, per esempio nelle stufe elettriche, nei forni a resistenza, negli scaldacqua. ESEMPIO 9 Calcolare la perdita per effetto Joule in un conduttore lungo 500 m, di sezione 25 mm2, di rame (ρ = 0,0178 Ω mm2/m), che funziona con densità di corrente 6 A/mm2. ■ Applicando la [A1.27] si ha: P = ρ J 2lS = 0,0178 × 6 2 × 500 × 25 = 8010 W Considerando che il volume del conduttore è: Sl = 25 × 10 −6 × 500 = 0, 0125 m 3 la potenza persa per unità di volume vale: PV = ESEMPIO 10 8010 P = = 640 800 W m 3 Sl 0, 0125 ⎛ Ω mm2 ⎞ Calcolare la densità di corrente ammissibile in un conduttore di alluminio ⎜ ρ20 = 0,0284 , m ⎟⎠ ⎝ funzionante alla temperatura di 75 °C, di lunghezza 100 m e sezione 6 mm2, in modo che la potenza persa per effetto Joule sia non superiore a 500 W. ■ Utilizzando le formule [A1.25] e [A1.23] si riporta a 75 °C la resistività dell’alluminio: Kϑ = 232, 5 + 75 = 1, 218 232, 5 + 20 ρ75 = ρ20 Kϑ = 0, 0284 × 1, 218 = 0, 0346 Ω mm 2 m Applicando la formula inversa della [A1.27] si ottiene: J= P = ρ75lS 500 A = 4, 91 0, 0346 × 100 × 6 mm 2 Esercizi di verifica Esercizio 1 Di un resistore sono noti P = 0,5 W e I = 50 mA. Calcolare la tensione, la resistenza, la conduttanza, la carica e l’energia dopo 0,5 h di funzionamento. [ Risultati: V = 10 V; R = 200 ΩΩ ; G = 5 mS; Q = 90 C; W = 900 J] Esercizio 2 Di un resistore sono noti V = 5 V e R = 0,5 kΩ. Calcolare la corrente, la potenza e la conduttanza. [ Risultati: I = 0,01 A; P = 0,05 W; G = 2 mS] Esercizio 3 Un elettrodomestico è alimentato con tensione 230 V e assorbe la potenza di 460 W. Calcolare la corrente assorbita; calcolare inoltre la carica e l’energia per ogni ora di funzionamento. [ Risultati: I = 2 A; Q = 7200 C; W = 1,656 MJ ] Esercizio 4 Ai capi di un filo conduttore di lunghezza 16 m e diametro 1 mm vi è una caduta di tensione di 50 V quando circola una corrente di 2,5 A. Calcolare la resistenza del conduttore, la resistività del materiale e la densità di corrente. [ Risultati: R = 20 ΩΩ ; ρρ= 0,981 ××10–6 ΩΩ m; J = 3,18 A/mm2 ] Esercizio 5 Un filo conduttore in rame, di sezione 4 mm2 e lunghezza 100 m, funziona alla temperatura di 75 °C con densità di corrente 4 A/mm2. Calcolare la resistenza, la conduttanza, la conduttività, la corrente, la caduta di tensione e la potenza prodotta per effetto Joule. Calcolare inoltre la sezione di un filo conduttore in alluminio che abbia lo stesso valore di resistenza nelle stesse condizioni. [ Risultati: R = 0,541 ΩΩ ; G = 1,85 S; γγ= 46,3 S m/mm2; I = 16 A; V = 8,67 V; P = 138,5 W; SAl = 6,4 mm2 ] Esercizio 6 Un filo conduttore in tungsteno, avente ρ0 = 0,05 Ω mm2/m e α0 = 4,5 × 10–3 K–1, ha un diametro di 0,8 mm, è lungo 25 m e funziona alla temperatura di 150 °C con densità di corrente di 3,5 A/mm2. Calcolare, nelle condizioni di funzionamento, la resistenza elettrica, la corrente assorbita, la caduta di tensione, la potenza persa per effetto Joule, l’energia dissipata dopo cinque ore di funzionamento, la carica transitata in tale tempo. [ Risultati: R = 4,16 ΩΩ ; I = 1,76 A; V = 7,32 V; P = 12,9 W; W = 232 200 J; Q = 31 680 C ] Esercizio 7 Un resistore avente R20 = 600 Ω scaldandosi da 20 °C a 120 °C assume un valore di resistenza pari a 750 Ω. Calcolare la variazione percentuale di resistenza e il coefficiente α20. –3 –1 [ Risultati: ΔΔ R% = 25%; αα 20 = 2,5 ××10 K ] 27 Esercitazioni A1 • Grandezze elettriche Esercitazioni 28 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Test di verifica Quesiti a risposta aperta 1. Spiegare che cosa s’intende per intensità della corrente elettrica. 2. Disegnare e spiegare le caratteristiche della forma d’onda di una tensione sinusoidale raddrizzata a doppia semionda. 3. Che cos’è la tensione elettrica tra due punti di un circuito? Che differenza c’è tra la tensione e il potenziale? 4. Se, a parità di tensione, aumenta la corrente in un componente, come varia la potenza elettrica? 5. Definire la resistenza elettrica di un generico elemento circuitale. 6. Spiegare la differenza tra la resistenza elettrica e la resistività. 7. Definire la conduttanza elettrica di un generico elemento circuitale. 8. Spiegare la differenza tra la conduttanza elettrica e la conduttività. 9. Che cos’è il coefficiente di temperatura della resistività e come influisce sulla variazione della resistenza elettrica con la temperatura? 10. Spiegare come varia la potenza persa per effetto Joule in un elemento conduttore al variare della densità di corrente. 11. Che cos’è la potenza persa per effetto Joule per unità di volume? Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Che cosa indica la forma d’onda di una corrente? (Una sola risposta corretta) a L’andamento dell’intensità di corrente in funzione della tensione. b L’andamento dell’intensità di corrente in funzione del tempo. c L’andamento della densità di corrente in funzione del tempo. d L’andamento della densità di corrente in funzione della tensione. 2. Come si calcola la densità di corrente? (Una sola risposta corretta) a Mediante il rapporto tra l’intensità di corrente e la sezione del conduttore. b Mediante il prodotto tra l’intensità di corrente e la sezione del conduttore. c Mediante il rapporto tra l’intensità di corrente e la tensione. d Mediante il prodotto tra l’intensità di corrente e la tensione. 3. Che cos’è la potenza elettrica? (Più risposte corrette) a È il rapporto tra la tensione e l’intensità di corrente. b È il prodotto tra la tensione e l’intensità di corrente. c È l’energia fornita alle cariche elettriche nell’unità di tempo. d È il potenziale elettrico di un punto. 4. Che cos’è la resistività elettrica? (Più risposte corrette) a È la resistenza elettrica di un conduttore avente lunghezza e sezione unitarie. b È la conduttanza elettrica di un conduttore avente lunghezza e sezione unitarie. c È il rapporto tra la c.d.t. unitaria e l’intensità di corrente. d È il rapporto tra la c.d.t. unitaria e la densità di corrente. 5. Come varia la resistenza elettrica di un conduttore con la temperatura? (Una sola risposta corretta) a Aumenta con la temperatura solo se è negativo il suo coefficiente di temperatura della resistività. b Rimane in ogni caso costante al variare della temperatura. c Varia con la temperatura in funzione del valore e del segno del suo coefficiente di temperatura della resistività. d Aumenta con la temperatura nello stesso modo per tutti i materiali aventi coefficiente di temperatura positivo. 6. Per un resistore con coefficiente di temperatura positivo come varia la potenza persa per effetto Joule se aumenta la temperatura del componente? (Una sola risposta corretta) a Aumenta. b Rimane costante. c Diminuisce. d Le due grandezze non sono in relazione. 29 Esercitazioni A1 • Grandezze elettriche 30 A2 Bipoli elettrici e loro collegamenti Gli argomenti di questa unità verranno trattati ritenendo verificate le seguenti ipotesi: • il funzionamento dei circuiti verrà considerato in regime stazionario, ossia supponendo già esauriti eventuali fenomeni transitori e quindi con grandezze elettriche che hanno assunto definitivamente la propria forma d’onda; • si considererà la forma d’onda continua delle varie grandezze elettriche, così come definita al paragrafo A1.2, anche se le leggi e i principi introdotti hanno validità generale. A2.1 Concetto di bipolo elettrico In generale un sistema elettrico può essere visto come un insieme di componenti interconnessi tra loro. Vi sono molti elementi che vengono collegati al resto del sistema mediante due morsetti, come insegna l’esperienza comune (apparecchi illuminanti, elettrodomestici, conduttori di collegamento, pile elettriche ecc.). È quindi possibile definire come bipolo elettrico un componente (o un insieme di componenti riducibili a uno equivalente) che interagisce col resto del sistema elettrico in due punti soltanto. A B In questi punti si può immaginare che siano posti i morsetti di collegamento del bipolo, anche se, in realtà, tali morsetti possono non esserci. I concetti espressi sono illustrati nelle figure A2.1 e A2.2. Ogni bipolo è caratterizzato dalle due seguenti grandezze: • • la tensione V tra i punti A e B, pari alla d.d.p. elettrico tra i due punti; la corrente I che circola tra i punti A e B. Figura A2.1 Componente elettrico rappresentato con il simbolo del bipolo. A A Insieme di componenti variamente collegati B Figura A2.2 Bipolo rappresentante un insieme di componenti variamente collegati. B 31 A2 • Bipoli elettrici e loro collegamenti A2.2 Convenzioni di segno La tensione e la corrente possono essere positive o negative, dove i termini precedenti assumono i seguenti significati: • • la tensione è positiva sul morsetto A del bipolo (e quindi negativa su B) quando un voltmetro, inserito con il suo morsetto “+” nel punto A, dà una lettura positiva (figura A2.3); se il voltmetro, lasciando invariata l’inserzione, fornisce una lettura negativa, vuol dire che la tensione è positiva in B; la corrente è positiva nel percorso tra A e B all’interno del bipolo quando un amperometro, inserito con il suo morsetto “+” in corrispondenza di A, dà una lettura positiva (figura A2.4); se l’amperometro, lasciando invariata l’inserzione, fornisce una lettura negativa, vuol dire che la corrente è positiva nel percorso da B ad A. Il segno positivo viene indicato sugli schemi con il simbolo “+” per la tensione e con la freccia per la corrente. A volte si usa la freccia anche per la tensione. I A + A + A + V = VA – VB > 0 V – Figura A2.3 Significato di tensione positiva. – B B Figura A2.4 Significato di corrente positiva. Supponendo di aver stabilito che la tensione è positiva in un punto (A o B), la corrente può essere entrante o uscente da tale punto. Per l’esatta definizione della caratteristica di un bipolo, ossia del legame tra la tensione e la corrente, occorre fissare una convenzione di segno che permetta di definire operativamente i versi della tensione e della corrente del bipolo, precisando come si intendono misurate queste due grandezze. Vengono utilizzate le due seguenti convenzioni di segno: • • convenzione di segno degli utilizzatori (figura A2.5 a, b): si considera positivo il verso della corrente quando la stessa, all’interno del bipolo, va dal morsetto positivo a quello negativo della tensione, ossia entra nel bipolo dal punto con tensione positiva; convenzione di segno dei generatori (figura A2.6 a, b): si considera positivo il verso della corrente quando la stessa esce dal bipolo dal morsetto positivo della tensione. Le due convenzioni di segno indicate possono essere spiegate nel seguente modo: un generatore è tale in quanto fornisce energia alle cariche elettriche, forzandole all’esterno di esso dal polo positivo a quello negativo, mentre l’utilizzatore, assorbendo energia elettrica dal circuito esterno, si comporta in modo opposto. I a) I + – + – V V V V – + – + b) Figura A2.5 a, b Convenzione di segno degli utilizzatori. I a) b) Figura A2.6 a, b Convenzione di segno dei generatori. I Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 32 A2.3 Caratteristica esterna Tra la tensione e la corrente di un bipolo esiste in generale una relazione, che può essere espressa in forma analitica mediante leggi del tipo V = f (I ) e I = g(V ), ossia assumendo come variabile indipendente la corrente o la tensione, oppure in forma grafica sul piano cartesiano. La curva che indica il legame tensione-corrente viene detta caratteristica esterna del bipolo (o caratteristica volt-amperometrica). L’aggettivo “esterna” è significativo: esso indica infatti che il grafico descrive il comportamento del bipolo verso l’esterno, ossia nei confronti del circuito a cui è collegato, senza tener conto dei fenomeni che avvengono all’interno del bipolo stesso. Riguardo la rappresentazione grafica della caratteristica, esistono due diverse modalità: • • ponendo sull’asse delle ascisse la corrente e su quello delle ordinate la tensione si rappresenta graficamente la legge V = f (I ); ponendo sull’asse delle ascisse la tensione e su quello delle ordinate la corrente si rappresenta graficamente la legge I = g (V). Le figure A2.7 e A2.8 mostrano la caratteristica dello stesso bipolo (per ora non specificato) nei due modi indicati. I V 10 V 50 A 50 A 0 I Figura A2.7 Caratteristica esterna di un bipolo nella forma V = f(I). Figura A2.8 Caratteristica esterna di un bipolo nella forma I = g(V ). 0 10 V V I due tipi di rappresentazione grafica possono essere usati indifferentemente; nel prosieguo del testo si utilizzerà prevalentemente il primo tipo. La forma della caratteristica esterna consente di classificare i bipoli in: • • bipoli lineari, aventi la caratteristica rappresentabile mediante una retta; bipoli non lineari, il cui comportamento non è rappresentabile tramite una retta. Sono di tipo lineare i bipoli aventi le caratteristiche indicate nelle figure A2.7 e A2.8, mentre la figura A2.9 rappresenta la caratteristica di un elemento non lineare (diodo). A2 • Bipoli elettrici e loro collegamenti I O Figura A2.9 Caratteristica esterna di un bipolo non lineare (diodo). V A2.4 Tensione a vuoto e corrente di cortocircuito Esaminando la caratteristica esterna di un generico bipolo elettrico è possibile definire le due seguenti grandezze: • tensione a vuoto V0: è la tensione che si ha ai morsetti del bipolo quando è nulla la corrente che vi circola, ossia quando il bipolo funziona a vuoto; essa è rappresentata dal segmento intercettato dalla caratteristica esterna sull’asse della tensione (figura A2.10); V V0 Figura A2.10 Tensione a vuoto e corrente di cortocircuito. • O Icc I corrente di cortocircuito Icc: è la corrente che si manifesta nel bipolo quando è nulla la tensione ai morsetti, ossia quando gli stessi sono chiusi in cortocircuito; graficamente è rappresentata dal segmento intercettato dalla caratteristica esterna sull’asse della corrente (figura A2.10). In base ai valori assunti da V0 e Icc i bipoli si dividono in: • • bipoli passivi (o inerti), quando sia la tensione a vuoto che la corrente di cortocircuito sono nulle e, di conseguenza, la caratteristica passa per l’origine degli assi; bipoli attivi, quando la tensione a vuoto e la corrente di cortocircuito sono entrambe diverse da zero e la caratteristica esterna non passa per l’origine degli assi. In sostanza, come si vedrà meglio in seguito, in un bipolo attivo è possibile avere tensione ai morsetti anche in assenza di corrente (o corrente in assenza di tensione), mentre nel bipolo passivo l’annullamento della tensione implica necessariamente anche quello della corrente. La differenza risulta evidente considerando il comportamento di una batteria elettrica per auto e di una lampada: nel primo caso aprendo il circuito si annulla la corrente, ma la tensione ai morsetti rimane (tensione a vuoto), mentre nel secondo l’apertura del circuito determina lo spegnimento della lampada e l’annullamento anche della tensione. 33 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 34 A2.5 Bipoli ideali Lo studio di un circuito elettrico richiede, in genere, una operazione di “modellizzazione” del circuito stesso, nel senso che occorre rappresentare un sistema, formato da componenti reali come generatori, utilizzatori, conduttori di collegamento ecc., mediante degli elementi aventi dei comportamenti definiti e soggetti a determinate ipotesi semplificative. Per questa ragione vengono introdotti i bipoli ideali, che sono dei bipoli lineari, di tipo astratto, aventi determinate proprietà e dalla cui composizione si possono ricavare dei bipoli reali, ancora di tipo lineare. Generatore ideale di tensione È un bipolo attivo che mantiene ai suoi morsetti una tensione costante in valore e segno, qualunque sia la corrente erogata. La tensione si indica con E e prende il nome di tensione impressa o forza elettromotrice; la sua equazione caratteristica è: V=E Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura A2.11 a, b. V I + + Figura A2.11 a, b Generatore ideale di tensione: a) simbolo; b) caratteristica esterna. E V V=E – O a) I b) La potenza erogata dal generatore è data da: P = VI = EI Generatore ideale di corrente È un bipolo attivo che fornisce una corrente costante in valore e segno, qualunque sia la tensione ai suoi morsetti. La corrente si indica con I0 e prende il nome di corrente impressa; la sua equazione caratteristica è: I = I0 Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura A2.12 a, b. V I + I = I0 Figura A2.12 a, b Generatore ideale di corrente: a) simbolo; b) caratteristica esterna. I0 V O – a) b) b) I 35 A2 • Bipoli elettrici e loro collegamenti La potenza erogata dal generatore è data da: P 5 VI 5 VI0 Resistore ideale È un bipolo passivo che conserva una resistenza elettrica costante qualunque siano i valori assunti dalla tensione e dalla corrente; il suo simbolo è riportato nella figura A2.13 a. La sua equazione caratteristica si desume dalla legge di Ohm ed è: V=RI oppure: I =G V a seconda che si consideri come parametro la resistenza o la conduttanza. La caratteristica esterna è una retta passante per l’origine, avente inclinazione dipendente dal valore della resistenza (figura A2.13 b). I V + V = RI R V – I O a) b) Figura A2.13 a, b Resistore ideale: a) simbolo; b) caratteristica esterna. Questo tipo di bipolo approssima il comportamento di un resistore reale, qualora si possano trascurare le variazioni di resistenza dovute alla temperatura e ad altre cause. La potenza assorbita dal resistore è data da: V2 P 5 VI 5 RI 2 5 ––– 5 GV 2 R Circuito aperto ideale È un bipolo passivo interessato da corrente nulla qualunque sia la tensione ai suoi morsetti e pertanto la sua equazione è: I=0 Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura A2.14 a, b. I V + V I=0 – a) O b) I Figura A2.14 a, b Circuito aperto ideale: a) simbolo; b) caratteristica esterna. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 36 La potenza elettrica del bipolo è nulla, essendo data da: P = VI I=0 con In pratica, questo bipolo approssima il comportamento di un qualunque circuito aperto, come quello costituito dallo strato d’isolante tra i due poli di un interruttore, entro un determinato limite di tensione, superato il quale la tenuta dell’isolante viene meno e tra i due poli si manifesta la scarica (arco elettrico). Il circuito aperto ideale può anche essere visto come un resistore ideale di resistenza infinita, che non consente il passaggio di corrente qualunque sia la tensione applicata. Cortocircuito ideale È un bipolo passivo che mantiene ai suoi morsetti tensione nulla qualunque sia il valore della corrente e pertanto la sua equazione è: V =0 Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura A2.15 a, b. + Figura A2.15 a, b Cortocircuito ideale: a) simbolo; b) caratteristica esterna. V I V V=0 – I O b) a) La potenza elettrica del bipolo è nulla, essendo data da: P = VI con V=0 Il cortocircuito ideale è assimilabile a un resistore ideale con resistenza nulla, per il quale si ha sempre V = 0 3 I = 0 e quindi rappresenta il comportamento di un qualsiasi collegamento elettrico per il quale sia trascurabile la resistenza. A2.6 Maglie e nodi, leggi di Kirchhoff Si consideri un insieme di bipoli elettrici collegati tra loro, costituenti in generale una rete elettrica. Si definisce maglia una qualunque successione di bipoli della rete, scelti in modo da costituire un percorso chiuso. Si definisce nodo un qualsiasi punto della rete a cui sono connessi più di due bipoli. Si consideri la rete rappresentata nella figura A2.16, costituita da sei generici bipoli collegati tra loro da corto circuiti ideali; in essa si possono individuare tre maglie (percorsi ABCDEFGA, ABCDA, ADEFGA) e due nodi (punti A e D), a ognuno dei quali sono collegati tre bipoli. Gli altri punti della rete indicati con lettere non sono nodi, dato che non soddisfano la condizione enunciata, essendo collegati a due soli bipoli. Si definiscono lati di una rete le parti che collegano tra loro due nodi adiacenti e che comprendono uno o più bipoli. 37 A2 • Bipoli elettrici e loro collegamenti A G B 4 1 F 5 3 2 E 6 D Figura A2.16 Esempio di rete di bipoli elettrici. C Nel caso della figura A2.16 vi sono tre lati, costituiti dai percorsi tra i nodi A e D e comprendenti, rispettivamente, i bipoli 1 e 2, il bipolo 3 e i bipoli 4, 5 e 6. Ai nodi e alle maglie di una rete vengono applicate le leggi di Kirchhoff delle correnti e delle tensioni, detti anche primo e secondo principio di Kirchhoff. Legge di Kirchhoff delle correnti (o primo principio di Kirchhoff) Si consideri (figura A2.17) il nodo A di una generica rete elettrica, in cui convergono i bipoli 1, 2, 3, 4, 5, ognuno percorso da corrente nel verso indicato. 2 I2 I1 1 A I5 I3 3 I4 5 4 Figura A2.17 Legge di Kirchhoff delle correnti. In regime stazionario non ci deve essere variazione di carica elettrica nel nodo, in modo che il suo potenziale rimanga costante e quindi, nello stesso intervallo di tempo, alla carica che arriva al nodo deve corrispondere una uguale quantità di carica in partenza dallo stesso. Dato che la carica nell’unità di tempo corrisponde alla intensità di corrente, risulta evidente che la corrente totale entrante nel nodo (somma delle singole correnti dirette verso il nodo) deve essere uguale alla corrente totale uscente dal nodo (somma delle singole correnti dirette dal nodo verso l’esterno). Quanto sopra costituisce la legge di Kirchhoff delle correnti (KLC: Kirchhoff ’s Law Currents), così esprimibile: ÈÈla somma delle correnti dirette verso un nodo di una rete elettrica è uguale alla somma delle correnti che se ne allontanano. In forma analitica si ha: I1 + I 3 + I 4 = I 2 + I 5 [A2.1] Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 38 Portando tutti i termini al primo membro, l’equazione [A2.1] diventa: I1 − I 2 + I 3 + I 4 − I 5 = 0 [A2.2] in cui le varie correnti compaiono in valore e segno, positive quelle entranti e negative quelle uscenti. Poiché cambiando segno a tutti i termini l’equazione [A2.2] rimane soddisfatta, si ha anche: − I1 + I 2 − I 3 − I 4 + I 5 = 0 [A2.3] in cui figurano come negative le correnti entranti e con segno positivo quelle uscenti. Le considerazioni precedenti consentono di esprimere la legge di Kirchhoff delle correnti anche nel modo seguente: ÈÈattribuendo un verso arbitrario alle correnti che confluiscono in un nodo, la somma algebrica delle varie intensità di corrente deve essere nulla. L’arbitrarietà del verso è giustificata dall’equivalenza delle espressioni [A2.2] e [A2.3]. È evidente però che, in base al regime di funzionamento della rete, i versi delle varie correnti sono definiti. Come si vedrà in dettaglio nel Modulo B, riguardante la risoluzione di reti complesse, l’applicazione dei principi di Kirchhoff porta a un sistema di equazioni aventi come incognite le correnti dei vari lati, risolvendo il quale si determinano, in valore e segno, le varie correnti. L’esame dei segni dei vari risultati porta alle seguenti conclusioni: • • ESEMPIO 1 per i lati con correnti positive il verso effettivo della corrente corrisponde a quello arbitrariamente scelto all’atto della scrittura delle equazioni; per i lati con correnti negative il verso effettivo della corrente è opposto a quello arbitrario. Calcolare, per la parte di rete di figura A2.18, il valore della corrente nel bipolo 3. I1 = 0,5 A 1 I2 = 1 A 2 A I3 3 Figura A2.18 Esempio 1. ■ La corrente I3 dovrà essere senz’altro diretta verso il nodo A, per bilanciare la maggior corrente uscente e, quindi, si avrà: I1 + I 3 = I 2 da cui: I 3 = I 2 − I1 = 1 − 0, 5 = 0, 5 A 39 A2 • Bipoli elettrici e loro collegamenti Legge di Kirchhoff delle tensioni (o secondo principio di Kirchhoff) Si consideri la maglia rappresentata nella figura A2.19, formata da cinque generici bipoli, sui quali sono state indicate le polarità delle tensioni. Se, partendo da un punto generico (per esempio dal nodo A), si effettua un percorso chiuso secondo un verso di percorrenza arbitrario, orario o antiorario, e si sommano le tensioni dei singoli bipoli, si ottiene una tensione risultante nulla, in quanto la d.d.p. elettrico tra un punto e se stesso è necessariamente zero (VAA = 0). A + 5 V5 E – – + 1 V4 4 V1 – + + B V3 + V2 2 – – D 3 Figura A2.19 Legge di Kirchhoff delle tensioni. C Supponendo di percorrere la maglia in senso antiorario e considerando positive le tensioni dei bipoli che presentano, in base al senso di percorrenza scelto, come punto d’ingresso il morsetto con tensione positiva e come punto d’uscita quello negativo, si ha: V1 + V2 − V3 + V4 − V5 = 0 [A2.4] Cambiando segno a tutti i termini, l’equazione [A2.4] rimane soddisfatta e quindi si ha anche: −V1 − V2 + V3 − V4 + V5 = 0 [A2.5] Il cambiamento di segno equivale a considerare positive le tensioni dei bipoli che vengono percorsi dal morsetto negativo a quello positivo della tensione e quindi la scelta della convenzione di segno è indifferente. L’equazione [A2.5] si ottiene anche percorrendo la maglia in senso orario e adottando la prima convenzione di segno, il che dimostra che anche la scelta del senso di percorrenza è ininfluente sull’equazione. Quanto sopra costituisce la legge di Kirchhoff delle tensioni (KLV: Kirchhoff ’s Law Voltages), così esprimibile: ÈÈla somma algebrica delle tensioni che agiscono in qualsiasi maglia di una rete elettrica è uguale a zero. Nelle espressioni [A2.4] e [A2.5] le tensioni dei singoli bipoli dovranno essere poi esplicitate, utilizzando le leggi relative ai bipoli stessi, come evidenziato nell’esempio seguente. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 40 ESEMPIO 2 Scrivere l’equazione di Kirchhoff delle tensioni per la maglia di figura A2.20. A E1 + – + R3 – I3 R1 – I1 + I2 C Figura A2.20 Esempio 2. – + E2 + R2 – B ■ Nello schema in esame i tre lati della maglia sono costituiti da generatori ideali di tensione e da resistori; per questi bipoli valgono le seguenti regole: • • le tensioni dei generatori ideali sono già definite in valore e segno, dato che corrispondono alle f.e.m.; le tensioni dei resistori sono date dai prodotti V = RI, con il segno positivo nel morsetto in cui entra la corrente (convenzione di segno degli utilizzatori). Percorrendo la maglia in senso antiorario e considerando positive le tensioni dei bipoli in cui si entra dal morsetto “+”, l’equazione richiesta è: E1 − R1 I1 − E2 + R2 I 2 − R3 I 3 = 0 [A2.6] È interessante osservare che per i resistori aventi corrente con il verso concorde a quello di percorrenza della maglia le relative tensioni figurano nell’equazione con il segno positivo e viceversa. Dall’esempio precedente si possono ricavare le seguenti regole pratiche per la scrittura della legge di Kirchhoff delle tensioni: ÈÈper i generatori ideali di tensione le relative f.e.m. saranno considerate positive se, in base al verso di percorrenza scelto, si entra dal morsetto positivo del generatore stesso e viceversa; ÈÈper i resistori le relative tensioni saranno considerate positive se il verso di percorrenza coincide con quello della corrente e viceversa. Dato che è possibile sempre invertire il segno dei vari termini dell’equazione è corretta anche la scelta opposta; nel prosieguo del testo, per evitare confusioni, le equazioni delle tensioni verranno scritte con le convenzioni sopra indicate. A2.7 Tensione tra due punti Si riconsideri il circuito di figura A2.20 dell’esempio 2. L’equazione [A2.6] può essere scritta nel modo seguente: E1 − R1 I1 − E2 + R2 I 2 = R3 I 3 Il secondo membro dell’equazione rappresenta la tensione sul resistore R3, ossia la tensione tra i punti A e B; data l’uguaglianza dei due membri è evidente che anche il primo corrisponde alla stessa tensione VAB e quindi si può scrivere: 41 A2 • Bipoli elettrici e loro collegamenti VAB = R3 I 3 VAB = E1 − R1 I1 − E2 + R2 I 2 Questo consente di formulare la seguente regola per il calcolo della tensione tra due punti di una rete elettrica: ÈÈper calcolare la tensione tra due punti di una rete è necessario scegliere un percorso qualsiasi che vada dal primo al secondo punto e sommare le tensioni dei vari bipoli incontrati lungo il percorso, secondo le regole indicate per la legge di Kirchhoff delle tensioni, ossia considerando positive le f.e.m. dei bipoli attivi quando il primo morsetto incontrato è il “+” e viceversa e positive le tensioni sui resistori quando il percorso coincide con quello della corrente e viceversa. Calcolare la tensione VAC per la rete di figura A2.21, di cui sono già note le f.e.m. dei bipoli attivi e le correnti nei vari lati. R1 R3 A I2 I1 B I5 I4 I3 + + E1 R4 R2 E5 ESEMPIO E1 = 80 V I1 = 2,75 A I2 = 1,25 A I3 = 1,5 A I4 = 0,5 A I5 = 1 A 3 R1 = 20 Ω R2 = 20 Ω R3 = 10 Ω R4 = 20 Ω E5 = 10 V Figura A2.21 Esempio 3. C ■ Per andare da A a C sono possibili quattro differenti percorsi e quindi si può calcolare la tensione richiesta in quattro modi differenti, ottenendo sempre lo stesso risultato: VAC = − R1 I1 + E1 = −20 × 2, 75 + 80 = 25 V VAC = R2 I 2 = 20 × 1,2 25 = 25 V VAC = R3 I 3 + R4 I 4 = 10 × 1, 5 + 20 × 0, 5 = 25 V VAC = R3 I 3 + E5 = 10 × 1, 5 + 10 = 25 V La scelta del percorso più comodo per calcolare la tensione tra due punti dipende dai dati a disposizione; nel caso in esame, conoscendo tutte le correnti, era possibile avvalersi di tutti i percorsi; è evidente che quello che consente il calcolo più immediato è il percorso che comprende il solo resistore R2. Per la rete di figura A2.22 calcolare la tensione VAB ai capi del generatore ideale di corrente. A I2 + I01 B ESEMPIO R1 E1 R2 I01 = 0,5 A R1 = 50 Ω E1 = 12 V R2 = 100 Ω Figura A2.22 Esempio 4. 4 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 42 ■ Il generatore ideale di corrente è un bipolo in cui è definito il valore della corrente, ma non quello della tensione ai capi, che dipende dal regime di funzionamento del circuito; per questa ragione non è possibile scegliere come percorso quello comprendente il generatore stesso. Ricavando la tensione dai due percorsi possibili e tenendo conto che I2 = 0,12 A (E1/R2), si ottiene: VAB = R1 I 01 + E1 = 50 × 0, 5 + 12 = 37 V VAB = R1 I 01 + R2 I 2 = 500 × 0, 5 + 100 × 0,12 = 37 V A2.8 Bipoli in serie, in parallelo, in serie-parallelo Si consideri, nel circuito di figura A2.22, il collegamento tra il generatore ideale di corrente I01 e il resistore R1. Esso è tale che la corrente impressa dal generatore interessa anche il resistore, non essendoci bipoli intermedi in grado di derivare una parte della corrente. Tale collegamento è detto in serie; in generale si ha che due o più bipoli sono collegati in serie quando sono soggetti alla stessa corrente. Il collegamento in serie è caratterizzato dall’assenza di nodi tra i vari bipoli, dato che nei punti intermedi (punto A di figura A2.22) confluiscono sempre due soli bipoli. Nella figura A2.23 è rappresentata una serie di n bipoli, tutti caratterizzati dalla stessa corrente I ma da tensioni diverse V1, V2 ,…,Vn e facenti capo ai punti A e B. Nei riguardi della rete a cui sono collegati il complesso è equivalente a un unico bipolo, avente come corrente il valore I e come tensione totale la tensione VAB, calcolata col metodo della tensione tra due punti. + A I 1 V1 + VAB 2 A I V2 VAB − Figura A2.23 Serie di n bipoli e bipolo equivalente. n − B Vn B Si parla in questo caso di equivalenza esterna, nel senso che è possibile sostituire a una serie di bipoli un bipolo equivalente avente la stessa tensione e la stessa corrente, senza modificare il comportamento del circuito esterno. L’equivalenza non vale ai fini interni: è evidente, infatti, che nel bipolo equivalente non figurano più le tensioni dei singoli bipoli componenti. 43 A2 • Bipoli elettrici e loro collegamenti Si consideri ora, sempre per il circuito di figura A2.22, il collegamento tra il generatore ideale di tensione E1 e il resistore R2. I due bipoli sono connessi in modo tale che la tensione impressa dal generatore agisce anche sul resistore, ossia sono sottoposti alla stessa tensione. Tale collegamento è detto in parallelo o in derivazione; in generale si ha che due o più bipoli sono collegati in parallelo quando sono soggetti alla stessa tensione. Il collegamento in parallelo è caratterizzato dal fatto che i bipoli sono collegati agli stessi nodi della rete. Nella figura A2.24 è rappresentato un parallelo di n bipoli, tutti caratterizzati dalla stessa tensione V ma da correnti diverse I1, I2 ,…, In e collegati ai nodi A e B. Anche in questo caso è possibile sostituire il complesso di n bipoli con un unico bipolo equivalente, caratterizzato dalla stessa tensione V e dalla corrente totale I, somma algebrica della corrente dei singoli bipoli. I + A In I1 I2 V 1 I + n 2 V − − A B B Figura A2.24 Parallelo di n bipoli e bipolo equivalente. Si definiscono reti di tipo serie-parallelo quelle reti costituite da bipoli tutti collegati in serie o in parallelo; in questi casi si può arrivare al bipolo equivalente mediante successive riduzioni di bipoli in serie o in parallelo. Non tutte le reti sono di tipo serie-parallelo: un esempio è la rete a ponte di figura A2.25. A 1 B 2 C 3 4 5 D In questo caso non è possibile individuare una successione di operazioni di riduzione di tipo serie-parallelo che consenta di arrivare al bipolo equivalente. Nel caso che i bipoli siano tutti resistori, il bipolo equivalente si può determinare con le trasformazioni stella-triangolo di cui al paragrafo A2.14. Figura A2.25 Rete a ponte. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 44 A2.9 Collegamento in serie dei resistori Si considerino (figura A2.26) n resistori collegati in serie e quindi interessati dalla stessa corrente I, circolante dal morsetto A al morsetto B in seguito all’applicazione della tensione V ai capi della serie. I A + R1 + V1 – + R2 I A + V2 – Req V V + Ri Vi B – – + Figura A2.26 n resistori in serie e resistore equivalente. Rn Vn – B – Il problema è quello di determinare la resistenza del resistore equivalente alla serie, ossia di quel resistore che, sottoposto alla stessa tensione, assorbe il medesimo valore di corrente; l’inserzione del resistore equivalente al posto della serie originaria non comporta variazioni per la rete esterna di alimentazione. Tenendo conto che le tensioni sui singoli resistori hanno tutte la polarità positiva nel punto di ingresso della corrente, la tensione totale tra i punti A e B si calcola semplicemente come somma delle tensioni dei singoli resistori: V = R1 I + R2 I + … K + Rn I V = ( R1 + R2 + … K + Rn ) I [A2.7] Applicando la legge di Ohm al resistore equivalente, di resistenza Req, si ottiene: V = Req I Resistenza equivalente nel collegamento in serie [A2.8] Il confronto tra le espressioni [A2.7] e [A2.8] consente di trovare immediatamente la formula per il calcolo della resistenza equivalente di una serie di n resistori: Req = R1 + R2 + K … + Rn [A2.9] Dall’espressione [A2.9] discende la regola: ÈÈla resistenza equivalente di n resistori in serie è data dalla somma delle resistenze dei singoli resistori. 45 A2 • Bipoli elettrici e loro collegamenti La [A2.9] può anche essere scritta in forma contratta, indicando con Ri la resistenza del generico termine i-esimo della serie e introducendo il concetto di sommatoria: n Req = ∑ Ri [A2.10] i =1 Nel caso particolare di n resistori aventi uguale resistenza R, la resistenza equivalente risulta pari a n volte la resistenza di un singolo resistore: Req = nR [A2.11] Serie di n resistori uguali Tenendo conto che, per effetto Joule, ogni resistore assorbe dal circuito esterno una potenza elettrica data dall’espressione [A1.26], le potenze assorbite dai singoli resistori della serie sono pari a: P1 = R1I 2 P2 = R2I 2 ... Pn = RnI 2 La potenza totale assorbita dalla serie risulta pari a: Pt = R1 I 2 + R2 I 2 + K … + Rn I 2 = ( R1 + R2 + K … + Rn ) I 2 [A2.12] Pt = Req I 2 [A2.13] e, quindi: Potenza totale della serie L’espressione [A2.13] porta alla conclusione, a cui si poteva arrivare anche intuitivamente, che: ÈÈla potenza totale assorbita da un gruppo di resistori in serie è, a parità di corrente, uguale a quella assorbita dal resistore equivalente. Calcolare la resistenza equivalente di una serie di tre resistori aventi resistenze pari a 100 Ω, 180 Ω, 220 Ω . Calcolare le potenze assorbite dai singoli resistori e quella totale, supponendo di applicare alla serie una tensione totale di 15 V. ■ La resistenza equivalente è data da: Req = R1 + R2 + R3 = 100 + 180 + 220 = 500 Ω La corrente che interessa tutta la serie è pari a: I= V 15 = = 0, 03 A = 30 mA Req 500 Le potenze dei singoli resistori sono date da: P1 = R1 I 2 = 100 × 0, 032 = 0, 09 W = 90 mW P2 = R2 I 2 = 180 × 0, 032 = 0,162 W=162 mW P3 = R3 I 2 = 220 × 0, 032 = 0,198 W = 198 mW La potenza totale può essere calcolata nei due seguenti modi, ottenendo il medesimo risultato: Pt = P1 + P2 + P3 = 90 + 162 + 198 = 450 mW Pt = Req I 2 = 500 × 0,, 032 = 0, 45 W = 450 mW ESEMPIO 5 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 46 ESEMPIO 6 Una serie di quattro resistori uguali, alimentata con tensione 12 V, assorbe la potenza di 2 W. Calcolare il valore della resistenza di ogni resistore. ■ Per risolvere il quesito è opportuno modificare la [A2.13], cercando un legame tra la potenza totale e la tensione. V ; sostituendo nella [A2.13] e semplificando si ha: Dalla legge di Ohm si ottiene I = Req Pt = V2 Req [A2.14] La formula inversa della [A2.14] consente di ricavare la resistenza equivalente: Req = V 2 12 2 = = 72 Ω 2 Pt Trattandosi di quattro resistenze uguali, la resistenza di ogni resistore è R= Req 4 = 1 di quella totale: 4 72 = 18 Ω 4 A2.10 Regola del partitore di tensione Si riconsideri la serie di figura A2.26, con lo scopo di calcolare la tensione ai capi di un qualsiasi resistore. Applicando la legge di Ohm a un generico resistore della serie (termine i-esimo), si ha: Vi = Ri I Ricavando la corrente dalla [A2.8] e sostituendo si ha: V Vi = Ri Req ossia: Tensione ai capi di un generico resistore della serie Vi = V Ri R1 + R2 + … K + Rn [A2.15] L’espressione [A2.15] consente di calcolare la tensione ai capi di un resistore della serie in funzione della tensione totale e costituisce la regola del partitore di tensione, così esprimibile: ÈÈla tensione su un qualsiasi resistore di un gruppo di resistori connessi in serie è pari alla tensione totale moltiplicata per un coefficiente di riduzione, dato dal rapporto tra la resistenza del resistore considerato e quella equivalente della serie. È possibile notare che la tensione è proporzionale alla resistenza e quindi per il collegamento in serie vale la regola che: ÈÈil resistore di resistenza maggiore è soggetto alla tensione maggiore e viceversa, ossia la tensione si ripartisce in maniera direttamente proporzionale alle resistenze dei vari elementi della serie. Nel caso di n resistenze uguali di valore R, l’espressione [A2.15] diventa: Vi = V R nR 47 A2 • Bipoli elettrici e loro collegamenti da cui: V Vi = n [A2.16] Ripartizione della tensione tra n resistori uguali in serie e, quindi, la tensione totale si ripartisce in n parti uguali. Calcolare le tensioni parziali ai capi dei tre resistori dell’esempio 5. ESEMPIO 7 ■ Applicando la regola del partitore di tensione si ha: V1 = V R1 100 = 15 = 3V R1 + R2 + R3 100 + 180 + 220 V3 = V 220 R3 = 6, 6 V = 15 100 + 180 + 220 R1 + R2 + R3 V2 = V R2 180 = 15 = 5, 4 V R1 + R2 + R3 100 + 180 + 220 A2.11 Collegamento in parallelo dei resistori Si considerino (figura A2.27) n resistori collegati in parallelo tra i nodi A e B e quindi soggetti tutti alla stessa tensione V, supposta positiva sul morsetto A. Nei singoli resistori, da A verso B, circoleranno delle correnti, la cui somma, per il primo principio di Kirchhoff, sarà pari alla corrente totale I. I A Figura A2.27 n resistori in parallelo e resistore equivalente. + I I2 I1 R1 Ii R2 Ri In Rn V Req A + V – B B – Anche in questo caso il problema consiste nel determinare la resistenza del resistore equivalente, che sarà pertanto interessato dalla corrente totale e dalla tensione V comune a tutti i resistori. Utilizzando le conduttanze dei vari resistori si ottiene la corrente totale: I = I1 + I 2 + … K + I n = G1V + G2V + K … + GnV I = ( G1 + G2 + K … + Gn )V [A2.17] Applicando la stessa legge al resistore equivalente, di conduttanza Geq, si ottiene: I = GeqV [A2.18] Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 48 Il confronto tra la [A2.17] e la [A2.18] consente di esprimere la conduttanza equivalente in funzione delle conduttanze dei singoli resistori: Conduttanza equivalente nel collegamento in parallelo Geq = G1 + G2 + … K + Gn [A2.19] Dall’espressione [A2.19] discende la regola: ÈÈla conduttanza equivalente di n resistori in parallelo è data dalla somma delle conduttanze dei singoli resistori. Indicando con Gi la conduttanza del termine i-esimo del parallelo, si ha anche: n Geq = ∑ Gi [A2.20] i =1 Nel caso particolare di n resistori aventi uguale conduttanza G, la conduttanza equivalente risulta pari a n volte la conduttanza di un singolo resistore: Conduttanza equivalente di n resistori uguali in parallelo Geq = nG [A2.21] Nota la conduttanza equivalente, è immediato il calcolo della resistenza equivalente, utilizzando l’espressione generale: Req = 1 Geq Volendo comunque esprimere la resistenza equivalente in funzione delle singole resistenze, si può esplicitare la formula precedente, ottenendo: Resistenza equivalente nel collegamento in parallelo Req = 1 K + Gn G1 + G2 + … Req = 1 1 1 1 + + ... + R1 R2 Rn [A2.22] Nel caso di n resistori uguali, dalla [A2.21] si ottiene facilmente: Req = 1 1 1 = = Geq nG n 1 R da cui: Parallelo di n resistori uguali Req = R n [A2.23] L’espressione [A2.23] mostra che ÈÈla resistenza equivalente di n resistori uguali in parallelo è pari alla resistenza di un singolo resistore diviso il numero di rami del parallelo. Particolarmente importante è il caso di due resistori in parallelo, di resistenze R1 e R2. Dall’espressione [A2.22] si ricava: 49 A2 • Bipoli elettrici e loro collegamenti Req = 1 1 = 1 1 R1 + R2 + R1 R2 R1 R2 Req = R1 R2 R1 + R2 [A2.24] Resistenza equivalente di due resistori in parallelo Utilizzando l’espressione [A1.29], le potenze assorbite dai singoli resistori del parallelo sono pari a: P2 = G2V 2 P1 = G1V 2 … Pn = GnV 2 La potenza totale assorbita dal parallelo sarà quindi uguale a: Pt = G1V 2 + G2V 2 + K … + Gn )V 2 … + GnV 2 = (G1 + G2 + K [A2.25] Pt = GeqV 2 [A2.26] e, pertanto: Potenza totale del parallelo L’espressione [A2.26] porta alla conclusione che la potenza totale assorbita da un gruppo di resistori in parallelo è, a parità di tensione, uguale a quella del resistore equivalente. La regola enunciata, verificata sia per il collegamento in serie che per quello in parallelo, ha validità generale e si può così esprimere: ÈÈla potenza totale di un gruppo di resistori, pari alla somma delle singole potenze, è uguale a quella del resistore equivalente, qualunque sia il collegamento dei resistori. Calcolare la resistenza equivalente di tre resistori in parallelo, aventi resistenze pari a 1,2 kΩ, 1,8 kΩ, 3,6 kΩ; supponendo di applicare al parallelo la tensione V = 48 V, calcolare le potenze assorbite dai singoli resistori e quella totale. ESEMPIO 8 ■ Le conduttanze dei vari resistori sono uguali a: G1 = 1 1 = = 0, 833 × 10 −3 S R1 1, 2 × 10 3 G2 = 1 1 = = 0, 556 × 10 −3 S R2 1, 8 × 10 3 G3 = 1 1 = = 0, 278 × 10 −3 S R3 3, 6 × 10 3 Applicando la [A2.19] si ottiene: Geq = G1 + G2 + G3 = (0, 833 + 0, 556 + 0, 278 ) × 10 −3 = 1, 667 × 10 −3 S e, quindi: Req = 1 1 = = 600 Ω Geq 1, 667 × 10 −3 Allo stesso risultato si arriva operando con le resistenze, mediante la formula [A2.22]: Req = 1 1 1 3, 6 = = == = 0, 6 kΩ = 600 Ω 1 1 1 1 1 1 3+ 2 +1 6 + + + + R1 R2 R3 1, 2 1, 8 3, 6 3, 6 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 50 Le potenze assorbite dai singoli resistori sono date da: P1 = G1V 2 = 0, 833 × 10 −3 × 48 2 = 1, 92 W P2 = G2V 2 = 0, 556 × 10 −3 × 48 2 = 1, 28 W P3 = G3V 2 = 0, 278 × 10 −3 × 48 2 = 0, 64 W e, quindi, la potenza totale è pari a: Pt = P1 + P2 + P3 = 1,92 + 1,28 + 0,64 = 3,84 W Allo stesso risultato si perviene applicando la formula [A2.26]: Pt = GeqV 2 = 1, 667 × 10 −3 × 48 2 = 3, 84 W ESEMPIO 9 Quattro resistori uguali, connessi in parallelo e alimentati con tensione 20 V, assorbono una potenza totale di 16 W. Calcolare il valore della resistenza di ogni resistore. ■ Applicando le formule inverse ricavabili dalla [A2.26] e della [A2.21] si ottiene: Geq = 16 Pt = = 0, 04 S V 2 20 2 G= Geq n = 0, 04 = 0, 01 S 4 e, quindi, la resistenza di ogni resistore è data da: R= 1 1 = = 100 Ω G 0, 01 A2.12 Regola del partitore di corrente Si riconsideri il parallelo di figura A2.27, con l’intento di calcolare la corrente che interessa un generico resistore. Applicando la legge di Ohm (espressione [A1.10]) al termine i-esimo del parallelo, si ha: I i = GiV Ricavando la tensione dalla [A2.18] e sostituendo si ottiene: I i = Gi I Geq ossia: Corrente in un generico resistore del parallelo Ii = I Gi G1 + G2 + K … + Gn [A2.27] L’espressione [A2.27] consente di calcolare la corrente in un ramo del parallelo in funzione della corrente totale e costituisce la regola del partitore di corrente, così esprimibile: ÈÈla corrente in un qualsiasi resistore di un gruppo di resistori connessi in parallelo è pari alla corrente totale moltiplicata per un coefficiente di riduzione, dato dal rapporto tra la conduttanza del resistore considerato e quella equivalente del parallelo. Si può notare che la corrente è proporzionale alla conduttanza e quindi, per il collegamento in parallelo, vale la regola che: ÈÈil resistore di conduttanza maggiore (ossia di resistenza minore) è interessato dalla corrente maggiore e viceversa. Nel caso di due soli resistori in parallelo (arco doppio) è possibile ricavare due formule operative molto usate in pratica, utilizzando l’espressione [A2.24]. Con semplici passaggi si ottiene: 51 A2 • Bipoli elettrici e loro collegamenti 1 1 1 G1 R1 R1 =I =I =I I1 = I R1 + R2 1 Geq ⎛ R + R2 ⎞ R1 ⎜ 1 Req R1 R2 ⎝ R1 R2 ⎟⎠ e, infine: I1 = I R2 R1 + R2 [A2.28] Regola del partitore di corrente nel caso di due resistori In modo analogo si ricava la corrente nell’altro resistore: I2 = I R1 R1 + R2 [A2.29] L’esame delle espressioni [A2.28] e [A2.29] consente di formulare la seguente regola: ÈÈla corrente in uno dei due rami di un arco doppio è data dalla corrente totale per il rapporto di riduzione tra la resistenza dell’altro ramo e la somma delle due resistenze. Nel caso di n resistenze uguali di valore R, l’espressione [A2.27] diventa: Ii = I G nG da cui: I Ii = n [A2.30] Ripartizione della corrente tra n resistori uguali in parallelo e, quindi, la corrente totale si ripartisce in n parti uguali. Calcolare le correnti parziali nei tre resistori dell’esempio 8. ■ La corrente totale è data da: I = GeqV = 1, 667 × 10 −3 × 48 = 80 mA Applicando la regola del partitore di corrente si ha: I1 = I G1 0, 833 × 10 −3 = 80 = 40 mA G1 + G2 + G3 ( 0, 833 + 0, 556 + 0, 278 ) 10 −3 I2 = I G2 0, 556 × 10 −3 = 80 = 26, 7 mA G1 + G2 + G3 ( 0, 833 + 0, 556 + 0, 278 ) 10 −3 I3 = I G3 0, 278 × 10 −3 = 80 = 13, 3 mA G1 + G2 + G3 ( 0, 833 + 0, 556 + 0, 278 ) 10 −3 ESEMPIO 10 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 52 A2.13 Risoluzione dei circuiti con resistori in serie-parallelo Per un circuito comprendente solo resistori collegati in serie o in parallelo e alimentato su una coppia di morsetti, il calcolo della resistenza equivalente, delle correnti e delle tensioni dei singoli resistori si può effettuare con un algoritmo di calcolo composto dai seguenti passi: • analisi della rete, con l’individuazione dei collegamenti tra i bipoli; • riduzione al resistore equivalente dei gruppi di bipoli per i quali è stato individuato il collegamento, fino ad arrivare a un unico bipolo; • schematizzazione dei circuiti derivanti dalle varie riduzioni effettuate; • calcolo delle correnti e delle tensioni per i vari circuiti equivalenti, partendo dall’ultimo, fino a risolvere completamente la rete; per tale calcolo si utilizzano la legge di Ohm, i principi di Kirchhoff e le regole del partitore di tensione e di corrente. I seguenti esempi hanno lo scopo di chiarire quanto indicato. ESEMPIO Data la rete resistiva di figura A2.28 calcolare la resistenza equivalente tra i morsetti A e B; calcolare inoltre le correnti e le tensioni nei vari resistori quando VAB = 50 V. 11 + A I R2 C + V2 I2 – I1 R1 V1 – + R2 I1 + V1 V2 I2 – V5 R7 V7 – I5 R3 = 30 Ω R4 = R5 = 120 Ω R6 = 40 Ω R7 = 80 Ω – + I3 + V3 R3 – E + V45 – R45 B R5 D – – V4 + R2 = 10 Ω F C R1 + R1 = 50 Ω ■ L’esame della rete mostra che: • la corrente totale I si ripartisce, in corrispondenza del nodo C, nelle correnti I1 e I2; • nel nodo D la corrente I2 si divide nelle correnti I3 e I67; • la corrente I3 si divide, a sua volta, nelle correnti I4 e I5 (nodo E); le due correnti sono uguali, essendo R4 = R5; • i resistori R6 e R7 sono in serie, in quanto interessati dalla stessa corrente I67; • i resistori R4 e R5 sono in parallelo, soggetti alla stessa tensione VEF = V4 = V5. Eseguendo queste prime riduzioni si ottiene lo schema di figura A2.29 a, in cui non compaiono più le tensioni V6 e V7 e le correnti I4 e I5. + VAB V6 – + R4 B Figura A2.29 a, b Successive riduzioni del circuito di figura A2.28. I R6 – – I4 Figura A2.28 Esempio 11. + V3 E – A I3 + R3 + VAB I67 D F R67 A I R2 C + I67 I1 + + V67 VAB R1 V1 V2 I2 D – + V37 R37 – – a) B – F b) 53 A2 • Bipoli elettrici e loro collegamenti + I A I2 C + I A I1 + VAB R1 + V1 R27 – – B VAB V27 Req – F – c) B d) Osservando la nuova rete si può notare che: • • i resistori R3 ed R45 sono in serie, in quanto percorsi dalla stessa corrente I3; la serie precedente è in parallelo col resistore R67, in quanto ambedue soggetti alla tensione VDF. Effettuando queste riduzioni si ottiene lo schema di figura A2.29 b, dal quale risulta che i resistori R2 ed R37 sono in serie in quanto interessati dalla stessa corrente I2. Si ottiene quindi lo schema di figura A2.29 c, in cui i resistori R1 ed R27 sono in parallelo perché soggetti entrambi alla tensione VAB = VCF e quindi possono essere ridotti alla resistenza equivalente Req (figura A2.29 d). Applicando le regole di riduzione valide per il collegamento in serie e per quello in parallelo si ottiene: R67 = R6 + R7 = 40 + 80 = 120 Ω R45 = 120 R4 R5 R = 4 = = 60 Ω 2 2 R4 + R5 R35 = R3 + R45 = 30 + 60 = 90 Ω R37 = 90 × 120 R35 R67 = = 51, 4 Ω R35 + R67 90 + 120 R27 = R2 + R37 = 10 + 51, 4 = 61, 4 Ω Req = 50 × 61, 4 R1 R27 = = 27, 56 Ω R1 + R27 50 + 61, 4 Per il calcolo delle correnti e delle tensioni parziali si procede a ritroso, partendo dall’ultimo circuito ottenuto e applicando le leggi viste finora (legge di Ohm, regole di partizione). Dallo schema di figura A2.29 d si ricava la corrente totale: I= VAB 50 = = 1, 814 A Req 27, 56 Applicando la legge di Ohm agli schemi c e b di figura A2.29 si ottiene: I1 = VCF VAB 50 = = =1A R1 R1 50 V1 = VCF = VAB = 50 V I2 = 50 VCF = = 0,814 A R27 61,4 V2 = R2 I 2 = 10 × 0, 814 = 8,14 V VDF = V37 = R37 I 2 = 51, 4 × 0, 814 = 41, 84 V La risoluzione del circuito di figura A2.29 a porta ai seguenti risultati: 41, 84 V 41, 84 V = 0, 349 A I 6 = I 7 = I 67 = DF = = 0, 465 A I 3 = DF = 120 R67 90 R35 V3 = R3 I 3 = 30 × 0, 465 = 13, 95 V V4 = V5 = V45 = R45 I 3 = 60 × 0, 465 = 27, 9 V Ritornando, infine, allo schema di figura A2.28 si calcolano le ultime grandezze incognite: Figura A2.29 c, d Successive riduzioni del circuito di figura A2.28. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 54 I4 = I5 = I 3 0, 465 = = 0, 2325 A 2 2 V6 = R6 I 67 = 40 × 0, 349 = 13, 96 V V7 = R7 I 67 = 80 × 0, 349 = 27, 92 V È possibile effettuare il controllo dei risultati ottenuti; nel caso in esame il primo principio di Kirchhoff non è stato usato per la risoluzione e può quindi essere utilizzato per la verifica, ottenendo le seguenti identità: • • • nodo C: I = I1 + I 2 1, 814 = 1 + 0, 814 nodo D: I 2 = I 3 + I 67 nodo F: I1 + I 4 + I 5 + I 67 = I 1, 814 = 1, 814 0, 814 = 0, 814 0, 814 = 0, 465 + 0, 349 1 + 0, 2325 + 0, 2325 + 0, 349 = 1, 814 1, 814 = 1, 814 Un altro modo per verificare i risultati ottenuti è quello di calcolare la tensione nota VAB scegliendo un percorso opportuno sul circuito originario; tenendo presente che VAC e VFB sono entrambe nulle perché relative a corto circuiti ideali, si ha: VAB = VAC + R2 I 2 + R6 I 67 + R7 I 67 + VFB = 0 + 10 × 0, 814 + 40 × 0, 349 + 80 × 0, 349 + 0 = 50 V ESEMPIO Calcolare la resistenza equivalente, le correnti e le tensioni dei singoli bipoli per il circuito di figura A2.30. 12 I7 = 1,2 A R1 = 20 Ω R2 = 30 Ω R3 = 60 Ω R4 = 30 Ω R5 = R6 = 50 Ω R7 = 40 Ω + R1 A + I1 C V1 – R2 I4 + I23 + V2 R4 – VAB R3 V4 + R5 V3 – I5 – R6 V7 R7 + V5 – Figura A2.30 Esempio 12. + – D + I7 – V6 – I6 E B ■ L’esame della rete consente di individuare i collegamenti di seguito indicati e di ridurre progressivamente il circuito secondo gli schemi della figura A2.31 a, b, c: • • • • Figura A2.31 a, b, c Successive riduzioni del circuito di figura A2.30. + I1 R1 A + V1 collegamento in serie di R2 ed R3 (riduzione alla R23); collegamento in parallelo di R5 ed R6, il tutto in serie con R4 (riduzione alla R46); collegamento in parallelo tra R23, R46 ed R7 (riduzione alla R27); collegamento in serie tra R1 ed R27, con riduzione finale alla Req . C – I4 I23 + VAB R23 V23 V46 R46 a) B – E + V1 C + – A I1 + + R7 I1 R1 A I7 + – – + VAB V7 V27 R27 VAB – – – b) B E – c) B Req 55 A2 • Bipoli elettrici e loro collegamenti Eseguendo i calcoli si ottiene: R46 = R4 + ( R5 /// R6 ) = 30 + R23 = R2 + R3 = 30 + 60 = 90 Ω R27 = 50 = 55 Ω 2 1 1 1 = = = 18, 42 Ω 1 1 1 1 1 1 0 , 0543 + + + + R23 R46 R7 90 55 40 Req = R1 + R27 = 20 + 18, 42 = 38, 42 Ω In questo caso, non essendo nota la tensione VAB ma la corrente I7, si deve partire da R7, ottenendo: V 48 = 0,873 A I 4 = CE = VCE = V7 = R7 I7 = 40 × 1,2 = 48 V R46 55 I5 = I6 = I 4 0,873 = = 0,4365 A 2 2 I2 = I3 = I23 = VCE 48 = = 0,533 A R23 90 I1 = I23 + I 4 + I7 = 0,533 + 0,873 + 1,2 = 2,606 A V1 = R1 I1 = 20 × 2,606 = 52,12 V V2 = R2 I23 = 30 × 0,533 = 16 V V3 = R3 I23 = 60 × 0,533 = 32 V V4 = R4 I 4 = 30 × 0,873 = 26,2 V V5 = V6 = R5 I5 = 50 × 0,4365 = 21,8 V VAB = Req I1 = 38,42 × 2,606 = 100 V A2.14 Resistori collegati a stella e a triangolo Nel paragrafo A2.8 era stato già anticipato che vi sono dei collegamenti tra bipoli non riconducibili a quelli in serie e in parallelo, portando come esempio la rete a ponte, indicata nella figura A2.25. Dal suo esame si vede che i bipoli 1, 3 e 4 hanno un terminale in comune (nodo B) e gli altri collegati a tre nodi distinti (nodi A, C, D); lo stesso collegamento è riscontrabile per i bipoli 2, 3 e 5. Considerando invece i bipoli 1, 2, 3, si vede che essi costituiscono un circuito chiuso a tre lati, i cui vertici sono collegati a tre nodi della rete (A, B, C); lo stesso tipo di collegamento si ha anche per i bipoli 3, 4, 5. Nel caso di tre bipoli resistivi si possono introdurre i due seguenti tipi di collegamento tra resistori: collegamento a stella, quando i resistori hanno tre dei loro terminali uniti assieme a creare il centro stella O e gli altri tre sono connessi a tre diversi nodi della rete, come indicato nella figura A2.32 a, b, c; • A A RA A Figura A2.32 a, b, c Esempi di resistori collegati a stella. B RA RA RB RB RC O O RB B O RC C B a) C b) C c) RC Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 56 collegamento a triangolo, quando i resistori hanno i terminali connessi uno di seguito all’altro a formare un circuito chiuso a tre lati (triangolo), i cui vertici sono collegati a tre diversi nodi della rete, come indicato nella figura A2.33 a, b, c. • RCA RAB C RAB B B A RCA RBC B RBC Figura A2.33 a, b, c Esempi di resistori collegati a triangolo. RAB A A C a) RBC RCA b) c) C Nella valutazione del tipo di collegamento occorre fare bene attenzione ai nodi: nello schema di figura A2.33 c, per esempio, se al punto B non fosse collegato alcun altro bipolo, lo stesso non sarebbe un nodo e quindi il collegamento sarebbe di tipo serie-parallelo (RAB in serie con RBC e il complesso in parallelo con RCA). Per la risoluzione delle reti resistive occorre spesso sostituire a un gruppo di resistori a stella l’equivalente gruppo collegato a triangolo o viceversa; tale sostituzione è corretta se i due gruppi sono equivalenti, ossia se il regime di funzionamento della rete resta invariato. Per ricavare le relazioni che consentono di trasformare un collegamento a stella in uno equivalente a triangolo e viceversa, rispettando il principio precedentemente esposto, occorre che la resistenza equivalente valutata rispetto alla medesima coppia di morsetti sia la stessa per il collegamento a stella e per quello a triangolo. Considerando, per esempio, la coppia di morsetti A-B, le corrispondenti resistenze equivalenti possono essere dedotte dagli schemi delle figure A2.34 a, b, sui quali sono indicati anche i percorsi delle correnti che l’eventuale generatore esterno farebbe circolare nei resistori e da cui si vede che i resistori RA ed RB sono in serie, mentre nel triangolo vi sono due rami in parallelo, costituiti dal resistore RAB e dalla serie RCA ed RBC. A A + RA G Figura A2.34 a, b Resistenza vista dai morsetti A-B per i collegamenti a stella e a triangolo. + RCA G RAB O C a) RC RB ) C B RBC B b) Ripetendo il ragionamento per le altre due coppie di terminali si ottengono le seguenti espressioni per le resistenze viste dalle tre coppie di morsetti: • collegamento a stella: RB-C = RB + RC RC-A = RC + RA RA-B = RA + RB 57 A2 • Bipoli elettrici e loro collegamenti • collegamento a triangolo: RA-B = RAB ( RBC + RCA ) RAB + RBC + RCA RB-C C = RBC ( RCA + RAB ) RAB + RBC + RCA RC-AA = RCA ( RAB + RBC ) RAB + RBC + RCA Uguagliando tra loro le espressioni delle resistenze viste dalle corrispondenti coppie di morsetti, si ottiene il seguente sistema di tre equazioni: RAB ( RBC + RCA ) ⎧ ⎪ RA + RB = R + R + R AB BC CA ⎪ ⎪ R ( R + RAB ) ⎪ RB + RC = BC CA ⎨ RAB + RBC + RCA ⎪ ⎪ RCA ( RAB + RBC ) ⎪ RC + RA = R + R + R AB BC CA ⎪ ⎩ [A2.31] Condizioni di equivalenza tra i collegamenti a stella e a triangolo Trasformazione da triangolo a stella In questo caso sono note le tre resistenze del triangolo; risolvendo il sistema [A2.31] considerando come incognite le resistenze RA, RB ed RC, si ottengono le resistenze della stella equivalente al triangolo dato: ⎧ RCA RAB ⎪ RA = R + R + R AB BC CA ⎪ ⎪ RAB RBC ⎨ RB = RAB + RBC + RCA ⎪ ⎪ RBC RCA ⎪ RC = R RBC + RCA + AB ⎩ [A2.32] Per ricordare facilmente le relazioni [A2.32] e, nello stesso tempo, svincolarsi dai particolari simboli usati per indicare le resistenze, vale la seguente regola, che si può dedurre osservando la struttura delle espressioni: ÈÈla resistenza relativa a un nodo della stella è data dal rapporto tra il prodotto delle resistenze dei lati del triangolo equivalente che confluiscono in quel nodo e la somma delle resistenze del triangolo. Trasformazione da stella a triangolo In questo caso sono note le tre resistenze della stella; risolvendo il sistema [A2.31] considerando come incognite le resistenze RAB, RBC, RCA, si ottengono le resistenze del triangolo equivalente alla stella data: Resistenze dei lati della stella in funzione di quelle del triangolo Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 58 ⎧ RA RB + RB RC + RC RA ⎪ RAB = RC ⎪ ⎪ RA RB + RB RC + RC RA ⎨ RBC = RA ⎪ ⎪ RA RB + RB RC + RC RA ⎪ RCA = RB ⎩ Resistenze dei lati del triangolo in funzione di quelle della stella [A2.33] Esiste anche in questo caso una regola pratica per ricordare le relazioni [A2.33], indipendentemente dai simboli usati per indicare le resistenze: ÈÈla resistenza di un lato del triangolo è data dal rapporto tra la somma dei prodotti delle coppie di resistenze della stella equivalente e la resistenza del ramo della stella che fa capo al vertice opposto al lato in esame. Caso particolare di tre resistenze uguali In questo caso particolare sia la stella che il triangolo sono formati da tre resistenze di uguale valore tra loro. Indicando con: RY = RA = RB = RC le tre resistenze della stella e con: RD = RAB = RBC = RCA le tre resistenze del triangolo equivalente, l’applicazione di una qualsiasi delle relazioni [A2.32] consente di ottenere il legame tra le due resistenze equivalenti: RY = Trasformazioni stella-triangolo nel caso di tre resistori uguali RD RD R2 = D RD + RD + RD 3RD RD 3 [A2.34] RD = 3RY [A2.35] RY = e, quindi: Vale pertanto la seguente regola: ÈÈtre resistori di uguale resistenza collegati a stella sono equivalenti a tre resistori a triangolo aventi resistenza tripla. ESEMPIO 13 Calcolare la resistenza equivalente della rete resistiva di figura A2.35. ■ Il circuito è composto dal resistore R1 in serie con una rete a ponte, per la quale si possono individuare i seguenti collegamenti: • • • • R2, R4, R5 collegate a stella R3, R4, R6 collegate a stella R2, R3, R4 collegate a triangolo R4, R5, R6 collegate a triangolo Per il calcolo della resistenza equivalente si può effettuare la trasformazione di uno qualsiasi 59 A2 • Bipoli elettrici e loro collegamenti R1 A R2 R3 R4 B C R1 = 5 Ω R3 = 12 Ω R5 = 25 Ω R2 = 20 Ω R4 = 16 Ω R6 = 30 Ω R6 R5 Figura A2.35 Esempio 13. D dei precedenti gruppi, ottenendo, ovviamente, lo stesso risultato. A titolo di esempio si risolverà il problema nei quattro modi possibili. A) Trasformazione della stella R2-R4-R5 Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.36 a. Riducendo i collegamenti in parallelo RAC -R3 e RCD -R6 si arriva allo schema di figura A2.36 b, per il quale i collegamenti sono facilmente riconoscibili. R1 R1 A A RAC R3 RDA RDA C R6 RCD D a) R3AC R6CD b) D Eseguendo i relativi calcoli si ha: RAC = R2 R4 + R4 R5 + R5 R2 20 × 16 + 16 × 25 + 25 × 20 12220 = 48, 8 Ω = = 25 25 R5 RCD = RDA = Req = R1 + R2 R4 + R4 R5 + R5 R2 1220 = = 61 Ω 20 R2 R2 R4 + R4 R5 + R5 R2 1220 = = 76, 25 Ω 16 R4 R3 AC = 12 × 48, 8 R3 RAC = = 9, 63 Ω R3 + RAC 12 + 48, 8 R6CD = 30 × 61 R6 RCD = = 20,11 Ω R6 + RCD 30 + 61 RDA ( R3 AC + R6 CD ) 76, 25 ( 9, 63 + 20,11) = 5+ = 26, 4 Ω RDA + R3 AC + R6 CD 76, 25 + 9, 63 + 20,11 Figura A2.36 a, b Soluzione A: trasformazione del circuito di figura A2.35. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 60 B) Trasformazione della stella R3-R4-R6 Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.37 a. Riducendo i collegamenti in parallelo RAB-R2 e RBD-R5 si arriva allo schema di figura A2.37 b, con collegamenti serie-parallelo facilmente riducibili. A A R1 R1 R2 R2AB RAB RDA RDA B Figura A2.37 a, b Soluzione B: trasformazione del circuito di figura A2.35. RBD R5 R5BD D a) D b) Eseguendo i calcoli relativi alle trasformazioni indicate si ha: RAB = R3 R4 + R4 R6 + R3 R6 12 × 16 + 16 × 30 + 12 × 30 10332 = 34, 4 Ω = = 30 30 R6 RBD = RDA = R3 R4 + R4 R6 + R3 R6 1032 = = 86 Ω 12 R3 R3 R4 + R4 R6 + R3 R6 1032 = = 64, 5 Ω 16 R4 R5 BD = Req = R1 + R2 AB = 20 × 34, 4 R2 RAB = = 12, 65 Ω R2 + RAB 20 + 34, 4 25 × 86 R5 RBD = = 19, 37 Ω R5 + RBD 25 + 86 ( R2 AB + R5 BD ) RDA = 5 + (12, 65 + 19, 37 ) 64, 5 = 26, 4 Ω R2 AB + R5 BD + RDA 12, 65 + 19, 37 + 64, 5 C) Trasformazione del triangolo R2-R3-R4 Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.38 a. Riducendo i collegamenti in serie RB -R5 e RC -R6 si arriva allo schema di figura A2.38 b, dal quale è semplice calcolare la resistenza equivalente. R1 A R1 A RA RA RB B Figura A2.38 a, b Soluzione C: trasformazione del circuito di figura A2.35. RC C R5B R5 a) D R6C R6 b) D 61 A2 • Bipoli elettrici e loro collegamenti Eseguendo i calcoli relativi alle varie trasformazioni si ha: 20 × 16 R2 R4 = = 6, 67 Ω R2 + R3 + R4 20 + 12 + 16 RA = 20 × 12 R2 R3 = =5Ω R2 + R3 + R4 20 + 12 + 16 RB = RC = 12 × 16 R3 R4 = =4Ω R2 + R3 + R4 20 + 12 + 16 R5 B = R5 + RB = 25 + 6, 67 = 31, 67 Ω R6 C = R6 + RC = 30 + 4 = 34 Ω Req = R1 + RA + R5 B R6 C 31, 67 × 34 = 26, 4 Ω = 5+5+ R5 B + R6 C 31, 67 + 34 D) Trasformazione del triangolo R4-R5-R6 Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.39 a. Riducendo i collegamenti in serie R2 -RB ed R3-RC si arriva allo schema di figura A2.39 b, dal quale si determina facilmente la resistenza equivalente. R1 R1 A R2 R3 B A R2B R3C C RC RB RD RD D D a) b) Eseguendo i calcoli relativi alle trasformazioni indicate si ha: RB = 16 × 25 R4 R5 = = 5, 63 Ω R4 + R5 + R6 16 + 25 + 30 RD = 25 × 30 R5 R6 = = 10, 56 Ω R2 B = R2 + RB = 20 + 5, 63 = 25, 63 Ω R4 + R5 + R6 16 + 25 + 30 RC = 16 × 30 R4 R6 = = 6, 76 Ω R4 + R5 + R6 16 + 25 + 30 R3C = R3 + RC = 12 + 6, 76 = 18, 76 Ω Req = R1 + R2 B R3C 25, 63 × 18, 76 + 10, 56 = 26, 4 Ω + RD = 5 + R2 B + R3C 25, 63 + 18, 76 A2.15 Resistenza tra due punti di una rete elettrica passiva Si consideri (figura A2.40 a) una rete elettrica formata soltanto da resistori (bipoli passivi). Se si collega la rete a un generatore elettrico, circolerà una corrente che, a parità di tensione applicata, dipenderà dalla resistenza presentata dalla rete nei confronti del sistema esterno di alimentazione, resistenza che varierà in funzione dei punti in cui avviene il collegamento. Figura A2.39 a, b Soluzione D: trasformazione del circuito di figura A2.35. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 62 Si definisce resistenza tra due punti della rete passiva la resistenza elettrica che la rete presenta verso un generatore esterno collegato nei punti considerati; essa corrisponde al rapporto V tra la tensione applicata dal generatore e la corrente totale assorbita dalla rete. I Considerando, per esempio, le coppie di punti B-C e A-C e supponendo di applicare tra gli stessi un generatore di tensione con f.e.m. E, i due circuiti si presenteranno come nelle figure A2.40 b e A2.40 c. R2 A I1 R4 B B R1 R3 R2 R5 R4 a) E I1 E R3 R5 R1 C RBC = + C b) I2 R2 A R4 B + R1 E R3 R5 RAC = E I2 C c) Figura A2.40 a, b, c Resistenza tra due punti di una rete: a) rete passiva; b) rete vista tra i morsetti B-C; c) rete vista tra i morsetti A-C. Nel caso della figura A2.40 b la rete si presenta con tre rami in parallelo, due dei quali formati da resistori in serie (R1-R2 ed R4-R5), mentre nel circuito di figura A2.40 c la serie R4-R5 è in parallelo con R3, il bipolo risultante è in serie con R2 e il tutto in parallelo con R1. ESEMPIO 14 Calcolare le resistenze RBC ed RAC per la rete passiva di figura A2.40, nell’ipotesi che tutte le resistenze siano uguali tra loro e pari a 120 Ω. Supponendo di alimentare la rete con un generatore di tensione avente E = 15 V, calcolare le correnti assorbite nei due casi. ■ Per il circuito di figura A2.40 b si ottiene: R12 = R1 + R2 = 120 + 120 = 240 Ω RBC = R45 = R4 + R5 = 120 + 120 = 240 Ω 1 1 = = 60 Ω 1 1 1 1 1 1 + + + + R12 R3 R45 240 120 240 La corrente che la rete richiede al generatore è uguale a: A2 • Bipoli elettrici e loro collegamenti I1 = E 15 = = 0,25 A RBC 60 Per il circuito di figura A2.40 c si ottiene: R45 = R4 + R5 = 120 + 120 = 240 Ω R3-5 = R3 R45 120 × 240 = 80 Ω = R3 + R45 120 + 240 R2-5 = R2 + R3-5 = 120 + 80 = 200 Ω RAC = R1 R2-5 120 × 200 = = 75 Ω R1 + R2-5 120 + 200 La rete presenta, rispetto al caso precedente, una resistenza maggiore e, di conseguenza, assorbe una minore corrente, data da: 15 E = = 0,2 A I2 = RAC 75 A2.16 Circuito equivalente del generatore reale Nel paragrafo A2.5 sono stati introdotti due bipoli ideali chiamati, rispettivamente, generatore ideale di tensione e generatore ideale di corrente. Si supponga ora di voler ricavare un bipolo che rappresenti un generatore elettrico reale; occorre tenere presenti i seguenti aspetti: • • un generatore elettrico non è mai solo “di tensione” o solo “di corrente”; esso, in realtà, fornisce al circuito esterno una potenza elettrica, che esiste solo se vi sono contemporaneamente tensione e corrente; parlare di generatore di tensione o di corrente serve solo a indicare qual è la grandezza elettrica che viene maggiormente messa in risalto; all’interno di un generatore reale vi sono dei fenomeni dissipativi dovuti a cause elettriche, magnetiche e meccaniche e quindi una parte della potenza generata viene persa all’interno del componente; per tener conto di tale perdita bisogna inserire una resistenza interna nel circuito equivalente. Per rappresentare con un circuito equivalente un generatore elettrico reale, funzionante in corrente continua, vengono comunemente usati due modelli, corrispondenti a due bipoli reali, detti rispettivamente: • • generatore reale di tensione (figura A2.41), formato dalla serie tra un generatore ideale di tensione e un resistore; esso può anche essere visto come il circuito equivalente serie del generatore; generatore reale di corrente (figura A2.42), formato dal parallelo tra un generatore ideale di corrente e un resistore; può anche essere visto come il circuito equivalente parallelo del generatore. + E I0 Ri Ri Figura A2.41 Generatore reale di tensione. Figura A2.42 Generatore reale di corrente. 63 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 64 I + In entrambi i casi la resistenza Ri ha il significato di resistenza interna del generatore e, insieme alla f.e.m. E o alla corrente impressa I0, dipende dalla costituzione interna dell’apparecchio. + E V Vi Ri – Figura A2.43 Generatore reale di tensione collegato alla resistenza di carico. Ru A2.17 Generatore reale di tensione Si consideri (figura A2.43) un generatore reale di tensione, collegato a una resistenza Ru che rappresenta la resistenza equivalente dell’utilizzatore connesso al generatore (resistenza di carico). Sotto l’azione della f.e.m. nel circuito circolerà una corrente I che determinerà una caduta di tensione interna Vi nel generatore. La tensione V indica invece la d.d.p. tra i due morsetti del generatore e corrisponde alla tensione applicata sulla resistenza di carico. Applicando la legge di Kirchhoff delle tensioni all’unica maglia presente, si ottiene: − E + V + Vi = 0 V = E − Vi e quindi: V = E − Ri I [A2.36] L’espressione [A2.36] dice che in una determinata condizione di carico la tensione V fornita dal generatore è minore della f.e.m. E; tale differenza corrisponde alla c.d.t. interna e dipende in maniera direttamente proporzionale dalla corrente erogata e dalla resistenza interna. L’equazione [A2.36] rappresenta anche, in forma analitica, la caratteristica esterna del bipolo, ossia la legge V = f (I), considerando costanti i parametri E ed Ri e utilizzando la convenzione di segno dei generatori. La [A2.36] è l’equazione di una retta: scrivendola infatti nella forma V = − Ri I + E e confrontandola con l’equazione caratteristica della retta y = mx + q, si deduce che (− Ri ) rappresenta il coefficiente angolare ed E l’intercetta sull’asse delle ordinate. Il tracciamento della caratteristica esterna in forma grafica si può fare considerando due condizioni tipiche di funzionamento del generatore, corrispondenti ai due punti di intersezione della retta con gli assi cartesiani. Funzionamento a vuoto Si ha quando il generatore non eroga corrente, ossia quando il carico non è collegato (la resistenza di carico può essere considerata infinita), come indicato nella figura A2.44. I=0 + + + Ru E ∞ E V0 = E Ri Ri I = Icc V=0 Ru = 0 – Figura A2.44 Funzionamento a vuoto. Figura A2.45 Funzionamento in cortocircuito. Ponendo I = 0 nella [A2.36] si ha che la c.d.t. interna è nulla e la tensione a vuoto del generatore assume il valore: 65 A2 • Bipoli elettrici e loro collegamenti V0 = E [A2.37] Tensione a vuoto Il punto (0, V0 ) della caratteristica esterna indica tale funzionamento. Funzionamento in cortocircuito Si ha quando il generatore non fornisce tensione ai morsetti essendo collegato a un cortocircuito ideale (la resistenza di carico può essere considerata nulla), come indicato nella figura A2.45. Ponendo V = 0 nella [A2.36] si ha che la tensione interna sviluppata dal generatore (f.e.m. E) coincide con la c.d.t. interna e la corrente erogata assume il valore della corrente di cortocircuito, che si ricava da: 0 = E − Ri I cc da cui: I cc = E Ri [A2.38] Corrente di cortocircuito Il punto (Icc, 0) della caratteristica esterna indica tale funzionamento. Caratteristica esterna Tracciando la retta passante per i due punti precedentemente determinati, si ottiene la caratteristica esterna del bipolo in forma grafica, riportata nella figura A2.46. V a vuoto V0 = E in cortocircuito O Icc = E Ri Figura A2.46 Caratteristica volt-amperometrica del generatore reale di tensione. I L’esame della figura A2.46 consente di classificare il bipolo in esame come bipolo attivo lineare, essendo la caratteristica una retta non passante per l’origine. Punto di lavoro La determinazione del punto di lavoro del generatore richiede il calcolo della tensione V e della corrente I corrispondenti a un dato valore della resistenza di carico Ru. Per la sua determinazione analitica si applica la legge di Ohm al carico, ottenendo: V = Ru I [A2.39] Confrontando l’espressione precedente con la [A2.36] si ha: Ru I = E − Ri I Ru I + Ri I = E; ( Ru + Ri ) I = E Tensione ai capi del carico Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 66 da cui si ottiene il valore della corrente erogata dal generatore in funzione dei suoi parametri interni E ed Ri e della resistenza di carico Ru: Corrente assorbita dal carico I= E Ru + Ri [A2.40] Il valore della tensione V si calcola con la formula [A2.39] o con la [A2.36]. La determinazione del punto di lavoro può anche essere fatta graficamente, intersecando la caratteristica del generatore con quella del carico, che è una retta passante per l’origine, disegnata con la convenzione di segno degli utilizzatori (figura A2.47). Dato che i due bipoli devono avere la stessa tensione e la stessa corrente, il punto di lavoro non può essere che quello d’intersezione P. È importante notare che, a parità di altre condizioni, la diminuzione della resistenza Ru, facendo abbassare la caratteristica del carico, determina lo spostamento del punto di lavoro del generatore, con l’aumento della corrente e la diminuzione della tensione, come mostrato nella figura A2.48. Per Ru variabile da infinito a zero il punto P si sposta da quello a vuoto a quello di cortocircuito. V V Ru1 V = Ru I Ru1 > Ru2 > Ru3 Ru2 P1 P(I,V) P2 V = E – Ri I O P3 I Figura A2.47 Punto di lavoro del generatore reale di tensione. Ru3 O I Figura A2.48 Spostamento del punto di lavoro al variare di Ru. Potenze e rendimento Si consideri l’espressione [A2.36] e la si scriva nella forma: E = V + Ri I Moltiplicandone tutti i termini per la corrente si ottiene: EI = VI + Ri I 2 [A2.41] Tutti i termini della [A2.41] sono delle potenze elettriche, a cui si possono attribuire dei precisi significati. Il termine: Potenza generata Pg = EI [A2.42] rappresenta la potenza generata dal bipolo, dipendente dalla sua tensione interna E; essa è la potenza elettrica che il generatore produce tramite la trasformazione della potenza di altro tipo (meccanica, chimica ecc.) che gli viene fornita. A2 • Bipoli elettrici e loro collegamenti 67 Il termine: Pu = VI [A2.43] Potenza utile è invece la potenza utile del generatore, ossia quella che effettivamente esso fornisce al circuito esterno, dipendente dalla tensione V con cui il generatore alimenta il carico ai suoi morsetti. Applicando la legge di Ohm al resistore Ru si ha anche: Pu = Ru I 2 [A2.44] Potenza utile Pp = Ri I 2 [A2.45] Potenza persa Il termine: rappresenta, infine, la potenza persa all’interno del generatore, conglobata nella potenza dissipata per effetto Joule dalla resistenza interna Ri. Tale potenza è anche data da: Pp = Vi I [A2.46] La [A2.41] può pertanto essere espressa nella seguente forma: Pg = Pu + Pp = VI + Ri I 2 [A2.47] Bilancio delle potenze del generatore e definisce il bilancio delle potenze del generatore reale: la potenza che viene complessivamente generata è somma della potenza effettivamente fornita al carico esterno (utile) e di quella persa all’interno del generatore. Dalla [A2.47] si ricavano le formule equivalenti: Pu = Pg − Pp = EI − Ri I 2 [A2.48] Pp = Pg − Pu = ( E − V ) I [A2.49] Si definisce rendimento del generatore il rapporto tra la potenza utile e quella generata: η= Pu Pg [A2.50] Altre formule derivate per il calcolo del rendimento sono le seguenti: η= VI V = EI E [A2.51] Ru I Ru η= = ( Ru + Ri ) I Ru + Ri η= Pg − Pp Pg = 1− Pp Pg [A2.52] [A2.53] Formule per il calcolo del rendimento del generatore Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 68 Il valore del rendimento, essendo un rapporto tra grandezze omogenee, è un numero adimensionato; esso può variare tra 0 e 1, dove si ha: • • η = 0 quando Pu = 0, ossia quando Ru = 0 (funzionamento in cortocircuito); η = 1 quando Pu = Pg, ossia quando Pp = 0 e quindi Ri = 0 (generatore ideale senza resistenza interna). Nel caso del funzionamento a vuoto, non essendoci corrente, tutte le potenze sono nulle e non ha senso parlare di rendimento. Spesso il valore del rendimento si esprime percentualmente, moltiplicando per cento il suo valore decimale; le espressioni del rendimento percentuale si ottengono facilmente da quelle viste in precedenza: η% = 100 Espressioni del rendimento percentuale Pu Pg ⎛ Pp ⎞ η% = 100 ⎜ 1 − ⎟ Pg ⎠ ⎝ [A2.54] [A2.55] Analisi delle potenze al variare del carico esterno La condizione di carico del generatore può variare tra i seguenti limiti: • • funzionamento a vuoto, con Ru → ∞, V = V0 = E, I = 0 funzionamento in cortocircuito, con Ru = 0, V = 0, I = Icc = E/Ri Per rappresentare le potenze in funzione della corrente erogata dal generatore si consideri che: • la potenza generata Pg = EI, con E costante, è analoga all’espressione y = mx, che è l’equazione di una retta passante per l’origine; la potenza generata è ⎛ E2 ⎞ nulla a vuoto ed è massima in cortocircuito ⎜ PgM = EIcc = Ri ⎠⎟ ⎝ • • la potenza persa Pp = Ri I 2, con Ri costante, è analoga all’espressione y = ax 2, che è l’equazione di una parabola con concavità verso l’alto (a > 0), asse coincidente con quello delle ordinate e con vertice nell’origine; la potenza persa è nulla a vuoto e massima in cortocircuito, quando coincide con quella generata; la potenza utile Pu = Pg − Pp è data dalla differenza tra le ordinate delle due curve precedenti; dalla [A2.48] si ha anche Pu = − Ri I 2 + EI, analoga all’espressione y = ax2 + bx, che rappresenta una parabola con concavità verso il basso (a < 0) e passante per l’origine (c = 0); la potenza utile è nulla sia a vuoto che in cortocircuito. Rappresentando le tre curve in funzione della corrente si ottengono i grafici delle figure A2.49 e A2.50. Il regime di funzionamento a cui corrisponde il massimo valore di potenza utile corrisponde alla condizione di adattamento del generatore. Tale condizione di carico si ha in corrispondenza del vertice della parabola, ossia per una corrente pari a: Iv = I cc E = 2 2 Ri come si può facilmente verificare analiticamente mediante le espressioni delle coordinate del vertice. 69 A2 • Bipoli elettrici e loro collegamenti P g , Pp Figura A2.49 Variazione della potenza generata e della potenza persa in un generatore reale di tensione, al variare della corrente. Pu Pg = EI Pu Pp = R i I 2 Icc O Figura A2.50 Variazione della potenza utile in un generatore reale di tensione, al variare della corrente. I PuM O Iv = Icc 2 Icc Confrontando quest’espressione con la [A2.40] si vede che tale regime di funzionamento si ha quando la resistenza di carico è tale da soddisfare la relazione: Ru + Ri = 2 Ri Ru = Ri da cui si ha: [A2.56] Condizione di adattamento del generatore Nei circuiti elettronici la condizione di adattamento è molto importante: un generatore è adattato quando è caricato con un circuito esterno di resistenza equivalente a quella interna del generatore: in tale condizione esso eroga la potenza utile massima. Nella condizione di adattamento si ha: Vad = Ru I v = Ru E E E = Ru = 2 Ri 2 Ru 2 e, quindi, la massima potenza utile del generatore sarà pari a: PuM = Vad I v = E E 2 2 Ri da cui: PuM = E2 4 Ri [A2.57] Massimo valore della potenza utile Il rendimento nella condizione di adattamento è dato da: ηad E PuM Vad I v = = = 2 Pg EI v E ossia: ηad 1 = = 0, 5 2 La condizione di massima potenza utile non è conveniente per i generatori di grande potenza, dato che, con rendimento 0,5, la potenza utile è solo il 50% di quella generata e l’altro 50% se ne va in perdite. Nei circuiti elettronici, invece, le potenze in gioco sono modeste e tale condizione di funzionamento non comporta, in assoluto, fenomeni dissipativi gravi. Valore del rendimento nella condizione di adattamento I Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 70 ESEMPIO 15 Un generatore reale di tensione, avente E = 100 V ed Ri = 5 Ω, è collegato a un carico di resistenza Ru = 20 Ω. Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata, utile, persa) e il rendimento. ■ La risoluzione del problema è immediata; applicando le formule [A2.40], [A2.39], [A2.42], [A2.43], [A2.45], [A2.50] si ottengono i valori delle grandezze richieste: I= E 100 = =4A Ru + Ri 20 + 5 V = Ru I = 20 × 4 = 80 V 16 η= Pp = Ri I 2 = 5 × 4 2 = 80 W Pu = VI = 80 × 4 = 320 W ESEMPIO Pg = EI = 100 × 4 = 400 W Pu 320 = = 0, 8 Pg 400 Un generatore reale di tensione, avente E = 10 V ed Ri = 2,5 Ω, eroga al carico a cui è collegato una potenza pari a 8 W. Calcolarne il punto di lavoro, la resistenza del carico, la potenza generata, quella persa, il rendimento. Determinare il valore della resistenza da collegare in serie o in parallelo a quella di carico per ottenere la condizione di adattamento del generatore. ■ DallÕesame della figura A2.50 si vede che per ogni valore della potenza utile vi sono due diversi valori della corrente, entrambi possibili, escluso il punto di vertice della parabola, a cui corrisponde la potenza utile massima e un solo valore di corrente. Nel caso in esame tale potenza è pari a: PuM = 10 2 E2 = = 10 W 4 Ri 4 × 2, 5 La potenza utile erogata al carico (8 W) è inferiore a tale valore e quindi vi saranno due possibili valori della corrente, corrispondenti a due diversi punti di lavoro (figura A2.51). Pu 10 W 8W Figura A2.51 Esempio 16. O I1 I2 Icc I Per il loro calcolo si parte dalla relazione [A2.47] che lega le potenze, ottenendo: Pg = Pu + Pp Pg − Pu − Pp = 0 EI − Pu − Ri I 2 = 0 10 I − 8 − 2, 5 I 2 = 0 Cambiando segno e ordinando i vari termini, si arriva alla seguente equazione di secondo grado: 2, 5 I 2 − 10 I + 8 = 0 risolvendo la quale si ricavano i due valori della corrente: I1,2 = 5 ± 25 − 20 5 ± 5 = 2, 5 2, 5 e, quindi: I1 = 1,1 A I 2 = 2,9 A Il calcolo delle altre grandezze incognite dovrˆ essere fatto separatamente per le due soluzioni. 71 A2 • Bipoli elettrici e loro collegamenti Prima soluzione Applicando le formule viste nel paragrafo A2.17 si ottiene: Pu 8 = = 7, 27 V I 1,1 Ru = V 7, 27 = = 6, 61 Ω I 1,1 Pp = Ri I 2 = 2, 5 × 1,12 = 3 W η= Pu 8 = = 0, 727 Pg 11 V= Pg = EI = 10 × 1,1 = 11 W Essendo Ru > Ri, per ottenere l’adattamento del generatore occorre ridurre la resistenza complessiva del carico. Questo si può ottenere ponendo in parallelo a Ru una resistenza R, tale che sia soddisfatta la relazione: RRu 6, 61 R = Ri = 2, 5 R + Ru 6, 61 + R risolvendo la quale si ottiene: 6, 61 R = 16, 525 + 2, 5 R 6, 61 R − 2, 5 R = 16, 525 4,11 R = 16, 525 R= 16, 525 =4Ω 4,11 Seconda soluzione Procedendo allo stesso modo si ha: V= Pu 8 = = 2, 76 V I 2, 9 Ru = Pp = Ri I 2 = 2, 5 × 2, 9 2 = 21 W V 2, 76 = = 0, 952 Ω I 2, 9 η= Pg = EI = 10 × 2, 9 = 29 W 8 Pu = = 0, 276 Pg 29 Si può notare che nel secondo caso il rendimento è piuttosto basso e la maggior parte della potenza generata viene persa nel generatore. In questa condizione di funzionamento si ha Ru < Ri e quindi, per ottenere la condizione di adattamento, bisogna aumentare la resistenza complessiva del carico, ponendo in serie a Ru una resistenza R di valore tale che sia: R + Ru = Ri R = Ri − Ru = 2, 5 − 0, 952 = 1, 548 Ω A2.18 Generatore reale di corrente Si consideri un generatore reale di corrente collegato a una resistenza di carico Ru (figura A2.52). La corrente impressa I0 si dividerà nella corrente interna Ii, circolante nella resistenza propria del generatore, e nella corrente I fornita al carico esterno. I + Ii I0 V Ri – Applicando la legge di Kirchhoff delle correnti al nodo si ha: I 0 = I + Ii Ru Figura A2.52 Generatore reale di corrente collegato alla resistenza di carico. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 72 dove: Ii = V = GiV Ri Sostituendo e ricavando la corrente nel carico si ottiene: Relazione tra la corrente e la tensione I = I 0 − GiV [A2.58] L’espressione [A2.58] dice che, in una determinata condizione di carico, la corrente I fornita dal generatore è minore della corrente impressa I0; tale differenza corrisponde alla corrente interna e dipende in maniera direttamente proporzionale dalla tensione e dalla conduttanza interna. L’equazione [A2.58] rappresenta anche, in forma analitica, la caratteristica esterna del bipolo, ossia la legge I = f (V), considerando costanti I0 e Gi e utilizzando la convenzione di segno dei generatori. La [A2.58] è l’equazione di una retta: scrivendola nella forma I = − GiV + I0 viene evidenziato il coefficiente angolare (− Gi) e l’intercetta con l’asse delle ordinate I0. Analogamente al generatore reale di tensione, vi sono due condizioni tipiche di funzionamento, corrispondenti ai due punti di intersezione della retta con gli assi cartesiani. Funzionamento a vuoto Analizziamo il circuito di figura A2.53. Ponendo I = 0 nella [A2.58] si ricava: 0 = I 0 − GiV0 e, quindi: V0 = Tensione a vuoto I0 = Ri I 0 Gi [A2.59] Il punto (V0, 0) della caratteristica esterna indica tale funzionamento. I=0 + Ii = I0 I0 Ru ➞ ∞ Ri Figura A2.53 Funzionamento a vuoto. Ii = 0 V0 = Ri I 0 – I0 Figura A2.54 Funzionamento in cortocircuito. Ri Ru = 0 V=0 Icc = I0 Funzionamento in cortocircuito Analizziamo il circuito di figura A2.54. Ponendo V = 0 nella [A2.58] si annulla la corrente interna e si ha: I cc = I 0 Corrente di cortocircuito [A2.60] Il punto (0, Icc) della caratteristica esterna indica il funzionamento in cortocircuito. Caratteristica esterna Tracciando la retta passante per i due punti precedentemente determinati, si ottiene la caratteristica esterna del bipolo in forma grafica, indicata nella figura A2.55. Anche il generatore reale di corrente è un bipolo attivo lineare, avendo come caratteristica una retta non passante per l’origine. 73 A2 • Bipoli elettrici e loro collegamenti I in cortocircuito Icc = I0 Figura A2.55 Caratteristica volt-amperometrica del generatore reale di corrente. a vuoto O V V 0 = Ri I 0 Punto di lavoro Anche in questo caso il punto di lavoro può essere determinato per via analitica o grafica. Operando nel primo modo occorre confrontare l’equazione [A2.58] con quella tipica del resistore di carico, data da: I= V = GuV Ru [A2.61] Corrente assorbita dal carico [A2.62] Tensione ai capi del carico Si ottiene: GuV = I 0 − GiV GuV + GiV = I 0 (Gu + Gi )V = I 0 e, infine: V= I0 Gu + Gi Il valore della corrente si calcola con le espressioni [A2.61] o [A2.58]. Il metodo grafico (figura A2.56) consiste nel trovare il punto d’intersezione tra la caratteristica del generatore e quella del resistore di carico, tracciata con la convenzione di segno degli utilizzatori e corrispondente all’equazione [A2.61]. Anche in questo caso si possono fare considerazioni analoghe a quelle relative al generatore reale di tensione, in merito all’influenza del carico esterno Gu. I I = GuV P (V, I) I = I 0 – Gi V O V Potenze e rendimento Scrivendo l’equazione [A2.58] nella forma I0 = I + Gi V e moltiplicandone tutti i termini per V, si ottiene: Figura A2.56 Punto di lavoro del generatore reale di corrente. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 74 VI 0 = VI + GiV 2 [A2.63] Tutti i termini della [A2.63] sono delle potenze, analogamente a quanto succede per il generatore reale di tensione; essi rappresentano rispettivamente: Potenze del generatore reale di corrente Pg = VI0 • potenza generata: • potenza utile: Pu = VI = Ru I 2 = • potenza persa: Pp = GiV [A2.64] V2 = GuV 2 Ru [A2.65] 2 [A2.66] Per i termini precedenti vale ancora il bilancio delle potenze indicato per il generatore reale di tensione, ossia Pg = Pu + Pp, con le relative formule inverse. Il rendimento del generatore reale di corrente è ancora il rapporto tra la potenza utile e quella generata e si può esprimere nei seguenti modi: η= Formule per il calcolo del rendimento del generatore η= η= Pu Pg VI I = VI 0 I 0 GuV (Gu + Gi )V η= [A2.67] Pg − Pp Pg = [A2.68] Gu Gu + Gi [A2.69] Pp [A2.70] = 1− Pg A2.19 Equivalenza tra i generatori reali di tensione e di corrente Nel paragrafo A2.16 è stato sottolineato che i generatori reali di tensione e di corrente sono dei bipoli che rappresentano due modelli del generatore elettrico reale; per questa ragione essi, rispettando determinate condizioni, devono essere equivalenti, ossia sostituendo l’uno all’altro non deve mutare il funzionamento del circuito esterno e quindi, a parità di tensione applicata, deve rimanere uguale la corrente erogata e viceversa. Le condizioni di equivalenza si possono ricavare considerando il funzionamento dei due bipoli con la stessa resistenza esterna e imponendo che siano uguali la tensione e la corrente ai morsetti del carico. Se si ricava l’espressione della corrente dalla [A2.36], relativa al generatore reale di tensione, data la: Ri I = E − V I= E −V E 1 = − V Ri Ri Ri e la si confronta con l’espressione [A2.58] tipica del generatore reale di corrente, si deduce che i due bipoli sono equivalenti quando sono soddisfatte le seguenti condizioni: 75 A2 • Bipoli elettrici e loro collegamenti I0 = E Ri [A2.71] Gi = 1 Ri [A2.72] Formule per il passaggio da generatore di corrente a generatore di tensione corrispondenti alla regola: ÈÈun generatore reale di tensione è equivalente a un generatore reale di corrente avente la stessa resistenza interna e corrente impressa pari alla corrente di cortocircuito del generatore di tensione. Dalla [A2.71] si ricava la condizione di equivalenza inversa: E = I 0 Ri = V0 [A2.73] e, quindi: ÈÈun generatore reale di corrente è equivalente a un generatore reale di tensione avente la stessa resistenza interna e f.e.m. pari alla tensione a vuoto del generatore di corrente. Un generatore reale di corrente, avente I0 = 1 A e Ri = 10 Ω, è collegato a un carico di resistenza Ru = 10 Ω. Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata, utile, persa) e il rendimento. Ricavare, inoltre, le caratteristiche del generatore reale di tensione equivalente. ESEMPIO 17 ESEMPIO 18 ■ Applicando le formule del paragrafo A2.18 si ottengono i valori delle grandezze richieste: 1 1 I0 1 V= = = =5V I = GuV = × 5 = 0, 5 A 1 1 0 , 2 Gu + Gi 10 + 10 10 Pg = VI 0 = 5 × 1 = 5 W Pp = GiV 2 = Pu = VI = 5 × 0, 5 = 2, 5 W 1 × 5 2 = 2, 5 W 10 η= Pu 2, 5 = = 0, 5 5 Pg Il valore ottenuto per il rendimento non è casuale: essendo, infatti, Ru = Ri, il generatore è in condizioni di adattamento, con rendimento 50%. Il generatore reale di tensione equivalente ha la stessa resistenza interna e f.e.m. pari a: E = I 0 Ri = 1 × 10 = 10 V Un generatore reale di corrente eroga a un carico di resistenza 0,5 kΩ una potenza utile pari a 15 W, funzionando con rendimento del 75%. Calcolare Pg, Pp, I, V, Ri , I0. ■ Dall’espressione del rendimento e dal bilancio delle potenze si calcolano le due potenze richieste: 15 P Pp = Pg − Pu = 20 − 15 = 5 W Pg = u = = 20 W η 0, 75 La resistenza interna si ricava dalla [A2.69], che lega il rendimento alle conduttanze del circuito: Gu G G η= Gu + Gi = u Gi = u − Gu Gu + Gi η η 1 1 1 1 1 1 Gi = 500 − = − = 0, 000667 S Ri = = = 1500 Ω = 1, 5 kΩ 0, 75 500 375 500 Gi 0, 000667 76 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Utilizzando le formule inverse ricavabili dalle relazioni [A2.64], [A2.65], [A2.66] si calcolano i valori delle altre grandezze richieste: V= Pp Gi = Ri Pp = 1500 × 5 = 86, 6 V I = Pu 15 = = 0,173 A V 86, 6 I0 = Pg V = 20 = 0, 231 A 86, 6 A2.20 Utilizzatore attivo Si considerino due bipoli attivi di tipo serie, ognuno composto cioè da un generatore ideale di tensione in serie a un resistore, collegati tra loro in opposizione, come indicato nella figura A2.57. I + + E1 E2 V Figura A2.57 Collegamento in opposizione di due bipoli attivi di tipo serie. Vi1 Ri1 Vi2 Ri2 E1 > E 2 Il verso della corrente dipenderà dai valori delle due f.e.m.: supponendo che sia E1 > E2, la corrente circolerà nel verso indicato in figura, in quanto prevale la f.e.m. del primo bipolo. Applicando la legge di Kirchhoff delle tensioni alla maglia si ha: − E1 + E2 + Ri 2 I + Ri1 I = 0 e quindi la corrente circolante è data da: I= E1 − E2 Ri1 + Ri 2 [A2.74] Si possono fare a questo punto delle osservazioni sul comportamento del bipolo E2-Ri2: • • è un bipolo attivo in quanto la presenza della E2 fa sì che, in mancanza di corrente, la tensione non sia nulla e, quindi, la sua caratteristica esterna non passerà per l’origine; la tensione interna E2 si oppone al passaggio della corrente, facendone diminuire il valore rispetto a quello che si avrebbe se ci fosse solo la E1, come si vede chiaramente I + E V Ri Figura A2.58 Utilizzatore attivo di tensione. Vi Rete esterna di alimentazione 77 A2 • Bipoli elettrici e loro collegamenti • dalla [A2.74]; per questa ragione essa è detta forza controelettromotrice ( f.c.e.m.), indicando, con tale termine, una causa di opposizione al passaggio della corrente; il bipolo riceve corrente dal circuito esterno e quindi si comporta da utilizzatore, non da generatore. Il bipolo in esame prende pertanto il nome di utilizzatore attivo di tensione e il suo circuito equivalente è riportato nella figura A2.58. Caratteristica esterna Applicando la regola per il calcolo della tensione tra due punti, si ricava l’espressione analitica della caratteristica volt-amperometrica V ==f(I) del bipolo: V = E + Ri I [A2.75] Relazione tra la tensione e la corrente dalla quale si deduce che per far circolare la corrente I occorre applicare una tensione V tale da bilanciare la f.c.e.m. E e la caduta di tensione interna Vi = RiI. Il grafico della caratteristica esterna dell’utilizzatore attivo, disegnato con la convenzione di segno degli utilizzatori, è mostrato nella figura A2.59. V P V V = E + Ri I Ri I E E O I I Figura A2.59 Caratteristica esterna dell’utilizzatore attivo di tensione. Per determinare il punto di lavoro dell’utilizzatore attivo occorre conoscere la caratteristica della rete esterna di alimentazione. Supponendo che essa sia costituita da un generatore di tensione (o che possa essere ricondotta a un generatore di tensione equivalente), si ha la situazione di figura A2.57; la corrente assorbita dall’utilizzatore attivo si calcola con la [A2.74] e la tensione con la [A2.75]. Graficamente il punto di lavoro corrisponde all’intersezione delle due caratteristiche esterne (figura A2.60). V E1 V P E2 O V = E2 + Ri 2 I (utilizzatore attivo) V = E1 – Ri1 I (generatore) I I Figura A2.60 Punto di lavoro dell’utilizzatore attivo di tensione. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 78 Potenze e rendimento Moltiplicando i due membri della [A2.75] per la corrente, si ottiene: VI = EI + Ri I 2 [A2.76] espressione nella quale tutti i termini sono delle potenze. Il prodotto: Pa = VI Potenza assorbita [A2.77] indica la potenza che complessivamente la rete esterna di alimentazione fornisce all’utilizzatore attivo e rappresenta quindi la potenza assorbita dal componente. Il termine: Pp = Ri I 2 Potenza persa [A2.78] indica la potenza persa nell’utilizzatore attivo; nel circuito equivalente essa è rappresentata dalla potenza dissipata per effetto Joule nella resistenza interna. Il termine: Potenza utile Pu = EI = VI − Ri I 2 = Pa − Pp [A2.79] è la differenza tra la potenza assorbita e quella persa e rappresenta pertanto la potenza utile del componente, ossia la potenza elettrica netta che l’utilizzatore attivo trasforma in un’altra forma di potenza. Nello studio delle macchine elettriche si vedrà che l’utilizzatore attivo può rappresentare il circuito equivalente di un motore elettrico, nel qual caso la potenza utile è quella parte di potenza che viene trasformata in meccanica e fornita al carico meccanico del motore. Il rendimento dell’utilizzatore attivo è dato dal rapporto tra la potenza utile e la potenza assorbita e si può esprimere in uno dei seguenti modi: Pu Pa [A2.80] EI E = VI V [A2.81] η= Formule per il calcolo del rendimento dell’utilizzatore attivo η= η= Pa − Pp Pa = 1− Pp Pa [A2.82] 79 A2 • Bipoli elettrici e loro collegamenti Un generatore reale di tensione, avente f.e.m. E1 = 120 V e resistenza interna Ri1 = 4 Ω, alimenta un utilizzatore attivo con f.c.e.m. E2 = 100 V e resistenza interna Ri2 = 6 Ω. Calcolare il punto di lavoro dei due bipoli, le potenze e il rendimento del generatore, le potenze e il rendimento dell’utilizzatore attivo. ■ La corrente circolante, comune ai due bipoli, si calcola con la [A2.74]: I= E1 − E2 120 − 100 = =2A 4+6 Ri1 + Ri 2 La tensione ai capi dei bipoli si può determinare mediante l’equazione caratteristica del generatore o dell’utilizzatore attivo, ottenendo lo stesso risultato: V = E1 − Ri1 I = 120 − 4 × 2 = 112 V V = E2 + Ri 2 I = 100 + 6 × 2 = 112 V Le potenze del generatore sono date da: Pg1 = E1 I = 120 × 2 = 240 W Pu1 = VI = 112 × 2 = 224 W Pp1 = Ri1 I 2 = 4 × 2 2 = 16 W Il rendimento del generatore risulta pari a: η1 = Pu1 224 = = 0, 933 Pg1 240 Le potenze e il rendimento dell’utilizzatore attivo si calcolano applicando le formule viste in questo paragrafo: Pa2 = VI = 112 × 2 = 224 W Pu 2 = E2 I = 100 × 2 = 200 W Pp 2 = Ri 2 I 2 = 6 × 2 2 = 24 W η2 = Pu 2 200 = = 0, 893 Pa 2 224 Si può notare che la potenza utile del generatore è uguale a quella assorbita dall’utilizzatore attivo. Tale risultato non è casuale: l’utilizzatore attivo costituisce il carico del generatore e quindi la potenza utile che il generatore eroga corrisponde a quella che l’utilizzatore attivo assorbe. ESEMPIO 19 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Esercitazioni 80 Esercizi di verifica Esercizio 1 Tre resistori collegati in serie hanno resistenze R1 = 120 Ω, R2 = 60 Ω, R3 = 40 Ω e sono alimentati con tensione V = 44 V. Calcolare la resistenza equivalente, l’intensità di corrente, le tensioni e le potenze di ogni resistore, la potenza totale. [Risultati: Req = 220 ΩΩ ; I = 0,2 A; V1 = 24 V; V2 = 12 V; V3 = 8 V; P1 = 4,8 W; P2 = 2,4 W; P3 = 1,6 W; Pt = 8,8 W] Esercizio 2 Quattro resistori uguali sono collegati in serie e dissipano la potenza P = 100 W, con corrente I = 5 A. Calcolare la tensione sulla serie, la resistenza equivalente, la resistenza e la tensione dei singoli bipoli. [Risultati: V = 20 V; Req = 4 ΩΩ ; Ri = 1 ΩΩ ; Vi = 5 V] Esercizio 3 Tre resistori collegati in parallelo hanno resistenze R1 = 100 Ω, R2 = 150 Ω, R3 = 120 Ω e sono interessati dalla corrente I = 125 mA. Calcolare la resistenza equivalente, la tensione, le correnti e le potenze di ogni resistore, la potenza totale. [Risultati: Req = 40 ΩΩ ; V = 5 V; I1 = 50 mA; I2 = 33,3 mA; I3 = 41,7 mA; P1 = 0,25 W; P2 = 0,166 W; P3 = 0,209 W; Pt = 0,625 W] Esercizio 4 Quattro resistori uguali sono collegati in parallelo e dissipano la potenza P = 16 W, con tensione V = 10 V. Calcolare la corrente totale, la resistenza equivalente, la resistenza e la corrente dei singoli bipoli. [Risultati: I = 1,6 A; Req = 6,25 ΩΩ ; Ri = 25 ΩΩ ; Ii = 0,4 A] Esercizio 5 Per la rete di figura A2.61 tutte le resistenze valgono 60 Ω. Calcolare la resistenza equivalente tra le coppie di nodi A-B, C-D, A-C e B-D. R4 A B R2 R1 = R2 = R3 = R4 = R5 = R6 = R7 = R8 = 60 Ω R6 R8 R1 R3 R7 R5 C Figura A2.61 Esercizio 5. D [Risultati: RAB = RCD = 42 ΩΩ ; RAC = RBD = 32 ΩΩ ] A2 • Bipoli elettrici e loro collegamenti 81 Del circuito di figura A2.62 calcolare la resistenza equivalente tra i punti A e D e la tensione VBC, sia con il contatto aperto che chiuso. R1 R4 B R3 K R2 R1 = 50 Ω R2 = 40 Ω R3 = 60 Ω R4 = 80 Ω R5 = 30 Ω VAD = 50 V R5 C A D Figura A2.62 Esercizio 6. [Risultati: con K aperto: Req = 45,5 Ω; VBC = 9,34 V; con K chiuso: Req = 44,8 Ω; VBC = 5,19 V] Esercizio 7 Del circuito di figura A2.63 calcolare il valore da assegnare alla resistenza R per avere una resistenza equivalente tra i punti A e B pari a 10 Ω. A R1 = R2 = 10 Ω R4 = R5 = 20 Ω R2 R1 R3 = 5 Ω R3 R R4 R5 Figura A2.63 Esercizio 7. [Risultato: R = 30 Ω] B Esercizio 8 Del circuito di figura A2.64 calcolare la resistenza equivalente vista dal generatore, le correnti nei vari resistori, le tensioni E, VAC, VAD e la potenza erogata dal generatore. I1 R1 R4 A R2 I4 B I6 = 0,5 A I6 I5 R1 = 5 Ω R2 = R3 = 25 Ω + E R5 I23 R6 R4 = 10 Ω R5 = R6 = 20 Ω R3 C D Figura A2.64 Esercizio 8. [Risultati: Req = 19,3 Ω; I1 = 1,4 A; I23 = 0,4 A; I4 = 1 A; I5 = 0,5 A; E = 27 V; VAC = 20 V; VAD = 20 V; Pe = 37,8 W] Esercitazioni Esercizio 6 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 82 Esercitazioni Esercizio 9 Del circuito di figura A2.65 calcolare la resistenza equivalente vista dal generatore, le correnti in tutti i rami del circuito, la tensione del generatore. R1 = 100 Ω R2 = 24 Ω R4 R5 R1 + R3 = 12 Ω R4 = 20 Ω R5 = 30 Ω R6 = R7 = 100 Ω I6 = 20 mA R7 E I6 R3 R2 R6 Figura A2.65 Esercizio 9. [Risultati: Req = 51,9 Ω; I = 0,077 A; I1 = 0,037 A; I2 = 0,0123 A; I3 = 0,0247 A; I45 = 0,04 A; I6 = I7 = 0,02 A; E = 4 V] Esercizio 10 Dimostrare che per il circuito di figura A2.66 si ha I = 2 A per ognuna delle seguenti condizioni di funzionamento: I a) K1 aperto, K2 aperto b) K1 aperto, K2 chiuso R = 10 Ω c) K1 chiuso, K2 aperto E = 30 V R R d) K1 chiuso, K2 chiuso K1 + E R R K2 R R Figura A2.66 Esercizio 10. Esercizio 11 Del circuito di figura A2.67 calcolare le correnti I e I3, la tensione V e la f.e.m. E, le potenze e il rendimento del generatore. R1 I + R2 E I4 V Ri Figura A2.67 Esercizio 11. I3 R3 Ri = 10 Ω R1 = 100 Ω R2 = 50 Ω R3 = 50 Ω R4 = 100 Ω I4 = 0,5 A R4 [Risultati: I = 1,5 A; I3 = 1 A; V = 275 V; E = 290 V; Pg = 435 W; Pu = 412,5 W; Pp = 22,5 W; ηη= 0,948] A2 • Bipoli elettrici e loro collegamenti 83 Nel circuito di figura A2.68 la potenza PR = 15 W è quella assorbita in totale dalle tre resistenze di carico. Calcolare i valori delle resistenze R1 e R2, le correnti nei vari rami e la f.e.m. del generatore. + R2 R1 E R 1 = R2 R3 = 40 Ω V = 30 V Ri = 10 Ω PR = 15 W V Ri R3 Figura A2.68 Esercizio 12. [Risultati: R1 = R2 = 40 Ω; I = 0,5 A; I1 = I2 = 0,25 A; E = 35 V] Esercizio 13 Un generatore reale di tensione, avente resistenza interna 5 Ω, alimenta, tramite una linea di resistenza 4 Ω, un carico che assorbe una potenza di 500 W con tensione 200 V. Calcolare la tensione ai morsetti del generatore, il rendimento della linea, quello del generatore e il rendimento totale del complesso generatore-linea. [Risultati: V = 210 V; ηηL = 0,952; ηηG = 0,944; ηηT = 0,899] Esercizio 14 Un generatore reale di tensione avente E = 25 V e Ri = 5 Ω è collegato a un carico che assorbe la potenza Pu = 20 W. Calcolare i valori di V, I, Ru, Pg, Pp ed η per entrambi i punti di lavoro possibili. [Risultati 1° punto: I = 1 A; V = 20 V; Ru = 20 ΩΩ ; Pg = 25 W; Pp = 5 W; ηη= 0,8 Risultati 2° punto: I = 4 A; V = 5 V; Ru = 1,25 ΩΩ ; Pg = 100 W; Pp = 80 W; ηη= 0,2] Esercizio 15 Un generatore reale di tensione avente E = 25 V e Ri = 5 Ω è collegato a un carico di resistenza Ru variabile. Calcolare i valori di I, V, Pu, Pg, Pp facendo variare Ru da 0 a 25 Ω con variazioni di 1 Ω e rappresentare con grafici cartesiani le cinque grandezze calcolate in funzione di Ru. Verificare che la potenza utile aumenta da 0 a 31,25 W (PuM per Ru = Ri, condizione di adattamento) e poi diminuisce. Si consiglia, per i calcoli e i grafici, l’utilizzazione di un foglio elettronico per PC (tipo Excel). Esercizio 16 Dato il circuito di figura A2.69 calcolare le tensioni V e V2, le potenze assorbite dai vari resistori e quella totale. R1 I0 = 20 mA R1 = 0,25 k Ω R2 = 0,33 k Ω I0 Figura A2.69 Esercizio 16. V R2 R4 V2 R3 = R4 = 120 Ω R3 [Risultati: V = 16,4 V; V2 = 6,6 V; P1 = 0,1 W; P2 = 0,132 W; P3 = P4 = 48 mW; Pt = 0,328 W] Esercitazioni Esercizio 12 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 84 Esercitazioni Esercizio 17 Dato il circuito di figura A2.70 calcolare le correnti nei tre resistori, la tensione VAB e la potenza totale. A I1 R1 I2 R2 I3 R3 B I0 = 60 mA R1 = 0,12 k Ω R2 = 80 Ω I0 Figura A2.70 Esercizio 17. R3 = 0,22 k Ω [Risultati: I1 = 19,7 mA; I2 = 29,6 mA; I3 = 10,7 mA; VAB = 2,36 V; Pt = 0,142 W] Esercizio 18 Un generatore reale di corrente, avente I0 = 1 A e V0 = 5 V, eroga la corrente I = 0,5 A. Calcolare V, Ru, Pg, Pu, Pp e η. [Risultati: V = 2,5 V; Ru = 5 ΩΩ ; Pg = 2,5 W; Pu = 1,25 W; Pp = 1,25 W; ηη= 0,5] Esercizio 19 Per il circuito di figura A2.71 verificare che il bipolo E2-R2 si comporti come utilizzatore attivo di tensione e calcolarne le potenze e il rendimento. Calcolare inoltre la tensione VAB. A + E2 R1 R2 = 40 Ω R3 = 120 Ω I01 = 0,5 A E2 = 12 V R3 I01 R1 = 120 Ω R2 Figura A2.71 Esercizio 19. B [Risultati: Pa2 = 3,456 W; Pu2 = 2,16 W; Pp2 = 1,296 W; ηη2 = 0,625; VAB = 19,2 V] Test di verifica Quesiti a risposta aperta 1. Definire il concetto di bipolo elettrico. 2. Spiegare la differenza tra la convenzione di segno degli utilizzatori e quella dei generatori. 3. Che cosÕ• la caratteristica esterna di un bipolo? 4. Classificare i bipoli in base alla loro caratteristica esterna. 5. Che cosÕ• la corrente di cortocircuito di un bipolo? 6. Spiegare la differenza tra generatore ideale di tensione e di corrente. 7. PerchŽ un resistore in cui non • trascurabile la variazione della resistenza con la temperatura non • classificabile come resistore ideale? 8. Che cosa sÕintende per cortocircuito e per circuito aperto ideali? 9. Enunciare le leggi di Kirchoff delle correnti e delle tensioni. 10. Di tre resistori collegati in serie ricavare lÕespressione della resistenza equivalente. 11. Dimostrare che, collegando in serie due resistori aventi resistenza R e 2R, le tensioni sui due bipoli sono 1/3 e 2/3 di quella totale. 12. Di tre resistori collegati in parallelo ricavare lÕespressione della resistenza equivalente. 13. Dimostrare che, collegando in parallelo due resistori aventi resistenza R e 2R, le correnti nei due bipoli sono 2/3 e 1/3 di quella totale. 14. Ricavare le condizioni di equivalenza tra i collegamenti a stella e a triangolo. 15. Disegnare e spiegare la caratteristica esterna del generatore reale di tensione. 16. Definire le potenze e il rendimento del generatore reale di tensione e ricavarne le relative espressioni. 17. Disegnare e spiegare la caratteristica esterna del generatore reale di corrente. 18. Definire le potenze e il rendimento del generatore reale di corrente e ricavarne le relative espressioni. 19. Ricavare le condizioni di equivalenza tra i generatori reali di tensione e di corrente. 20. Spiegare in quali condizioni un bipolo attivo di tensione funziona da utilizzatore attivo. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Per il circuito di figura A2.72 la resistenza equivalente vale: R a R b 2R c 3/2 R 3R d R/3 2R R Figura A2.72 2R 85 Esercitazioni A2 • Bipoli elettrici e loro collegamenti Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 86 Esercitazioni 2. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e B vale: a 0 R A b 2/3 R R c R d 2R B R R R Figura A2.73 C D 3. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e C vale: a 2/3 R b 0 c 2R d R 4. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e D vale: a 2R b R c 0 d 2/3 R 5. Per il circuito di figura A2.73 la resistenza equivalente tra i punti C e D vale: a 0 b 2/3 R c R d 2R 6. Per il circuito di figura A2.74 la tensione VAB vale: a 3V R b 6V B 2R 3R C R c 0 d 4V 12 V A + D Figura A2.74 7. Per il circuito di figura A2.74 la tensione VBC vale: a 3V b 6V c 0 d 4V 8. Per il circuito di figura A2.75 la corrente I vale: a 0 b 0,5 A c 5A R d 1,5 A 3A R R R 2 Figura A2.75 I A2 • Bipoli elettrici e loro collegamenti 87 a È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è uguale a quella interna. b È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è nulla. c È la tensione che si ha ai morsetti del bipolo quando è nulla la corrente che vi circola. d È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è doppia di quella interna. 10. Quanto vale la corrente di cortocircuito di un generatore reale di tensione? a È uguale a zero. b È data dal rapporto E/Ri. c È data dal rapporto V/Ri. d Assume valore infinito. 11. Nella condizione di adattamento, un generatore reale: a eroga la massima potenza utile. b funziona con il massimo rendimento possibile. c fornisce la massima tensione al carico. d non ha potenza persa. Esercitazioni 9. Che cos’è la tensione a vuoto di un bipolo? 88 A3 Misure elettriche: aspetti generali e misura delle grandezze fondamentali L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica: essa permette non solo di misurare i valori che assumono le varie grandezze elettriche durante il funzionamento di un circuito, ma anche di verificare sperimentalmente le leggi che legano tali grandezze, sia come conferma dello studio teorico che come anticipazione dello stesso. In questa unità, dopo aver introdotto gli aspetti generali della misurazione, verranno presentati alcuni metodi di misura delle principali grandezze elettriche. A3.1 Concetto di misura È noto che misurare una grandezza significa associare alla stessa un valore, espresso con una appropriata unità di misura; tale valore indica il rapporto che lega quantitativamente la grandezza in esame con un’altra, della stessa specie, assunta come unità di misura. Dire, per esempio, che la lunghezza misurata tra due punti di una pista di atletica vale 100 m significa: • • • avere scelto il metro come unità di misura della lunghezza; avere a disposizione un campione di lunghezza unitaria 1 m; avere stabilito che questa unità di misura è contenuta 100 volte nella grandezza da misurare e che, quindi, il rapporto grandezza/campione vale 100. È chiaro che il confronto ha significato solo se la grandezza e il campione sono omogenei; nell’esempio precedente sono ambedue delle lunghezze. Affinché misure fatte su grandezze della stessa specie siano tra loro confrontabili, è necessario che vengano espresse tutte nella stessa unità di misura: è evidente, per esempio, che di due lunghezze, una in metri e l’altra in miglia, non si riesce a stabilire immediatamente qual è la maggiore, ma occorre prima effettuare la conversione dei metri in miglia o viceversa. Per questa ragione è stato introdotto il Sistema Internazionale (SI) delle unità di misura, descritto nella scheda PRE-1, alla quale si rimanda. Le misure, in funzione del metodo utilizzato, possono essere divise in due differenti categorie: • • sono dette misure dirette quelle in cui la grandezza da misurare viene direttamente letta sullo strumento utilizzato, come, per esempio, la misura di una temperatura con un termometro, quella di una tensione con un voltmetro ecc.; sono, invece, misure indirette quelle in cui la grandezza da misurare viene dedotta dalla misura di altre grandezze (almeno due), utilizzando una relazione nota; sono, 89 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali per esempio, indirette la determinazione dell’area di un rettangolo di cui sono stati misurati i lati e quella di una resistenza ricavata dal rapporto tra la misura della tensione e quella dell’intensità di corrente. A3.2 Errori di misura e loro classificazione Si supponga di aver misurato una generica grandezza X e di conoscerne, quindi, il valore misurato Xm. Su ogni misurazione gravano però degli errori di misura, di diverso tipo, dovuti alla strumentazione usata, al metodo di misura, all’operatore che ha eseguito la misura. L’errore commesso in quella particolare misura non è noto, però si può valutare un intervallo di incertezza Δx, di ampiezza tale da poter ritenere che il valore effettivo della grandezza misurata sia compreso tra i valori limite Xm − Δx e Xm + Δx. Si potrà allora dire che il risultato della misura è dato da: X = X m ± Δx [A3.1] Per esempio, scrivere che una tensione vale V = (24 ± 0,5) V significa che la tensione in oggetto ha un valore compreso tra 23,5 V e 24,5 V, con una incertezza valutata, al massimo, in ± 0,5 V. Risultato di una misura in funzione dell’intervallo di incertezza Nella teoria degli errori si fa spesso riferimento al valore vero Xv di una grandezza, rispetto al quale: si definisce come errore assoluto εa la differenza: ε a = X m − Xv [A3.2] È da notare che il valore vero di una grandezza è un concetto solo teorico, in quanto tale valore non è misurabile e, quindi, non si può conoscere; l’espressione [A3.2] non si può, pertanto, utilizzare in modo diretto, per calcolare l’errore, ma occorre conoscere εa per poter ricavare la grandezza: Xv = X m − ε a [A3.3] che non è da intendere come valore vero della grandezza, ma come risultato X della misura, conseguente a un errore valutato, al massimo, pari a εa. Da quanto detto e confrontando tra loro le espressioni [A3.1] e [A3.3], risulta che l’incertezza Δx e l’errore assoluto εa hanno lo stesso significato, con la differenza che Δx è da intendere sempre positivo, in quanto viene sommato e sottratto a Xm, mentre εa è una grandezza con segno. Da come è stato definito, l’errore assoluto è: • • positivo, se la misura è stata fatta in eccesso (Xm > Xv); negativo, se la misura è stata fatta in difetto (Xm < Xv). L’errore assoluto viene sempre espresso nella stessa unità di misura della grandezza a cui si riferisce. Si supponga di aver misurato la corrente Im = 10 A commettendo un errore assoluto sicuramente positivo e non superiore a εa = 0,5 A. ■ Il valore della corrente sarà compreso tra i valori limite 10 A (corrispondente a un errore nullo) e 9,5 A (corrispondente al valore massimo dell’errore). ESEMPIO 1 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 90 Se 0,5 A è invece da considerare come incertezza sulla misura, allora il valore effettivo della corrente sarà compreso tra 9,5 A e 10,5 A. Nel caso in cui non sia possibile conoscere il segno dell’errore assoluto commesso, non vi è più alcuna differenza numerica sul risultato della misura. Se εa = ± 0,5 A, si ha infatti: I = I m − ε a = 10 − ( ± 0, 5 ) = ( 9, 5 ÷ 10, 5 ) A come nel caso in cui 0,5 A rappresenta il valore dell’incertezza. Spesso è importante riferire l’errore assoluto al valore misurato; è evidente, infatti, che un errore di 10 cm è poco significativo se la lunghezza misurata è molto più grande (per esempio 10 km), mentre incide molto di più se il valore misurato è più piccolo (per esempio 10 m). Il rapporto: εr = εa Xm [A3.4] è detto errore relativo. Esso è un numero adimensionato. essendo il rapporto di due grandezze omogenee, ed è tanto minore quanto più piccolo è l’errore assoluto e maggiore è il valore misurato. Si definisce come errore relativo percentuale il valore percentuale dell’errore relativo, dato da: εr % = εa 100 = 100ε r Xm [A3.5] Sia l’errore relativo che quello percentuale sono indici di qualità della misura, nel senso che quanto più il loro valore è ridotto tanto più la misura è precisa. ESEMPIO 2 Si supponga di aver misurato le due tensioni Vm1 = 10 V con un errore assoluto εa1 = 0,5 V e Vm2 = 50 V con un errore assoluto εa2 = 1 V. Si calcolino i rispettivi errori relativi e percentuali. ■ Applicando le espressioni [A3.4] e [A3.5] si ottiene: ε r1 = ε a1 0, 5 = = 0, 05 Vm1 10 ε r1% = 100 ε r1 = 100 × 0, 05 = 5% εr 2 = 1 εa2 = = 0, 02 Vm 2 50 ε r 2 % = 100 ε r 2 = 100 × 0, 02 = 2% Si può notare che la seconda misura è più precisa della prima, pur se l’errore assoluto è maggiore. Gli errori che si commettono nella esecuzione di una misura possono essere classificati, in base alle cause che li determinano, in: • • • errori sistematici; errori accidentali; errori soggettivi. A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Gli errori sistematici dipendono dal sistema di misura usato; rientrano in questo gruppo gli errori legati alla precisione degli strumenti utilizzati e quelli derivanti dalle variazioni circuitali prodotte dall’inserzione degli apparecchi di misura, aventi una loro resistenza elettrica che va ad aggiungersi a quelle proprie del circuito. Gli errori sistematici si ripercuotono sul risultato della misura sempre nello stesso senso e, pertanto, non possono essere compensati facendo la media dei risultati di più determinazioni. Scegliendo in modo opportuno il sistema di misura e gli strumenti, tali errori si possono ridurre e, conoscendone il massimo valore che possono assumere, se ne può tenere conto nell’espressione del risultato della misura. Gli errori accidentali sono quelli non prevedibili e sono sostanzialmente dovuti alle condizioni ambientali in cui si svolge la misura. Le cause di perturbazione sono varie: le più comuni riguardano l’influenza dei campi magnetici ed elettrici esterni sul circuito di misura e la variazione delle caratteristiche delle apparecchiature per cause termiche. Gli errori accidentali sono di difficile valutazione, però si possono contenere entro limiti tollerabili utilizzando strumenti poco sensibili ai disturbi indotti dall’esterno e se ne può tenere conto con operazioni statistiche effettuate sui risultati di una serie di determinazioni della stessa grandezza. Gli errori soggettivi sono quelli dovuti all’operatore che esegue la misura, il quale può commettere degli errori di lettura, per motivi vari legati a disattenzione, stanchezza o altro. Utilizzando strumenti analogici, per i quali la lettura è indicata dalla posizione dell’indice su una scala, si possono commettere errori di apprezzamento, quando l’indice si ferma in una posizione intermedia tra due tacche adiacenti della scala, ed errori di parallasse, quando si guarda in direzione diversa rispetto alla perpendicolare alla scala passante per l’indice; mediante opportuni accorgimenti costruttivi questo tipo di errore può essere eliminato, mentre quello di apprezzamento può essere ridotto utilizzando scale con un maggior numero di divisioni. Caratteristica degli errori soggettivi è quella di non avere un segno proprio ben determinato, ma di influire in modo casuale sul risultato della misura. Eseguendo più letture è probabile che gli errori in più e in meno si compensino e, pertanto, dalla media dei vari risultati si può ottenere un valore più attendibile della grandezza in esame, rispetto a quello relativo a una sola lettura. Sotto questo aspetto gli errori soggettivi si comportano come accidentali. A3.3 Errore nella misura indiretta di una grandezza Quando una grandezza viene dedotta dalla misura di altre grandezze secondo una relazione nota, è necessario saper valutare quale sarà l’errore risultante, in funzione degli errori da cui sono affette le grandezze che compaiono nella relazione. Questo succede, per esempio, quando si valuta la potenza come prodotto P = VI, supponendo di avere misurato la tensione e la corrente. Si considererà, per semplicità, solo il caso in cui le grandezze di partenza sono due; le espressioni ottenute si possono comunque estendere a casi più complessi. Indicando con X e Y le grandezze di partenza, con Xm e Ym i loro valori misurati e con εaX ed εaY i relativi errori assoluti, i valori che risultano dalla misura, considerati con l’errore, sono calcolabili con l’espressione [A3.3]: X = X m − ε aX Y = Ym − ε aY 91 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 92 Gli errori relativi saranno dati, secondo la [A3.4], da: ε rX = ε aX Xm ε rY = ε aY Ym Ricavando gli errori assoluti e sostituendo, si ottiene: ε aX = ε rX X m Valori delle grandezze in funzione degli errori relativi ε aY = ε rY Ym X = X m − ε rX X m Y = Ym − ε rY Ym X = (1 − ε rX ) X m Y = (1 − ε rY )Ym [A3.6] [A3.7] Errore risultante dalla somma Indicando con S la grandezza misurata indirettamente come somma di X e Y, si ottiene: S = X + Y = X m − ε aX + Ym − ε aY = ( X m + Ym ) − ( ε aX + ε aY ) Confrontando questa espressione con la [A3.3], si ricava il valore misurato della somma, che è dato da: Sm = X m + Ym mentre l’errore assoluto è pari a: Errore assoluto sulla somma ε aS = ε aX + ε aY [A3.8] Si deduce pertanto la seguente regola: ÈÈl’errore assoluto commesso nella misura indiretta di una grandezza somma di due o più grandezze è pari alla somma dei singoli errori assoluti. Nell’applicazione della formula [A3.8] si deve tener presente che l’errore assoluto è una grandezza con segno: la situazione più sfavorevole si ha quando i due errori hanno lo stesso segno, nel qual caso i loro valori assoluti si sommano. Per calcolare l’errore relativo sulla somma si applica la definizione, ottenendo: ε rS = ε aS ε aX + ε aY = Sm X m + Ym Esprimendo gli errori assoluti in funzione di quelli relativi, si ha: Errore relativo sulla somma ε rS = ε rX X m + ε rY Ym X m + Ym [A3.9] 93 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali L’espressione [A3.9] indica che: ÈÈl’errore relativo sulla somma è pari alla media ponderale degli errori relativi commessi sulle grandezze componenti. Il fatto che la media sia di tipo ponderale significa che i singoli errori influiscono proporzionalmente al valore della grandezza corrispondente e, quindi, l’errore sul termine di valore più elevato influisce maggiormente sull’errore risultante; di conseguenza occorre misurare con più accuratezza i termini della somma di valore maggiore. Moltiplicando per 100 ambedue i membri della [A3.9] e tenendo presente che 100 εr = εr %, si ottiene la stessa relazione valida per l’errore relativo percentuale. La tensione su un bipolo costituito da due bipoli in serie viene calcolata come somma delle tensioni sui bipoli componenti. Supponendo che i valori misurati siano V1m = 2 V con errore relativo εr1% = 5% e V2m = 12 V con errore relativo εr2% = 0,5%, calcolare l’errore relativo e assoluto sulla tensione somma. ESEMPIO 3 ■ Il valore misurato della tensione risultante è dato da: Vm = V1m + V2 m = 2 + 12 = 14 V Applicando la [A3.9] con i valori relativi percentuali si ottiene immediatamente l’errore relativo percentuale sulla somma: εr% = ε r1%V1m + ε r 2 %V2 m 5 × 2 + 0,5 × 12 = = 1143% , V1m + V2 m 2 + 12 valore assai più vicino al secondo errore, corrispondente al termine maggiore, che al primo. L’errore assoluto si può calcolare direttamente sulla tensione risultante oppure applicando la [A3.8]. Si ottiene, infatti: 1,143 × 14 εr % Vm = = 0,16 V 100 100 5×2 ε % = 0,1 V ε a1 = r1 V1m = 100 100 0, 5 × 12 ε % ε a 2 = r 2 V2 m = = 0, 06 V 100 100 ε a = ε a1 + ε a 2 = 0,1 + 0, 06 = 0,16 V ε a = ε rVm = Errore risultante dalla differenza Indicando con D la grandezza misurata indirettamente come differenza di X e Y, si ottiene: D = X − Y = X m − ε aX − Ym + ε aY = X m − Ym − ( ε aX − ε aY ) Confrontando questa espressione con la [A3.3], si ricava il valore misurato della differenza, che è dato da: Dm = X m − Ym mentre l’errore assoluto è pari a: ε aD = ε aX − ε aY [A3.10] Errore assoluto sulla differenza Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 94 Si deduce pertanto la seguente regola: ÈÈl’errore assoluto commesso nella misura indiretta di una grandezza differenza di due grandezze è pari alla differenza dei singoli errori assoluti. Anche nell’applicazione della formula [A3.10] si deve tener presente che l’errore assoluto è una grandezza con segno: la situazione più sfavorevole si ha quando i due errori hanno segno opposto, nel qual caso i loro valori assoluti si sommano. Per calcolare l’errore relativo sulla differenza si applica la definizione, ottenendo: ε rD = ε aD ε aX − ε aY = Dm X m − Ym Utilizzando le espressioni [A3.6] si ha: Errore relativo sulla differenza ε rD = ε rX X m − ε rY Ym X m − Ym [A3.11] L’espressione [A3.11] mostra che la situazione più sfavorevole si ha quando i due errori relativi hanno segno opposto e i valori misurati Xm e Ym non sono molto diversi tra loro; in questo caso i termini al numeratore si sommano e il valore del denominatore tende ad annullarsi, facendo aumentare l’errore relativo risultante. Moltiplicando per 100 ambedue i membri della [A3.11] e tenendo presente che 100 ε r = ε r %, si ottiene la stessa relazione valida per l’errore relativo percentuale. ESEMPIO 4 Si vuole determinare la corrente in un bipolo come differenza tra le correnti circolanti in altri due bipoli, collegati allo stesso nodo. Le correnti misurate e i relativi errori assoluti sono pari a: Im1 = 5 A, Im2 = 4 A, εa1 = – 0,1 A, εa2 = + 0,12 A. Calcolare l’errore assoluto e relativo percentuale sulla corrente risultante. ■ Il valore misurato della corrente risultante è dato da: I m = I m1 − I m 2 = 5 − 4 = 1 A Applicando la [A3.10] si calcola l’errore assoluto sulla differenza: ε a = ε a1 − ε a 2 = − 0,1 − 0,12 = − 0, 22 A L’errore relativo percentuale si può calcolare direttamente oppure applicando la [A3.11], ottenendo: εr% = εr % = εα − 0,22 × 100 100 = = – 22% Im 1 – 0,1 × 100 ε a1 = − 2% 100 = I m1 5 εr % = εr 2 % = εa2 0,12 × 100 100 = = 3% Im2 4 ε r1% I m1 − ε r 2 % I m 2 −2 × 5 − 3 × 4 = = −22% I m1 − I m 2 5−4 Il valore dell’errore relativo percentuale sulla corrente differenza è notevolmente maggiore di quelli commessi sulle correnti componenti, a causa dei valori abbastanza vicini tra loro delle correnti misurate. 95 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Errore risultante dal prodotto Indicando con P la grandezza misurata indirettamente come prodotto di X e Y, si ottiene: P = XY = ( X m − ε aX ) (Ym − ε aY ) = = X mYm − X m ε aY − Ym ε aX + ε aX ε aY = X mYm − ( X m ε aY + Ym ε aX − ε aX ε aY ) Confrontando questa espressione con la [A3.3], si ricava il valore misurato del prodotto, che è dato da: Pm = X mYm mentre l’errore assoluto è pari a: ε aP = X m ε aY + Ym ε aX − ε aX ε aY Nell’espressione precedente il prodotto tra i due errori assoluti è trascurabile rispetto agli altri due termini e quindi si può ritenere, con sufficiente approssimazione, che sia: ε aP ≅ X m ε aY + Ym ε aX [A3.12] Errore assoluto sul prodotto L’errore relativo sul prodotto è dato da: ε rP = ε aP X m ε aY + Ym ε aX ε aY ε aX = = + Pm X mYm Ym X m I due termini al secondo membro dell’espressione precedente rappresentano gli errori relativi sui singoli fattori e, quindi, si ha: ε rP = ε rX + ε rY [A3.13] Errore relativo sul prodotto L’espressione [A3.13] stabilisce la seguente regola: ÈÈl’errore relativo su una grandezza misurata indirettamente come prodotto di al- tre grandezze componenti è pari alla somma algebrica degli errori relativi commessi sui singoli fattori. Moltiplicando per 100 ambedue i membri della [A3.13], si ottiene la stessa relazione valida per l’errore relativo percentuale. Come conseguenza della regola precedente si ha che: • • la situazione più sfavorevole si ha quando tutti gli errori hanno lo stesso segno, nel qual caso i valori assoluti dei singoli errori si sommano; la probabilità di commettere un errore elevato cresce all’aumentare del numero dei fattori, dato che aumenta il numero di errori da sommare, errori che potrebbero essere tutti di segno concorde. Si vuole determinare la potenza P di un circuito, misurando la tensione e la corrente. I valori ottenuti dalle prove sono pari a 25 V con errore 1,3% e 2 A con errore 0,7%. Calcolare lÕerrore assoluto e relativo sulla potenza. ■ Il valore della potenza risultante dalle misure è dato da: Pm = Vm I m = 25 × 2 = 50 W ESEMPIO 5 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 96 Gli errori assoluti commessi sulla tensione e sulla corrente sono pari a: ε aV = ε rV %Vm 1, 3 × 25 = = 0, 325 V 100 100 ε aI = ε rI % I m 0, 7 × 2 = = 0, 014 A 100 100 Applicando l’espressione [A3.12], si ricava l’errore assoluto sulla potenza: ε aP = Vm ε aI + I m ε aV = 25 × 0, 014 + 2 × 0, 325 = 1 W Il calcolo dell’errore relativo percentuale si può eseguire con la [A3.13], oppure partendo dalla definizione; si ottiene: ε rP % = ε rV % + ε rS % = 1, 3 + 0, 7 = 2% 100 ε aP 100 × 1 ε rP % = = 2% = 50 Pm Errore risultante dal quoziente Indicando con R la grandezza misurata indirettamente come rapporto tra X e Y, si ottiene: R= X X m − ε aX X m − ε rX X m X m (1 − ε rX ) = = = Y Ym − ε aY Ym − ε rY Ym Ym (1 − ε rY ) Indicando con Rm il valore del rapporto derivante dalle misure, l’espressione precedente diventa: R = Rm 1 − ε rX 1 − ε rY [A3.14] Partendo dalla definizione di errore assoluto si ricava: ε aR = Rm − R = Rm − Rm ⎛ 1 − ε rX ⎞ 1 − ε rY − 1 + ε rX 1 − ε rX = Rm ⎜1 − ⎟ = Rm 1 − ε rY 1 − ε rY ⎝ 1 − ε rY ⎠ e, infine: Errore assoluto sul quoziente ε aR = Rm ε rX − ε rY 1 − ε rY [A3.15] Dividendo entrambi i membri della [A3.15] per Rm si ottiene l’espressione dell’errore relativo: Errore relativo sul quoziente ε rR = ε rX − ε rY 1 − ε rY [A3.16] Normalmente l’errore relativo εrY è molto minore di 1 e, quindi, la [A3.16] può essere scritta, con sufficiente approssimazione, nel seguente modo semplificato: ε rR ≅ ε rX − ε rY [A3.17] 97 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Dalle espressioni [A3.15] e [A3.17] si deduce che l’errore risultante sul rapporto dipende dalla differenza algebrica degli errori sulle grandezze componenti e, quindi, la situazione più sfavorevole si ha quando i due errori hanno segno discorde, nel qual caso i loro valori assoluti si sommano. Per trovare l’errore relativo percentuale basta moltiplicare per 100 le espressioni [A3.16] e [A3.17]: ε rR % = 100 ε rX − ε rY ε rX % − ε rY % = 1 − ε rY 1 − ε rY [A3.18] Errore relativo percentuale sul quoziente ε rR % ≅ ε rX % − ε rY % [A3.19] Dalle misure riportate nell’esempio 5 calcolare il valore della resistenza e i relativi errori, assoluto e percentuale. ■ Applicando la legge di Ohm si ricava: Rm = Vm 25 = = 12, 5 Ω Im 2 Gli errori relativi commessi sulla tensione e sulla corrente sono dati da: ε rV = ε rV % 1, 3 = = 0, 013 100 100 ε rI = ε rI % 0, 7 = = 0, 007 100 100 Con la [A3.15] si calcola l’errore assoluto: ε aR = Rm ε rV − ε rI 0,013 − 0,007 = 12,5 = 0,0755 Ω 1 − ε rI 1 − 0,007 L’errore relativo e quello percentuale, utilizzando le formule esatte, sono dati da: ε rR = ε rV − ε rI 0, 013 − 0, 007 = = 0, 00604 1 − ε rI 1 − 0, 007 ε rR % = ε rV % − ε rI % 1, 3 − 0, 7 = = 0, 604% 1 − ε rI 1 − 0, 007 Utilizzando, invece, le formule approssimate si ha: ε rR = ε rV − ε rI = 0, 013 − 0, 007 = 0, 006 ε rR % = ε rI % − ε rV% = 1,3 − 0,7 = 0,6% con risultati quasi identici. ESEMPIO 6 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 98 A3.4 Classificazione degli strumenti di misura Vi sono vari tipi di strumenti di misura, differenti tra loro per la grandezza misurata, per il tipo di indicazione fornita, per il principio di funzionamento. La classificazione in funzione della grandezza misurata viene effettuata indicando il nome della grandezza o della sua unità di misura; alcuni esempi sono i seguenti: • amperometro per la misura di correnti; • voltmetro per la misura di tensioni; • wattmetro per la misura di potenze; • frequenzimetro per la misura di frequenze. Vi sono anche degli strumenti multifunzione, ossia che possono misurare vari tipi di grandezze elettriche, come i multimetri. I N S I Figura A3.1 Schema costruttivo di uno strumento analogico a bobina mobile. Gli strumenti vengono distinti anche, in funzione del tipo di indicazione che forniscono, in: • strumenti indicatori, che misurano il valore della grandezza in quel momento e, quindi, non consentono di risalire ai valori assunti precedentemente; • strumenti registratori che, appunto, registrano l’andamento della grandezza nel tempo, per esempio mediante una penna scrivente su un disco di carta o usando memorie elettroniche; • strumenti rivelatori, come i galvanometri, che non hanno il compito di misurare la corrente circolante, ma solo di rilevarne l’esistenza. Un’altra importante suddivisione si ha tra strumenti analogici e digitali. Gli strumenti analogici indicano il valore misurato mediante lo spostamento di un indice su una scala graduata. Essi, quindi, misurano lo spostamento angolare dell’indice, spostamento che viene reso corrispondente al valore della grandezza elettrica misurata, stabilendo un’analogia (da qui la denominazione di tali strumenti) tra grandezze diverse. Per il funzionamento è necessario che, all’interno dello strumento, si creino due coppie di forze: una coppia motrice, proporzionale al valore della grandezza misurata e che determina lo spostamento dell’indice, e una coppia antagonista, normalmente fornita da due molle di torsione, che, equilibrando la coppia motrice, arresta l’indice nella posizione corrispondente al valore misurato. La figura A3.1 mostra uno strumento analogico in cui la coppia motrice è creata dall’azione di un magnete permanente su una bobina percorsa da corrente. Volendo ottenere un amperometro, occorre fare in modo che la coppia motrice sia proporzionale alla corrente, secondo la relazione: C m = km I La coppia antagonista è proporzionale all’angolo di rotazione α dell’indice, corrispondente all’angolo di torsione della molla: Ca = kaα In condizioni di equilibrio l’equipaggio mobile dello strumento è fermo, in quanto le due coppie sono uguali, e quindi si ha: km I = kaα da cui: Deviazione dell’indice in uno strumento analogico α= km I ka [A3.20] La relazione [A3.20] mostra che i valori della corrente e dell’angolo di rotazione sono direttamente proporzionali e, quindi, misurando α, si può risalire al valore di I. A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali a) b) Quando viene effettuata la taratura dello strumento, sulla scala vengono indicati, mediante tacche graduate, i valori di corrente corrispondenti alle diverse deviazioni dell’indice, in modo che la lettura risulti immediata. Negli strumenti digitali, invece, il valore misurato viene visualizzato mediante cifre che compaiono su un apposito display, per cui non vi sono né l’indice né la scala graduata. La figura A3.2 a, b mostra l’aspetto esterno di due multimetri portatili, uno analogico e l’altro digitale. Gli strumenti digitali sono assai diffusi ed è opinione comune che siano più precisi di quelli analogici. In realtà in essi non vi sono gli errori di parallasse e di apprezzamento, in quanto non si deve valutare la posizione dell’indice sulla scala, ma questo non riguarda la precisione propria dello strumento, che potrebbe essere inferiore a quella di uno di tipo analogico. Un’ulteriore classificazione distingue gli strumenti elettrici in funzione del principio scientifico su cui si basa il loro funzionamento; per esempio, nel caso degli strumenti analogici, si possono avere strumenti elettromagnetici, elettrodinamici, elettrostatici, termici, a induzione. A3.5 Caratteristiche degli strumenti di misura Portata La portata rappresenta il valore massimo misurabile dallo strumento, detto anche range; per gli strumenti analogici corrisponde al valore di fondo scala Vfs. Per esempio un voltmetro con portata 50 V può misurare una tensione fino a tale valore, superato il quale si rischia di danneggiare lo strumento. Nel caso degli strumenti analogici valori superiori alla portata non possono essere letti, in quanto si esce dalla scala. Negli strumenti digitali, invece, può essere prevista una certa percentuale di sovraccarico (overrange), che permette di estendere il campo di misura; la lettura viene resa possibile aumentando il numero di cifre a disposizione. Molti strumenti possono operare su più portate, mediante commutatori di vario tipo. Costante di lettura Negli strumenti con indice e scala graduata la costante di lettura è il rapporto tra la portata e il numero di divisioni di fondo scala. Per esempio un voltmetro di portata 50 V e numero di divisioni 100 ha una costante di lettura pari a 50/100 = 0,5 V/div. Se la lettura effettuata è pari a 60 divisioni, la tensione misurata sarà uguale a 60 × 0,5 = 30 V. 99 Figura A3.2 a, b Multimetri portatili, di tipo analogico (a) e digitale (b). Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 100 Sensibilità La sensibilità di uno strumento indica la capacità di rispondere a piccole variazioni della grandezza da misurare e può essere definita come la più piccola variazione indicata, riferita alla portata minore. Nel caso degli strumenti analogici essa dipende dal numero di divisioni della scala: maggiore è il loro numero, più sensibile è lo strumento. Per esempio, su un amperometro con portate 1, 5 e 10 A e 100 divisioni di fondo scala si riesce ad apprezzare una variazione minima di corrente pari a una divisione, che corrisponde, con la portata minore, a 1/100 = 0,01 A e, quindi, coincide numericamente con la costante di lettura dello strumento, per quel valore di portata. Per gli strumenti digitali la sensibilità dipende dal numero di cifre del display; per esempio, un voltmetro a tre cifre, con portata minima 1 V, consente di misurare tensioni da 1 mV a 999 mV, con sensibilità 1 mV, non essendo possibili valutazioni intermedie. Classe di precisione La classe di uno strumento indica la sua precisione intrinseca, indipendentemente dagli altri errori commessi nella misura; essa dipende, in generale, dall’accuratezza con cui lo strumento è stato costruito. Per gli strumenti analogici la classe di precisione è indicata da un numero, che rappresenta l’errore relativo percentuale massimo riferito al valore di fondo scala e, quindi, è data da: εc = ε a 100 V fs [A3.21] dove εc indica la classe ed εa è l’errore assoluto, supposto costante su tutta la scala dello strumento. Ricavando dalla [A3.21] l’errore assoluto e sostituendolo nell’espressione dell’errore relativo percentuale, si ricava il valore di tale errore commesso nella misura di un generico valore Vm: Errore assoluto dovuto alla classe εa = εr % = Errore relativo percentuale dovuto alla classe ε cV fs 100 [A3.22] ε a 100 ε cV fs 100 = 100 Vm Vm εr % = ε cV fs Vm [A3.23] Dall’esame dell’espressione [A3.23] risulta chiaramente che: • l’errore dovuto allo strumento è uguale alla classe solo quando la misura viene effettuata a fondo scala e rappresenta l’errore relativo minimo che lo strumento può commettere; 101 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali • • quando Vm < Vfs l’errore relativo è maggiore della classe ed è tanto più grande quanto più la misura viene effettuata lontano dal fondo scala; per migliorare la precisione di una misura occorre scegliere lo strumento con un valore di portata non molto maggiore del valore da misurare, per effettuare la misura nella parte finale della scala. Con un amperometro di portata 1 A e classe 0,5 si effettuano due misure, rilevando i valori 0,4 A e 0,95 A. Calcolare, supponendo che la sola causa di errore sia la classe di precisione dello strumento, il valore dell’errore assoluto e di quello relativo percentuale in entrambe le rilevazioni. ESEMPIO 7 ESEMPIO 8 ■ L’errore assoluto si calcola con la [A3.22] ed è indipendente dal valore misurato: εa = ε cV fs 0, 5 × 1 = = 0, 005 A 100 100 L’errore relativo percentuale, applicando la [A3.23], è dato da: ε r1 % = ε cV fs 0, 5 × 1 = = 1, 25% 0, 4 I m1 εr 2 % = ε cV fs 0, 5 × 1 = = 0, 526% 0, 95 Im2 L’esame dei risultati ottenuti conferma le conclusioni precedenti. I valori assunti dalla classe dipendono dall’utilizzazione dello strumento: si va dalle classi 0,1 o 0,2 per gli strumenti più precisi (strumenti da laboratorio) a 2,5 e 5 per quelli a cui è richiesta una indicazione grossolana della grandezza (strumenti da quadro). Errore sull’ultima cifra Nel caso degli strumenti digitali l’ultima cifra del display (meno significativa) può essere affetta da errore; in questo caso si indica il numero di digit di incertezza, a cui bisogna sommare l’errore proprio dello strumento, che viene normalmente indicato con la percentuale sulla lettura più quella sul fondo scala. Un voltmetro digitale a tre cifre ha portata 1 V, errore sul fondo scala 0,2%, errore sulla lettura 1% ed errore sull’ultima cifra di 1 digit. Calcolare l’errore assoluto e quello relativo che si commettono misurando la tensione di 600 mV. ■ Esprimendo tutto in millivolt e tenendo conto che l’errore sull’ultima cifra è di 1 mV, si ha: εa = 1 0, 2 600 + 1000 + 1 = 6 + 2 + 1 = 9 mV 100 100 a cui corrisponde l’errore relativo percentuale: εr % = 9 100 = 1, 5% 600 A3.6 Misura di corrente La misura diretta di una corrente viene effettuata mediante uno strumento chiamato amperometro, il cui simbolo è rappresentato nella figura A3.3. Esso va collegato in serie al bipolo di cui si vuole misurare la corrente (o, in generale, al circuito in prova), in modo che entrambi siano interessati dalla stessa corrente. L’inserzione di un amperometro modifica il regime di funzionamento del circuito in A Figura A3.3 Simbolo dell’amperometro. Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 102 prova, in quanto lo strumento presenta una resistenza interna RA non nulla, dovuta al suo circuito interno, che fa variare la corrente circolante, introducendo un errore di misura, di tipo sistematico, dovuto all’autoconsumo dello strumento. Negli strumenti elettronici, come i multimetri, questa resistenza è molto piccola e i suoi effetti si possono trascurare. Quanto detto risulta evidente dall’esame della figura A3.4 a, b, in cui sono rappresentate, rispettivamente, l’inserzione di un amperometro ideale (privo di resistenza interna) e quella di uno strumento reale, con resistenza interna RA. Im Im RA A A + + R E Im = R E E R Im = a) Figura A3.4 a, b Inserzione dell’amperometro: amperometro ideale (a); amperometro reale (b). E R + RA b) Nel primo caso l’amperometro misura realmente la corrente che il generatore fornisce al resistore di resistenza R: Im = I = E R [A3.24] Nel secondo caso la corrente misurata è quella assorbita dalla serie RA + R, data da E/(RA + R); sostituendo E = RI si ha: Relazione tra la corrente reale e quella misurata Im = RI R + RA [A3.25] Dall’esame della [A3.25] si deduce che: • • la corrente misurata è minore di quella che passerebbe nel circuito in assenza dell’amperometro; la differenza tra le correnti è tanto più piccola quanto minore è RA rispetto a R; se RA = 0, non vi è alcuna differenza tra le correnti (si ricade nel caso di figura A3.4 a). L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con la formula [A3.2]: εa = I m − I Ricavando I dalla [A3.25] e sostituendo, si ha: εa = I m − I m R − R − RA R + RA ⎞ R + RA ⎛ = I m ⎜1 − ⎟ = Im ⎝ R R ⎠ R e, infine: Amperometro reale: errore assoluto εa = − I m RA R L’errore relativo percentuale si calcola con la [A3.5]: [A3.26] 103 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali εr % = εa I R 100 100 = − m A Im R Im e, quindi: ε r % = −100 RA R [A3.27] Amperometro reale: errore relativo percentuale Le espressioni [A3.26] e [A3.27] confermano le conclusioni precedenti, ossia che ÈÈl’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più è piccola la resistenza interna dello strumento rispetto a quella del circuito in prova. L’autoconsumo dello strumento, espresso in termini di potenza persa per effetto Joule all’interno dello stesso, è dato da: PA = RA I m2 [A3.28] Potenza persa nell’amperometro e dipende dalla corrente misurata; l’autoconsumo massimo si ha con la corrente di fondo scala. Un amperometro di portata 0,5 A e autoconsumo a fondo scala di 50 mW viene inserito in un circuito di resistenza 50 Ω; la corrente misurata vale 0,4 A. Determinare, in valore assoluto e percentuale, l’errore dovuto all’autoconsumo. ESEMPIO ■ La resistenza interna dello strumento è data da: RA = PA 50 × 10 −3 = = 0, 2 Ω 0, 5 2 I 2fs Gli errori richiesti si calcolano direttamente applicando le formule [A3.26] e [A3.27]: ε a = − Im RA 0,2 RA 0,4 × 0,2 = −100 = − 0,4% =− = − 0,0016 A = −1,6 mA ε r % = −100 R 50 R 50 A3.7 Misura di tensione La misura diretta di una tensione viene effettuata mediante uno strumento chiamato voltmetro, il cui simbolo è rappresentato nella figura A3.5. Esso va collegato in parallelo al bipolo di cui si vuole misurare la tensione (o, in generale, al circuito in prova), in modo che entrambi siano interessati dalla stessa tensione. Nel campo degli strumenti analogici sono molto diffusi i voltmetri amperometrici, derivati direttamente da amperometri di piccola portata (milli o microamperometri), nei quali la misura della tensione viene effettuata misurando, in realtà, una corrente che, circolando in una resistenza di valore noto, risulta proporzionale alla tensione che l’ha determinata. Si consideri (figura A3.6) uno strumento amperometrico con resistenza interna RV, collegato in parallelo a un bipolo resistivo di cui si vuole misurare la tensione; tutto il circuito è alimentato da un generatore di corrente I0. Indicando con kA la costante amperometrica dello strumento, la deviazione n dell’indice è legata alla corrente IV dalla relazione: IV = k A n V Figura A3.5 Simbolo del voltmetro. 9 104 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici I A I0 IV Figura A3.6 Inserzione di un voltmetro amperometrico. Vm R RV La tensione ai morsetti dello strumento sarà data da: Vm = RV IV = RV kA n In questo modo si è ottenuto un voltmetro analogico, per il quale la deviazione dell’indice e la tensione misurata sono legate dalla relazione: Vm = kV n [A3.29] dove kV = RV kA è la costante voltmetrica dello strumento. L’inserzione di un voltmetro modifica il regime di funzionamento del circuito in prova, in quanto lo strumento, per funzionare, deve assorbire dal circuito una corrente IV non nulla, che fa variare la corrente circolante, introducendo un errore di misura, di tipo sistematico, dovuto all’autoconsumo dello strumento. Tale errore è tanto minore quanto più è piccola la corrente assorbita e, quindi, quanto più è elevata la resistenza interna del voltmetro; il voltmetro ideale dovrebbe avere resistenza infinita e corrente assorbita nulla. Per quantificare l’errore dovuto all’autoconsumo, si riconsideri il circuito di figura A3.6. In assenza del voltmetro il bipolo è interessato dalla corrente impressa dal generatore e la tensione ai suoi capi è data da: V = RI 0 Inserendo il voltmetro, la tensione misurata è pari a: Vm = RI = R ( I 0 − IV ) = RI 0 − RIV Relazione tra la tensione reale e quella misurata Vm = V − R Vm RV [A3.30] Dall’esame della [A3.30] si deduce che: • • la tensione misurata è minore di quella che si avrebbe in assenza del voltmetro; la differenza tra le tensioni è tanto più piccola quanto maggiore è RV rispetto a R; con resistenza teoricamente infinita non vi è alcuna differenza tra le tensioni. L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con la formula [A3.2]: ε a = Vm − V 105 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Ricavando V dalla [A3.30] e sostituendo, si ha: ⎛ ⎞ R Vm ⎟ ε a = Vm − ⎜ Vm + RV ⎝ ⎠ e, infine: εa = − R Vm RV [A3.31] Voltmetro reale: errore assoluto [A3.32] Voltmetro reale: errore relativo percentuale L’errore relativo percentuale si calcola con la [A3.5]: εr % = 100 εa R 100 = − Vm Vm RV Vm e, quindi: ε r % = −100 R RV Le espressioni [A3.31] e [A3.32] confermano le conclusioni precedenti, ossia che: ÈÈl’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più è elevata la resistenza interna del voltmetro rispetto a quella del circuito in prova. Spesso la resistenza interna viene data per unità di tensione, in ohm/volt. L’autoconsumo dello strumento, espresso in termini di potenza persa per effetto Joule all’interno dello stesso, è dato da: PV = GV Vm2 = Vm2 RV [A3.33] Potenza persa nel voltmetro e dipende dalla tensione misurata; l’autoconsumo massimo si ha con la tensione di fondo scala. Negli strumenti elettronici come i multimetri, la resistenza interna è molto elevata e si possono trascurare i suoi effetti. Un voltmetro, di portata 10 V e autoconsumo a fondo scala di 10 mW, viene inserito in un circuito di resistenza 500 Ω; la tensione misurata vale 8 V. Determinare, in valore assoluto e percentuale, l’errore dovuto all’autoconsumo. ■ La resistenza interna dello strumento è data da: RV = V fs2 PV = 10 2 = 10 kΩ 0, 01 Gli errori richiesti si calcolano direttamente applicando le formule [A3.31] e [A3.32]: εα = − 0,5 × 8 R Vm = − = − 0,4 V 10 RV ε r % = −100 R 0, 5 = −100 = −5% RV 10 A3.8 Misura di resistenza, metodo volt-amperometrico La misura diretta di una resistenza viene effettuata per mezzo di un ohmmetro, ossia di uno strumento appositamente dedicato a tale funzione. In pratica si usa un multimetro, digitale o analogico, selezionando la funzione richiesta. ESEMPIO 10 106 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Im IR VA I A IV V V Im A Vm Rx V V Figura A3.7 Metodo volt-amperometrico: inserzione con voltmetro a valle. VR Vm Rx Figura A3.8 Metodo volt-amperometrico: inserzione con voltmetro a monte. La misura diretta non è però molto precisa; maggiore accuratezza si ottiene con il metodo volt-amperometrico, meno pratico e immediato di quello precedente. Con tale metodo viene effettuata una misura indiretta della resistenza: il resistore in esame viene alimentato da un apposito generatore e vengono misurati i valori della tensione e della corrente; il rapporto V/I fornisce il valore della resistenza incognita. A seconda di come gli strumenti vengono collegati al resistore in prova si possono avere due tipi d’inserzione: • • inserzione con voltmetro a valle (figura A3.7), in cui il voltmetro viene collegato direttamente in parallelo al resistore e, quindi, a valle dell’amperometro, rispetto ai morsetti di alimentazione; inserzione con voltmetro a monte (figura A3.8), in cui l’amperometro viene collegato direttamente in serie al resistore e, quindi, il voltmetro si trova, con riferimento all’alimentazione, a monte dell’amperometro. In entrambi i casi la misura è affetta da un errore sistematico d’inserzione, dovuto all’autoconsumo degli strumenti, che si può valutare ed eliminare conoscendo le caratteristiche degli stessi. Inserzione con voltmetro a valle In questo caso la tensione Vm misurata dal voltmetro è esattamente pari alla tensione VR del resistore, mentre la corrente Im misurata dall’amperometro è la somma della corrente IR assorbita dal resistore e della IV del voltmetro: VR = Vm I R = I m − IV = I m − Vm RV Il rapporto: Rm = Vm Im rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentre il rapporto: V Vm Rx = R = V IR Im − m RV corrisponde al valore effettivo della resistenza incognita; sviluppando l’espressione precedente si arriva alla seguente formula: Voltmetro a valle: resistenza incognita Rx = Rm RV Rm = R RV − Rm 1− m RV [A3.34] 107 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali • • Dall’esame della [A3.34] si possono trarre alcune conclusioni: il valore della resistenza effettiva differisce da quello misurato a causa della resistenza interna del voltmetro; se è noto il valore di RV con la [A3.34] si può calcolare il valore effettivo della resistenza incognita; all’aumentare di RV rispetto a Rm la differenza si riduce, fino ad annullarsi se RV assume un valore teoricamente infinito. Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura: R R ε a = Rm − Rx = Rm − m V RV − Rm Sviluppando l’espressione precedente si arriva alla formula: εa = − Rm2 RV − Rm [A3.35] Voltmetro a valle: errore assoluto Essendo, normalmente, RV > Rm, l’errore assoluto sarà negativo e quindi il valore della resistenza misurata risulterà minore di quello effettivo. Con la formula [A3.5] si valuta l’errore relativo percentuale: ε ε r % = a 100 Rm Eseguendo opportuni passaggi matematici, si arriva all’espressione: R ε r % = −100 x RV [A3.36] Voltmetro a valle: errore relativo percentuale dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipende dal rapporto Rx /RV, diminuendo con esso. L’inserzione con voltmetro a valle risulta pertanto conveniente per piccoli valori della resistenza incognita, tali da portare l’errore entro limiti accettabili, nel caso che non fosse possibile eliminarlo. Inserzione con voltmetro a monte In questo caso la tensione Vm misurata dal voltmetro è pari alla somma della tensione VR del resistore e della caduta di tensione VA dovuta all’amperometro, mentre la corrente Im misurata dall’amperometro è esattamente uguale a quella assorbita dal resistore: IR = Im VR = Vm − VA = Vm − RA I m Il rapporto: V Rm = m Im rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentre il rapporto: V V − RA I m Vm Rx = R = m = − RA IR Im Im corrisponde al valore effettivo della resistenza incognita. Sostituendo Rm nell’espressione precedente si arriva alla seguente formula: Rx = Rm − RA • [A3.37] Dall’esame della [A3.37] si possono trarre alcune conclusioni: il valore della resistenza effettiva differisce da quello misurato a causa della resistenza interna dell’amperometro; se è noto il valore di RA con la [A3.37] si può calcolare il valore effettivo della resistenza incognita; Voltmetro a monte: resistenza incognita Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 108 • al diminuire di RA rispetto a Rm la differenza si riduce, fino ad annullarsi se RA assume un valore teoricamente nullo. Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura: ε a = Rm − Rx = Rm − Rm + RA e, quindi: Voltmetro a monte: errore assoluto ε a = RA [A3.38] La [A3.38] mostra che l’errore assoluto è positivo e quindi il valore di resistenza misurato risulta maggiore di quello effettivo e corrisponde alla somma della resistenza incognita più quella interna dell’amperometro. Applicando la formula [A3.5] e tenendo conto della [A3.38], si valuta l’errore relativo percentuale, ottenendo: Voltmetro a monte: errore relativo percentuale ε r % = 100 RA Rm [A3.39] dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipende dal rapporto RA /Rm, diminuendo con esso. L’inserzione con voltmetro a monte risulta pertanto conveniente per elevati valori della resistenza misurata, tali da portare l’errore entro limiti accettabili, nel caso che non fosse possibile eliminarlo. ESEMPIO 11 Utilizzando il metodo volt-amperometrico con voltmetro a valle sono stati rilevati i seguenti valori: Vm = 8 V, Im = 0,04 A. Gli strumenti utilizzati, entrambi di classe 1, hanno portate pari a 10 V e 50 mA e resistenze interne RA = 1 Ω e RV = 10 k Ω. Valutare gli errori assoluti e relativi percentuali dovuti, rispettivamente, al tipo d’inserzione e alla classe degli strumenti. ■ La resistenza misurata e quella incognita sono date da: Rm = Vm 8 = = 200 Ω I m 0, 04 Rx = Rm RV 200 × 10 × 10 3 = = 204, 08 Ω RV − Rm 10 × 10 3 − 200 L’errore assoluto dovuto all’inserzione si può ricavare sia dalla definizione sia applicando la [A3.35], ottenendo: ε a = Rm − Rx = 200 − 204,08 = − 4,08 Ω εa = − Rm2 200 2 =− = − 4,08 Ω RV − Rm 10 × 10 3 − 200 Applicando la [A3.36] si calcola l’errore relativo percentuale dovuto all’inserzione: ε r % = −100 Rx 204, 08 = −100 = −2, 04% RV 10 × 10 3 Gli errori relativi percentuali dovuti alla classe degli strumenti si calcolano con la formula [A3.23], ottenendo: ε rV % = ε rI % = ε cV fs 1 × 10 = = 1, 25% Vm 8 ε c I fs 1 × 0, 05 = = 1, 25% Im 0, 04 rispettivamente per la tensione e per la corrente. 109 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Si deve ora considerare l’effetto di questi errori sulla resistenza, pari al rapporto V/I. Applicando la [A3.19] e considerando il caso più sfavorevole di errori con segni discordi, i cui valori assoluti si sommano, l’errore risultante dovuto alla classe sarà dato da: ε rc % = ε rV % + ε rI % = ± 1,25 ± 1,25 = ± 2,5% a cui corrisponde un errore assoluto pari a: ε ac = ε rc % Rm ± 2, 5 × 200 = = ±5 Ω 100 100 Occorre ora valutare la ripercussione di entrambi gli errori sulla misura; essendo negativo quello dovuto all’inserzione, la condizione più sfavorevole si ha quando è negativo anche quello derivante dalla classe, nel qual caso si ha: ε rT % = ε r % + ε rc % = −2,04 − 2,5 = − 4,54% che è un valore piuttosto elevato, tale da rendere poco accurata la misura. Nel caso in esame, avendo potuto valutare l’errore d’inserzione, si può prendere come valore di resistenza non Rm ma Rx = 204,08 Ω e considerare come incertezza sul risultato solo l’errore dovuto alla classe. Occorre osservare che quando la resistenza interna del voltmetro non è nota, tale correzione non può essere apportata. Si supponga di ripetere la misura dell’esempio 11 con il collegamento del voltmetro a monte. Calcolare l’errore dovuto al tipo d’inserzione. ■ L’applicazione delle espressioni [A3.38] e [A3.39] fornisce direttamente i valori richiesti: ε a = RA = 1 Ω ε r % = 100 RA 100 × 1 = = 0, 5% Rm 200 da cui si vede che l’errore d’inserzione è, in questo caso, nettamente inferiore al valore calcolato nell’esempio precedente e, pertanto, l’inserzione con voltmetro a monte risulta più idonea per l’effettuazione della misura esaminata. A3.9 Misura di resistenza, ponte di Wheatstone Per la misura di precisione di resistenze di valore medio viene usato un particolare metodo di riduzione a zero, detto ponte di Wheatstone, il cui schema elettrico è riportato nella figura A3.9. Esso è costituito da un circuito a sei lati, comprendente: • • • • • una diagonale di alimentazione (lato AC), costituita da un generatore in corrente continua (pila o accumulatore) con in serie un tasto d’inserzione TP, avente lo scopo di alimentare tutto il circuito; una diagonale di rilevazione (lato BD), in cui è inserito un galvanometro G e un tasto TG; il galvanometro ha la funzione di indicare in maniera molto precisa il passaggio della corrente nel lato BD, senza misurarla; due lati di proporzione (AB e AD), in cui sono inserite le resistenze R1 e R2, ottenute mediante resistori di precisione, regolabili in modo da poter realizzare diversi valori del rapporto R1/R2; un lato di paragone (CD), costituito da un resistore di precisione variabile entro un’ampia gamma di valori; un lato (BC) in cui viene inserito il resistore di resistenza incognita Rx. Poiché il generatore impone un potenziale positivo in A e negativo in C, il verso delle correnti nei quattro lati e nella diagonale di alimentazione non può essere diverso ESEMPIO 12 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 110 B R1 I4 Rx Tg I1 A G I2 R2 C R3 I I3 Figura A3.9 Schema elettrico del ponte di Wheatstone. D + – Tp E da quello indicato nella figura, mentre la corrente nel galvanometro dipende, in intensità e verso, dalla differenza di potenziale tra i punti B e D. La particolarità del metodo sta proprio in questo: variando le resistenze R1, R2 e R3 si deve ricercare la condizione di equilibrio del ponte, che si avrà quando i potenziali dei punti B e D saranno uguali e, quindi, la corrente nel galvanometro risulterà nulla e lo strumento non avrà più alcuna deviazione. La condizione IG = 0 comporterà, per il primo principio di Kirchhoff, l’uguaglianza tra le correnti che interessano i nodi B e D, ossia: I1 = I 4 I2 = I3 [A3.40] Essendo uguali i potenziali dei nodi B e D, saranno uguali tra loro anche le seguenti tensioni: VAB = VAD VBC = VDC e, quindi: R1 I1 = R2 I 2 Rx I 4 = R3 I 3 [A3.41] Eseguendo il rapporto membro a membro delle espressioni [A3.41] e tenendo conto delle [A3.40], si ottiene: Rx I 4 R3 I 3 = R1 I1 R2 I 2 Ponte di Wheatstone: condizione di equilibrio Rx I1 R3 I 3 = R1 I1 R2 I 3 Rx R3 = R1 R2 da cui si ha: Rx R2 = R1 R3 [A3.42] Dall’espressione [A3.42] si deduce che: ÈÈil ponte è in condizioni di equilibrio quando i prodotti delle resistenze delle due coppie di lati opposti tra loro rispetto alla diagonale del galvanometro sono uguali. 111 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Noti i valori delle tre resistenze che consentono l’azzeramento del galvanometro, quello della resistenza incognita è dato da: Rx = R1 R3 R2 [A3.43] La ricerca della condizione di equilibrio viene comunemente effettuata fissando il rapporto R1/R2 e variando la resistenza R3; se non si riesce a ottenere l’azzeramento si effettuano altri tentativi, con diversi valori del rapporto. In una prima fase si cerca un azzeramento grossolano, inserendo un resistore nella diagonale del galvanometro e limitando la tensione di alimentazione, in modo da ridurre le correnti nei rami; si passa poi all’azzeramento fine, togliendo il resistore del galvanometro per aumentarne la sensibilità Rx e portando la tensione di alimentazione al massimo vaR1 x1k lore compatibile con le caratteristiche dei resistori. + I ponti normalmente usati comprendono già i tre resistori variabili collegati tra loro e sono predisposti con morR3 x 100 setti per il collegamento del resistore incognito, della batteria e del galvanometro (figura A3.10). Nei ponti portatili, – x 10 R2 di minor precisione, sono inclusi anche l’alimentazione e il galvanometro e, quindi, occorre collegare solo il resistore Galv x1 in prova. Ponte di Wheatstone: resistenza incognita Figura A3.10 Schematizzazione dell’aspetto esterno di un ponte di Wheatstone a cassetta. A3.10 Misura di potenza La misura indiretta della potenza in un circuito funzionante in corrente continua può essere eseguita con il metodo volt-amperometrico, illustrato nel paragrafo A3.8 relativamente alla misura di resistenza. Essendo P = V I, la potenza misurata sarà data dal prodotto tra i valori misurati della tensione e della corrente: Pm = Vm I m [A3.44] Anche sulla misura della potenza influisce l’errore d’inserzione dovuto all’autoconsumo degli strumenti, in modo diverso a seconda del collegamento. Inserzione con voltmetro a valle Tenendo conto delle relazioni VR = Vm e IR = Im – IV, la potenza effettiva assorbita dall’utilizzatore in prova è data da: Px = VR I R = Vm ( I m − IV ) = Vm I m − Vm IV e, quindi: Px = Pm − Vm2 RV dove il termine: PV = Vm2 RV rappresenta la potenza relativa all’autoconsumo del voltmetro. [A3.45] Voltmetro a valle: potenza incognita 112 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici Se è noto il valore di RV, con la [A3.45] si calcola direttamente la potenza effettiva. In caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usando come voltmetro un multimetro digitale, avente un valore di RV molto elevato. Va osservato, infine, che l’autoconsumo del voltmetro aumenta col quadrato di Vm, per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli valori della tensione. Inserzione con voltmetro a monte Tenendo conto delle relazioni VR = Vm – VA e IR = Im, la potenza assorbita dall’utilizzatore in prova è data da: Px = VR I R = (Vm − VA ) I m = Vm I m − VA I m e, quindi: Voltmetro a monte: potenza incognita Px = Pm − RA I m2 [A3.46] dove il termine: PA = RA I m2 rappresenta la potenza relativa all’autoconsumo dell’amperometro. Se è noto il valore di RA, con la [A3.46] si calcola direttamente la potenza effettiva. In caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usando come amperometro un multimetro digitale, avente un valore di RA molto elevato. Va osservato, infine, che l’autoconsumo dell’amperometro aumenta col quadrato di Im, per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli valori della corrente. ESEMPIO 13 Con i dati relativi all’esempio 11, calcolare i valori della potenza misurata e di quella effettiva. ■ Trattandosi dell’inserzione con voltmetro a valle, bisogna tener conto dell’autoconsumo del voltmetro, ottenendo: Pm = Vm I m = 8 × 0, 04 = 0, 32 W PV = 8 Vm2 = = 0, 8 mW RV 10 × 10 3 Px = Pm − Pv = 320 − 0, 8 = 319, 2 mW = 0, 3192 W Misura diretta della potenza, wattmetro W Figura A3.11 Simbolo del wattmetro. La misura diretta della potenza si effettua mediante un apposito strumento, detto wattmetro, il cui simbolo è riportato nella figura A3.11. Nel campo degli strumenti analogici è molto diffuso il wattmetro elettrodinamico, che si basa sul metodo volt-amperometrico e può essere visto come l’insieme di un amperometro e di un voltmetro racchiusi in un unico strumento, per il quale la deviazione dell’indice sulla scala è proporzionale alla potenza elettrica misurata. Questo strumento si presenta verso l’esterno con due coppie di morsetti (figura A3.12), precisamente: • • + − due morsetti amperometrici (A e A ), corrispondenti ai terminali del circuito amperometrico interno, circuito da collegare in serie all’utilizzatore in prova, in modo che sia interessato dalla stessa corrente; + − due morsetti voltmetrici (V e V ), corrispondenti ai terminali del circuito voltmetrico interno, circuito da collegare in parallelo all’utilizzatore in prova, in modo che sia interessato da una corrente proporzionale alla tensione. 113 A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali + + Figura A3.12 Distinzione tra morsetti amperometrici e voltmetrici in un wattmetro. V+ – A– A+ – V– Le polarità “+” e “–” indicano i morsetti di entrata e di uscita della corrente e servono per il collegamento esterno delle bobine. A seconda di come vengono collegate tra loro le due bobine si ha, in analogia al metodo volt-amperometrico, l’inserzione con bobina voltmetrica a valle e con bobina voltmetrica a monte, come indicato nella figura A3.13. Riguardo agli errori di autoconsumo dovuti all’inserzione, essi dipendono dalle resistenze interne RAW ed RVW dei due circuiti, in modo del tutto analogo a quanto indicato per la misura di potenza con il metodo volt-amperometrico. Figura A3.13 a, b Inserzione del wattmetro con bobina voltmetrica a valle (a) e a monte (b). + W + V – V – a) + W + V – V – b) La portata di un wattmetro analogico utilizzato in corrente continua dipende dalle portate delle due bobine; indicando con Vfs la portata voltmetrica e con Ifs quella amperometrica, la portata wattmetrica sarà data da: Pfs = V fs I fs [A3.47] Entrambi i circuiti interni, amperometrico e voltmetrico, hanno normalmente più portate; applicando la [A3.47] si calcolano le portate wattmetriche corrispondenti alle coppie scelte. Portata di un wattmetro Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 114 ESEMPIO 14 Mediante un wattmetro analogico con 100 divisioni a fondo scala si esegue una misura di potenza, utilizzando le portate Vfs = 5 V e Ifs = 0,5 A. Supponendo che la lettura sia stata n = 85 divisioni, calcolare la potenza misurata. ■ La portata wattmetrica scelta è data da: Pfs = V fs I fs = 5 × 0, 5 = 2, 5 W La costante di lettura risulterà pari a: kW = Pfs N fs = 2, 5 W = 0, 025 100 div a cui corrisponde la potenza misurata: Pm = kW n = 0, 025 × 85 = 2,125 W Esercizi di verifica Esercizio 1 Calcolare l’errore relativo e quello assoluto commessi nella misura di una corrente, sapendo che εr% = 2% e Im = 0,5 A. [Risultati: εεr = 0,02; εεa = 0,01 A] Esercizio 2 Sapendo che l’errore assoluto commesso nella misura di una tensione è εa = – 1,2 V e che Vm = 12 V, calcolare l’errore relativo e quello percentuale. [Risultati: εεr = −−0,1; εεr% = −−10%] Esercizio 3 Nello schema di figura A3.14 entrambi gli amperometri sono di classe 1 e hanno fondo scala 5 A e 100 div. Le letture sono rispettivamente: l1 = 70 div e l2 = 55 div. Calcolare la corrente I risultante e gli errori, relativo percentuale e assoluto, commessi su tale grandezza. I1 A1 I2 A2 I Figura A3.14 Esercizio 3. V [Risultati: I = 6,25 A; εεa = 0,1 A; εεr% = 1,6%] Esercizio 4 Nello schema di figura A3.15 entrambi i voltmetri sono di classe 1 e hanno 100 divisioni di fondo scala. Le portate sono rispettivamente pari a 50 V e 25 V e sono state effettuate le letture l1 = 80 div e l2 = 90 div. Determinare la tensione incognita Vx e gli errori, assoluto e relativo percentuale, commessi su tale tensione. [Risultati: Vx = 17,5 V; εεa = 0,75 V; εεr% = 4,286%] V2 V V1 Vx Figura A3.15 Esercizio 4. 115 Esercitazioni A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 116 Esercitazioni Esercizio 5 Determinare la resistenza interna che deve avere un amperometro da utilizzare in un circuito di resistenza R = 330 Ω, per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,5% in valore assoluto. Calcolare l’autoconsumo dello strumento quando Im = 0,5 A. [Risultati: RA = 1,65 ΩΩ ; PA = 0,4125 W] Esercizio 6 Determinare la resistenza interna che deve avere un voltmetro da utilizzare in un circuito di resistenza R = 220 Ω, per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,2% in valore assoluto. Calcolare l’autoconsumo dello strumento quando Vm = 12 V. [Risultati: RV = 110 kΩΩ ; PV = 1,31 mW] Esercizio 7 Mediante il metodo volt-amperometrico con voltmetro a monte sono stati misurati i seguenti valori: Vm = 15 V, Im = = 7,5 mA. Gli strumenti sono entrambi di classe 1, con portate 25 V e 10 mA e resistenze interne 10 Ω (amperometro) e 5 kΩ (voltmetro). Calcolare i valori della resistenza e della potenza, depurati dall’autoconsumo degli strumenti, e gli errori, assoluto e relativo percentuale, commessi su tali grandezze a causa della classe di precisione. [Risultati: Rx = 1,99 kΩΩ ; Px = 111,9 mW; εεaR = 60 ΩΩ ; εεaP = 3,375 mW; εεr% = 3%] Esercizio 8 Calcolare i valori della costante di lettura kW di un wattmetro con portate voltmetriche 5 V, 10 V, 15 V, portate amperometriche 1 A, 5 A e 100 divisioni a fondo scala. [Risultati: 0,05 W/div – 0,1 W/div – 0,15 W/div 0,25 W/div – 0,5 W/div – 0,75 W/div] Test di verifica Quesiti a risposta aperta 1. Definire il concetto di misura. 2. Spiegare la differenza tra una misura diretta e una indiretta. 3. Che cos’è l’errore assoluto commesso in una misura? 4. Definire l’errore relativo e quello relativo percentuale. 5. Spiegare la differenza tra errore sistematico e accidentale. 6. Che cos’è l’errore soggettivo? Fare due esempi di errori di questo tipo. 7. Ricavare le espressioni dell’errore assoluto e di quello relativo commessi sul prodotto di tre grandezze. 8. A che cosa sono uguali gli errori relativi commessi sulla somma e sulla differenza di due grandezze? 9. In quale caso l’errore relativo percentuale commesso sul quoziente di due grandezze è uguale alla somma algebrica degli errori del numeratore e del denominatore? 10. Classificare gli strumenti di misura in funzione del tipo di indicazione fornita. 11. Che cos’è la costante di lettura di uno strumento analogico? 12. Che cosa s’intende per sensibilità di uno strumento? 13. Ricavare l’espressione dell’errore relativo in funzione della classe di precisione di uno strumento analogico. 14. Spiegare perché un amperometro di piccola resistenza interna influenza poco il regime di funzionamento del circuito in cui è inserito. 15. Spiegare perché un voltmetro di elevata resistenza interna influenza poco il regime di funzionamento del circuito in cui è inserito. 16. Spiegare il criterio di scelta della connessione degli strumenti per la misura di resistenza con l’inserzione voltamperometrica. 17. Ricavare le espressioni della resistenza Rx e della potenza Px, per entrambi i circuiti dell’inserzione volt-amperometrica. 18. Ricavare la condizione di equilibrio del ponte di Wheatstone. 117 Esercitazioni A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali 118 A4 Attività di laboratorio proposte L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica, sia come verifica dei concetti studiati sia come approccio sperimentale ai vari argomenti. In questa unità vengono proposte delle esercitazioni attinenti ai contenuti del modulo che richiedono l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici, mentre per l’ultima proposta basta l’uso di un semplice PC. A4.1 Misura della resistenza con il metodo volt-amperometrico Obiettivo dell’esercitazione è quello di misurare il valore della resistenza elettrica di un resistore incognito, con l’uso di un voltmetro e di un amperometro. La prova comprenderà quindi la misura diretta della tensione, la misura diretta della corrente e la misura indiretta della resistenza. A seconda del valore presunto della resistenza incognita si potrà utilizzare uno degli schemi riportati nella figura A4.1 a, b. + = + A + + – V Rx = + – a) A + V Rx b) Figura A4.1 a, b Inserzione col voltmetro a valle (a); inserzione col voltmetro a monte (b). Lo svolgimento della prova è simile nei due casi. Avendo a disposizione un alimentatore regolabile si possono eseguire più misure, con diversi valori di tensione e corrente, tenendo conto dei valori di targa del resistore incognito Rx. Per evitare un eccessivo riscaldamento del resistore è opportuno che la corrente massima di prova non superi il valore In/10, dove In è la corrente nominale del resistore, e che la misura venga effettuata per valori decrescenti della corrente. Per ogni prova sugli strumenti verranno letti i valori della tensione misurata Vm e della corrente misurata Im, dai quali si deduce il valore della resistenza misurata con A4 • Attività di laboratorio proposte la relazione: Rm = Vm Im [A4.1] Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori della resistenza interna tali da non influire in modo significativo sulla misura, oppure se non sono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valore della resistenza incognita coincide con quello misurato: Rx = Rm. Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’amperometro, si calcola il valore della resistenza incongita con le relazioni: • inserzione col voltmetro a valle: Rx = RmR [A4.2] 1− m RV • inserzione col voltmetro a monte: Rx = Rm – RA [A4.3] Avendo effettuato più misure, il valore della resistenza incognita piò essere calcolato come media aritmetica dei valori risultanti dalle varie prove. Dai risultati delle misure è possibile ricavare la caratteristica volt-amperometrica del bipolo incognito, riportando sul piano cartesiano V, I (o I, V) i punti corrispondenti ai valori della tensione e della corrente misurati per ogni prova. Se l’oggetto in prova è un normale resistore con comportamento lineare, i punti suddetti devono stare su una retta passante per l’origine degli assi. A4.2 Misura della potenza con il metodo volt-amperometrico Mediante il circuito di misura del paragrafo precedente può anche essere effettuata la misura della potenza assorbita dal resistore in prova. In pratica, se il componente usato non cambia, non è necessario fare altre misure ma si possono usare i valori della tensione e della corrente della prova precedente. La potenza misurata si calcola in modo indiretto con la relazione: Pm = Vm Im [A4.4] Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori della resistenza interna tali da non influire in modo significativo sulla misura, oppure se non sono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valore della potenza incognita coincide con quello misurato: Px = Pm. Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’amperometro, si calcola il valore della potenza incognita con le relazioni: Vm2 RV • inserzione col voltmetro a valle: Px = Pm − • inserzione col voltmetro a monte: Px = Pm – RAIm2 [A4.5] [A4.6] Riportando su un grafico cartesiano i valori di Px sull’asse delle ordinate in funzione di quelli di V sull’asse delle ascisse, per le varie misure effettuate, si ricava la curva della potenza in funzione della tensione. Se l’oggetto in prova è un normale resistore con comportamento lineare, avente resistenza e conduttanza costanti al variare della tensione, i punti suddetti devono stare sul ramo di una parabola avente come vertice l’origine degli assi, di equazione P = GV 2. 119 Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici 120 A4.3 Generatore reale di tensione con carico variabile Mediante l’uso di un PC e di un foglio elettronico (tipo Excel) si può studiare il comportamento di un generatore reale di tensione, per il quale vengono assegnati i valori della f.e.m. E e della resistenza interna Ri, collegato a un utilizzatore passivo di resistenza Ru variabile da zero a RuM (da assegnare) con passo ΔRu, anch’esso da scegliere. Per esempio, se si fissa Ri = 5 Ω e RuM = 25 Ω, si può scegliere ΔRu = 1 Ω e ottenere una tabella di 25 valori oltre quello iniziale con Ru = 0, corrispondente alla condizione di cortocircuito. Per ogni valore della resistenza di carico si determinano i valori delle seguenti grandezze. E • corrente assorbita dal carico: I = [A4.7] Ri + Ru • tensione ai capi del carico: V = RuI = E – Ri I • potenza generata: Pg = EI = • potenza utile: Pu = VI = Ru I 2 [A4.10] • potenza persa: Pp = Pg – Pu = Ri I 2 [A4.11] E2 Ri + Ru [A4.8] [A4.9] Mediante le apposite funzioni del foglio elettronico si ricavano i grafici delle varie grandezze, riportando sull’asse delle ascisse i valori di Ru, da zero a RuM. In accordo con la teoria del bipolo generatore, i grafici cartesiani dovranno rispettare i seguenti andamenti: • la corrente dovrà diminuire all’aumentare di Ru, partendo dal valore Icc = E/Ri che si ha con resistenza di carico nulla; • la tensione dovrà aumentare al crescere di Ru, partendo dal valore V = 0 in cortocircuito; dalla [A4.8] risulta, infatti, che se la corrente diminuisce si riduce anche la c.d.t. interna al generatore e la tensione sul carico aumenta; • la potenza generata dovrà diminuire all’aumentare di Ru, dato che diminuisce l’intensità di corrente alla quale è proporzionale; • la potenza utile dovrà aumentare con Ru fino a un valore massimo che si avrà per Ru = Ri (condizione di adattamento) e poi diminuirà al crescere ulteriore di Ru; il valore iniziale sarà Pu = 0 per V = 0 (cortocircuito), mentre il valore massimo sarà pari a PuM = E2/(4 Ri); • la potenza persa dovrà diminuire all’aumentare di Ru, essendo legata al quadrato dell’intensità di corrente che, a sua volta, diminuisce. Modulo B Risoluzione delle reti elettriche lineari in corrente continua Obiettivi Prerequisiti Scheda PRE-1 Risoluzione di un sistema di equazioni lineari Contenuti • B1 Metodi di risoluzione delle reti lineari • B2 Regolazione reostatica e verifica dei metodi • di risoluzione delle reti B3 Attività di laboratorio proposte Esercitazioni • Esercizi di verifica • Test di verifica 122 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere i principali metodi di risoluzione di una rete elettrica lineare; 2. saper risolvere completamente una rete, ricavandone le grandezze elettriche di tutti i lati, mediante il metodo di risoluzione indicato; 3. saper risolvere completamente una rete scegliendo autonomamente il metodo di risoluzione più appropriato; 4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche richieste dalle specifiche del problema; 5. saper analizzare il comportamento dei bipoli costituenti la rete e saper eseguire il bilancio energetico della stessa; 6. essere in grado di verificare sperimentalmente i metodi di risoluzione studiati. Tutti gli obiettivi si riferiscono a reti elettriche lineari di media complessità, funzionanti in corrente continua e alimentate da uno o più generatori. Prerequisiti SCHEDA PRE-1 Risoluzione di un sistema di equazioni lineari Sistema di equazioni lineari Un’equazione nelle n incognite x1, x2, …, xn, si dice di 1° grado o lineare quando può essere ridotta alla forma seguente, in cui tutte le incognite compaiono alla prima potenza: a1 x1 + a2 x2 + … K + an xn = h dove a1, a2, …, an sono dei numeri reali noti, detti coefficienti delle incognite, e h è il termine noto, anch’esso di tipo reale. L’equazione è omogenea se h = 0, non omogenea in caso contrario. Considerando un insieme di n equazioni nelle n incognite indicate, si ottiene un sistema di equazioni lineari: K + a1n xn = h1 ⎧a11 x1 + a12 x2 + … ⎪a x + a x + … ⎪ 21 1 22 2 K + a2 n xn = h2 ⎨ ⎪................................................. ⎪⎩an1 x1 + an 2 x2 + … K + ann xn = hn Si chiama soluzione del sistema un gruppo ordinato di n numeri che, sostituiti alle n incognite, soddisfano tutte le equazioni del sistema. Nel seguito, limitandosi a un massimo di tre equazioni, le incognite verranno indicate con i simboli x, y, z. Metodo di confronto Il metodo di confronto è adatto ai sistemi di due equazioni e si applica usando la seguente procedura: 1. si ricava dalle due equazioni la stessa incognita, ponendo ogni equazione nella forma x = …, oppure y = …; Prerequisiti 2. si uguagliano i secondi membri, ottenendo un’equazione in una sola incognita; 3. si risolve l’equazione, ricavando il valore dell’incognita; 4. si sostituisce il valore in una delle equazioni e si ricava l’altra incognita. Per chiarire la procedura, si segua la risoluzione del seguente sistema: ⎧5 x + 2 y = 18 ⎨ ⎩x = 4 y Procedendo nel modo indicato si ottiene: 18 − 2 y ⎧ ⎪x = 5 ⎨ ⎪⎩ x = 4 y 18 − 2 y = 4y 5 22 y = 18 x=4 y= 9 11 18 − 2 y = 20 y 18 22 y= x= 9 11 36 11 Metodo di sostituzione Le operazioni da seguire per applicare il metodo di sostituzione sono le seguenti: 1. si ricava da un’equazione una delle incognite, ottenendo un’espressione in funzione delle altre incognite; 2. si sostituisce l’espressione in tutte le restanti equazioni, ottenendo n – 1 equazioni in n – 1 incognite; 3. per questo sistema ridotto si ripetono le operazioni 1 e 2, fino a ottenere una sola equazione in una incognita; 4. si risolve l’equazione e si ricava il valore dell’incognita; 5. rifacendo a ritroso il cammino percorso, si calcolano le altre incognite. Per chiarire la procedura si segua la risoluzione del seguente sistema: ⎧2 x + y + 3z = 20 ⎪ ⎨x + 4 y – 2z = 3 ⎪ 3x + 5 y + 4 z = 38 ⎩ ⎧ y = 20 − 2 x − 3z ⎪ ⎨ x + 4 ( 20 − 2 x − 3z ) − 2 z = 3 ⎪ 3x + 5 ( 20 − 2 x − 3z + 4 z = 38 ) ⎩ ⎧................................................. ⎪ ⎨ x + 80 − 8 x − 12 z − 2 z = 3 ⎪ 3x + 100 − 10 x − 15 z + 4 z = 38 ⎩ ⎧.................... ⎪ ⎨ 7 x + 14 z = 77 ⎪ 7 x + 11z = 62 ⎩ ⎧.......................... ⎪ ⎨−7 x − 14 z = −77 ⎪−7 x − 11z = −62 ⎩ ⎧ ⎪................... ⎪ 77 − 14 z ⎪ ⎨x = 7 ⎪ 77 − 14 z ⎪ + 11z = 62 ⎪⎩ 7 7 ⎧................. ⎪ ⎨................. ⎪−3z = −15 ⎩ 123 124 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 15 3 z= x= z=5 77 − 14 × 5 77 − 70 = 7 7 x =1 y=3 y = 20 − 2 × 1 − 3 × 5 Metodo di riduzione Nel caso di sistemi con due equazioni la procedura da seguire per applicare questo metodo è la seguente: 1. si moltiplica ogni equazione per un numero reale diverso da zero, in modo che i coefficienti di una incognita (per esempio x) risultino opposti nelle due equazioni; 2. si sommano membro a membro le due equazioni, in modo da ottenere una terza equazione, combinazione lineare delle due iniziali, in una sola incognita (y, nell’esempio); 3. si risolve l’equazione ottenuta, determinando il valore di un’incognita; 4. si sostituisce tale valore in una delle equazioni iniziali e, risolvendola, si ottiene il valore dell’altra incognita. Per maggiori chiarimenti si consideri l’esempio seguente: ⎧6 x − 7 y = 1 ⎨ ⎩ 4 x − 2 y = 10 I coefficienti di x, 6 e 4, hanno minimo comune multiplo pari a 12, per cui, moltiplicando la prima equazione per 2 e la seconda per – 3 e sommando membro a membro, si ottiene: +12 x − 14 y = 2 −12 x + 6 y = −30 8 y = 28 / / − 8 y = −28 4x − 2 7 = 10 2 4 x − 7 = 10 x= y= 7 2 17 4 Metodo di Cramer Quello di Cramer è un metodo applicabile a sistemi lineari con un qualsiasi numero di equazioni e fa uso dei concetti di matrice e determinante. Dato che tali concetti esulano dai limiti del testo, ci si limiterà a riportare le formule risolutive valide per un sistema di due equazioni, scritto nella forma: ⎧a1 x + b1 y = c1 ⎨ ⎩a2 x + b2 y = c2 La soluzione del sistema è data da: x= b2 c1 − b1c2 a1b2 − a2 b1 y= a1c2 − a2 c1 a1b2 − a2 b1 Prerequisiti valida quando è verificata la condizione: a1b2 − a2 b1 ≠ 0 Nel caso del sistema dell’esempio precedente, i coefficienti e i termini noti sono: a1 = 6 b1 = −7 c1 = 1 a2 = 4 b2 = −2 c2 = 10 e, quindi, essendo rispettata la condizione: a1b2 − a2 b1 = 6 × ( −2 ) − 4 × ( −7 ) = −12 + 28 = 16 ≠ 0 le soluzioni del sistema sono date da: x= ( −2 ) × 1 − ( −7 ) × 10 16 y= = −2 + 70 68 = 16 16 6 × 10 − 4 × 1 60 − 4 56 = = 16 16 16 x= y= 7 2 17 4 125 126 B1 Metodi di risoluzione delle reti lineari In questa unità verranno presentati alcuni metodi di risoluzione delle reti lineari, formate cioè dalla connessione di bipoli tutti lineari, sia di tipo attivo che passivo. La risoluzione di una rete contenente un numero l di lati comporta, in generale, il calcolo della corrente e della tensione per ogni lato; pur essendo molteplici i casi che possono presentarsi, è possibile distinguere due categorie di problemi; precisamente: • casi in cui è richiesta la risoluzione completa della rete e quindi il calcolo di l correnti e di l tensioni, per effettuare il quale sono necessarie 2 l equazioni, di cui l sono rappresentate dalle equazioni caratteristiche Vi = f (Ii) dei singoli lati; • casi in cui è richiesta la risoluzione parziale della rete, ossia il calcolo della tensione e della corrente in uno o più lati, senza curarsi del resto della rete, che può anche subire trasformazioni equivalenti durante la risoluzione. B1.1 Applicazione dei principi di Kirchhoff L’applicazione dei due principi di Kirchhoff, introdotti nel paragrafo A2.6, consente di effettuare la risoluzione completa di una rete lineare, ossia di scrivere le l equazioni che, unite alle l equazioni caratteristiche dei lati, permettono il calcolo delle tensioni e delle correnti incognite. Dal sistema completo di 2l equazioni è facile passare al sistema ridotto, detto sistema di Kirchhoff, scrivendo le equazioni dei singoli bipoli solo in funzione delle correnti, in modo da avere un sistema lineare di l equazioni contenenti le l correnti incognite, una per lato. Indicando con n il numero dei nodi, la scrittura delle l equazioni di Kirchhoff avviene adottando la procedura seguente: • • • • • si scelgono n – 1 nodi (tutti i nodi della rete meno uno) e si scrivono n – 1 equazioni ai nodi, applicando a ogni nodo la legge di Kirchhoff delle correnti (KLC o primo principio), con le modalità descritte al paragrafo A2.6, scegliendo arbitrariamente i versi delle correnti; si scelgono l – n + 1 maglie e si scrivono l – n + 1 equazioni alle maglie, applicando a ogni maglia la legge di Kirchhoff delle tensioni (KLV o secondo principio), con le modalità descritte al paragrafo A2.6, scegliendo arbitrariamente i versi di percorrenza e lasciando come incognite le sole correnti; si ottiene così un sistema lineare di n – 1 + l – n + 1 = l equazioni, risolvendo il quale si ottengono i valori delle l correnti dei lati; si valutano i segni dei risultati ottenuti, tenendo presente che il segno negativo indica che il verso effettivo della corrente è opposto a quello inizialmente prefissato, il quale va quindi cambiato se si vuole considerare positivo, da quel momento in poi, il valore della corrente; applicando le equazioni caratteristiche dei singoli bipoli si calcolano le tensioni, se richieste. 127 B1 • Metodi di risoluzione delle reti lineari Si calcolino le correnti circolanti nei lati della rete di figura B1.1 e le tensioni ai capi dei bipoli, considerando le serie E1-R1 ed E2-R2 come singoli bipoli attivi. I1 I3 A I2 + + E2 E1 α R1 = R2 = 10 Ω E1 = 60 V R3 β R1 E2 = 40 V R2 R3 = 15 Ω Figura B1.1 Esempio 1. B ■ La rete è formata da l = 3 lati ed n = 2 nodi; occorre pertanto scrivere n – 1 = 1 equazione ai nodi e l – n + 1 = 2 equazioni alle maglie. Scegliendo il nodo A e le maglie α e β, con i versi indicati nella figura B1.1, si ottengono le seguenti tre equazioni nelle incognite I1, I2, I3: nodo A) I1 + I 2 = I 3 maglia α) R1 I1 − E1 + E2 − R2 I 2 = 0 maglia β ) R2 I 2 − E2 + R3 I 3 = 0 Ponendole a sistema e risolvendole con il metodo di sostituzione si ha: ⎧ I1 + I 2 = I 3 ⎪ ⎨10 I1 − 60 + 40 − 10 I 2 = 0 ⎪10 I − 40 + 15 I = 0 2 3 ⎩ ⎧ I 3 = I1 + I 2 ⎪ ⎨10 I1 − 20 − 10 I 2 = 0 ⎪10 I − 40 + 15 I + I = 0 ( 1 2) 2 ⎩ ⎧ I 3 = I1 + I 2 ⎪ ⎨ I1 − 2 − I 2 = 0 ⎪10 I − 40 + 15 I + 15 I = 0 2 1 2 ⎩ ⎧ I 3 = I1 + I 2 ⎪ ⎨ I1 − 2 − I 2 = 0 ⎪25 I − 40 + 15 I = 0 2 1 ⎩ ⎧ I 3 = I1 + I 2 ⎪ ⎨ I1 = 2 + I 2 ⎪25 I − 40 + 15 2 + I = 0 ( 2) 2 ⎩ ⎧ I 3 = I1 + I 2 ⎪ ⎨ I1 = 2 + I 2 ⎪25 I − 40 + 30 + 15 I = 0 2 2 ⎩ 40 I 2 − 10 = 0 ESEMPIO I2 = 10 40 I 2 = 0, 25 A I1 = 2 + I 2 = 2 + 0, 25 I1 = 2, 25 A I 3 = I1 + I 2 = 2, 25 + 0, 25 I 3 = 2, 5 A Tutte le correnti hanno segno positivo e, quindi, i versi scelti corrispondono a quelli effettivi. I due bipoli attivi, avendo correnti uscenti dal morsetto positivo della tensione, si comportano come generatori reali di tensione, fornendo entrambi potenza al resistore R3. I tre bipoli sono in parallelo, sottoposti alla stessa tensione VAB, per calcolare la quale si può usare l’equazione caratteristica di uno qualsiasi dei bipoli. Calcolandola, per verifica, in tutti e tre i modi si ottiene: VAB = E1 − R1 I1 = 60 − 10 × 2, 25 = 37, 5 V VAB = E2 − R2 I 2 = 40 − 10 × 0, 25 = 37, 5 V VAB = R3 I 3 = 15 × 2, 5 = 37, 5 V 1 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 128 Presenza di generatori di corrente Si supponga che nel lato di una rete vi sia un generatore ideale di corrente, che impone la propria corrente impressa a tutti i bipoli del lato, collegati in serie tra loro. In questo caso vi è una corrente incognita in meno, dal momento che la corrente impressa dal generatore è un dato; però compare come incognita la tensione ai capi del generatore e, quindi, nel complesso, il numero di incognite rimane invariato. Il metodo più conveniente per risolvere casi del genere è quello sintetizzato nella seguente regola: ÈÈin presenza di un numero p di lati contenenti generatori ideali di corrente con cor- rente impressa nota, si considerano come incognite l – p correnti, riducendo di p il numero delle equazioni alle maglie, con l’avvertenza di non scegliere come maglie quelle che includono lati con generatori di corrente. Per ulteriori chiarimenti si veda l’esempio seguente. ESEMPIO 2 Del circuito di figura B1.2 calcolare le correnti nei lati e le tensioni ai capi dei generatori di corrente. I1 C I5 + E1 R5 α R1 I04 I03 A B R1 = 50 Ω R2 = 30 Ω R5 = 60 Ω R6 = 80 Ω I03 = 1 A I04 = 0,5 A E1 = 20 V E2 = 40 V + E2 Figura B1.2 Esempio 2. R6 I6 I2 R2 D ■ Nel caso in esame si ha: n = 4 nodi (A, B, C, D), l = 6 lati (A-B, A-C, A-D, B-C, B-D, C-D), p = 2 lati con generatori ideali di corrente e quindi l – p = 4 equazioni, di cui n – 1 = 3 ai nodi e una sola equazione alle maglie, a differenza delle tre necessarie nei casi ordinari. Scegliendo i nodi A, B, C e la maglia α (maglia A-C-B-D-A che non contiene i due generatori di corrente), con i versi indicati nella figura B1.2, si possono scrivere le seguenti equazioni: nodo A) I1 + I 2 = I 03 nodo B) I 03 = I 5 + I 6 nodo C) I 5 + I 04 = I1 maglia α) E1 + R1 I1 + E2 − R2 I 2 − R6 I 6 + R5 I 5 = 0 Sostituendo i valori noti, si ottiene il seguente sistema, nelle incognite I1, I2, I5, I6: ⎧ I1 + I2 = 1 ⎪1 = I + I ⎪ 6 5 ⎨ ,5 I + 0 = I1 5 ⎪ ⎪⎩20 + 50 I1 + 40 − 30 I2 − 80 I6 + 60 I5 = 0 129 B1 • Metodi di risoluzione delle reti lineari risolvendo il quale (la soluzione viene omessa per brevità), si arriva ai seguenti valori: I1 = 0, 5454 A I 2 = 0, 4546 A I 5 = 0, 0454 A I 6 = 0, 9546 A I segni tutti positivi delle correnti indicano che i versi assunti sono quelli effettivi. I valori delle tensioni ai capi dei generatori di corrente si calcolano usando il concetto di tensione tra due punti, illustrato al paragrafo A2.7. Scegliendo i percorsi B-D-A e C-B-D si ottiene: VBA = V03 = R6 I 6 + R2 I 2 − E2 = 80 × 0, 9546 + 30 × 0, 4546 − 40 = 50 V VCD = V04 = − R5 I 5 + R6 I 6 = −60 × 0, 0454 + 80 × 0, 9546 = 73,664 V B1.2 Bilancio delle potenze in una rete elettrica In una rete elettrica sono presenti bipoli di vario tipo; precisamente: • • • • utilizzatori passivi, costituiti da resistori che assorbono potenza elettrica, senza generarne alcuna; generatori ideali, di tensione e di corrente, che erogano agli altri bipoli della rete tutta la potenza elettrica generata, in quanto hanno perdite nulle; generatori reali, di tensione e di corrente, che erogano agli altri bipoli della rete la differenza tra la potenza generata e quella persa al loro interno; utilizzatori attivi che assorbono dalla rete una potenza pari alla somma della potenza utilizzata e di quella persa al loro interno. Poiché la rete è isolata rispetto all’esterno, è evidente che la somma delle potenze erogate dai generatori (corrispondenti alle loro potenze utili) deve essere uguale alla somma delle potenze assorbite dagli utilizzatori, attivi o passivi che siano. Il bilancio delle potenze può quindi essere espresso con la seguente formula: ( ΣPu )Gen. = ( ΣPR )Ut . pass. + ( ΣPa )Ut .att . [B1.1] Bilancio delle potenze di una rete dove per utilizzatori passivi si intendono tutti i resistori della rete, eccetto quelli che rappresentano le resistenze interne dei generatori reali e degli utilizzatori attivi reali. Eseguire il bilancio delle potenze per la rete dell’esempio 1. ESEMPIO ■ Le potenze utili dei generatori E1-R1 ed E2-R2 sono date da: Pu1 = V1 I1 = VAB I1 = 37, 5 × 2, 25 = 84, 375 W Pu 2 = V2 I 2 = VAB I 2 = 37, 5 × 0, 25 = 9, 375 W La potenza assorbita dall’utilizzatore passivo R3 è data da: PR3 = R3 I 32 = 15 × 2, 5 2 = 93, 75 W Il bilancio delle potenze è verificato in quanto si ha: Pu1 + Pu 2 = PR 3 84, 375 + 9, 375 = 93, 75 93, 75 W = 93, 75 W 3 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 130 B1.3 Teorema di Millmann Il teorema di Millmann è un mezzo molto efficace per risolvere le reti binodali, ossia aventi soltanto due nodi, consentendo di calcolare in modo immediato la tensione tra i due nodi, nota la quale è facile risalire alle correnti nei lati. A + I23 I1 R2 E1 I02 R1 R3 Figura B1.3 Teorema di Millmann. B Si consideri il circuito di figura B1.3, in cui il nodo B, collegato a massa, si assume come riferimento a potenziale zero (VB = 0). Scrivendo l’equazione al nodo A si ottiene: E1 – VAB VAB I1 = I23 + I02 –––––––– = ––––– + I02 R1 R23 E1G1 – VAB G1 = VAB G23 + I02 VAB (G1 + G23) = E1G1 – I02 Ricavando VAB si ottiene: VAB = G1E1 − I 02 G1 + G23 Generalizzando la formula precedente per una rete binodale con l lati si può scrivere: n Calcolo della tensione tra due nodi col teorema di Millmann VAB = m ∑ Gi Ei + ∑ I 0 j i =1 l j =1 [B1.2] ∑ Gq q =1 dove n è il numero dei lati contenenti bipoli attivi di tensione con f.e.m Ei e conduttanze Gi, m è il numero dei lati con bipoli attivi di corrente con correnti impresse I0j e l è il numero totale dei lati, le cui conduttanze Gq comprendono anche le Gi. La regola generale si esprime pertanto nel seguente modo: ÈÈla tensione tra i nodi di una rete binodale è data da un rapporto, il cui denomi- natore è la somma aritmetica delle conduttanze di tutti i lati, mentre il numeratore si calcola come somma algebrica (con segno) delle correnti di cortocircuito GiEi dei bipoli attivi di tensione più la somma algebrica delle correnti impresse dai bipoli attivi di corrente. 131 B1 • Metodi di risoluzione delle reti lineari I termini della prima sommatoria al numeratore sono positivi se il morsetto “+” della relativa f.e.m. corrisponde al primo nodo (A per la tensione VAB) e negativi in caso contrario. I termini della seconda sommatoria al numeratore sono positivi se le correnti impresse sono dirette verso il primo nodo e viceversa. Della rete di figura B1.4 calcolare la tensione VAB e le correnti nei lati. ESEMPIO A + E1 = 6 V + E1 R1 = 120 Ω E3 I02 = 20 mA R2 I02 R2 = 25 Ω R1 E3 = 25 V R3 R3 = 50 Ω R5 R4 R4 = 80 Ω B R5 = 50 Ω Figura B1.4 Esempio 4. ■ Le conduttanze dei singoli lati sono date da: G14 = 1 1 1 = = = 0, 005 S R14 R1 + R4 120 + 80 G2 = G35 = 1 1 = = 0, 04 S R2 25 1 1 1 = = = 0, 01 S R35 R3 + R5 50 + 50 Applicando il teorema di Millmann, si ha: VAB = G14 E1 − I 02 + G35 E3 0, 005 × 6 − 0, 020 + 0, 01 × 25 = 4, 73 V = 0, 005 + 0, 04 + 0, 01 G14 + G2 + G35 Per decidere il verso delle correnti (figura B1.5) occorre osservare che: I1 I3 A I2 + + E1 E3 R2 I02 R3 R1 R5 R4 B • • VAB > 0 e quindi VA > VB; nel resistore R2 la corrente andrà da A verso B; VAB < E1 e pertanto il lato E1-R1-R4 si comporterà da generatore, con corrente uscente dal “+” di E1; Figura B1.5 Esempio 4. Correnti nei lati. 4 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 132 • VAB < E3 e quindi anche il lato E3-R3-R5 si comporterà da generatore, con corrente uscente dal “+” di E3. Eseguendo i calcoli, si ha: VAB = E1 − ( R1 + R4 ) I1 ⇒ I1 = E1 − VAB 6 − 4, 73 = 0, 00635 A = 6, 35 m = R1 + R4 120 + 80 VAB = R2 I 2 ⇒ I2 = VAB 4, 73 = = 0,1892 A=189,2 mA 25 R2 VAB = E3 − ( R3 + R5 ) I 3 ⇒ I3 = E3 − VAB 25 − 4, 73 = 0, 2027 A=202,7 mA = 50 + 50 R3 + R5 Per controllo si può verificare il primo principio di Kirchhoff al nodo A: I1 + I 3 = I 02 + I 2 6, 35 + 202, 7 = 20 + 189, 2 209, 05 mA ≅ 209, 2 mA La lieve differenza nei valori deriva dalle approssimazioni di calcolo. ESEMPIO 5 Nel circuito di figura B1.6 calcolare la corrente I4 applicando il teorema di Millmann. ■ Essendo I4 = VAB /R4 il problema si può risolvere calcolando la tensione VAB. L’applicazione del teorema di Millmann non è immediata, dato che la rete ha tre nodi. R2 Figura B1.6 Esempio 5. I02 C A + + E1 I4 E3 R4 R1 E1 = 50 V R1 = 25 Ω I02 = 4 A R2 = 10 Ω E3 = 60 V R3 = 10 Ω R4 = 100 Ω R3 B Per eliminare il nodo C si trasforma il bipolo attivo parallelo I02-R2 nell’equivalente bipolo serie E2-R2, con E2 = I02 R2 = 4 × 10 = 40 V. Si ottiene il circuito di figura B1.7 a. Il lato di sinistra comprende due resistori in serie e due bipoli attivi con f.e.m. agenti nello stesso senso; può essere ridotto come mostrato nella figura B1.7 b, dove: R12 = R1 + R2 = 25 + 10 = 35 Ω E12 = E1 + E2 = 50 + 40 = 90 V Applicando il teorema di Millmann si ottiene: VAB 90 60 + 8, 57 G12 E12 + G3E3 35 10 = = 61, 83 V = = 1 1 1 0 ,1386 G12 + G3 + G4 + + 35 10 100 133 B1 • Metodi di risoluzione delle reti lineari R2 E2 A A + + + E3 E1 + I4 + I4 E3 E12 R4 R4 R12 R3 R1 B b) I4 = VAB 61, 83 = = 0, 6183 A 100 R4 a) R3 Figura B1.7 a, b Trasformazioni del circuito di figura B1.6. B e, quindi: B1.4 Sovrapposizione degli effetti Si consideri il circuito di figura B1.8, del quale si vuole calcolare la corrente I. Applicando il teorema di Millmann si ricava la tensione VAB: A + I E1 I02 R R1 Figura B1.8 Sovrapposizione degli effetti. B VAB = G1E1 + I 02 G1 + G E1 + I 02 R = 1 1 1 + R1 R Ponendo: K= 1 RR = 1 1 1 R + R1 + R1 R l’espressione [B1.3] diventa: ⎛E ⎞ K R RR VAB = K ⎜ 1 + I 02 ⎟ = E1 + KI 02 = E1 + 1 I 02 R + R1 R + R1 ⎝ R1 ⎠ R1 [B1.3] Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 134 La corrente I è data da: I= VAB 1 R1 = E1 + I 02 R R + R1 R + R1 [B1.4] L’espressione [B1.4] mostra che la corrente I è data dalla somma di due termini; precisamente: • E1 dovuta al solo generatore di tensione, supponendo nulla la R + R1 la corrente I′ = corrente I02 impressa dal generatore di corrente; • la corrente I ′′ = R1 I 02 dovuta al solo generatore di corrente, supponendo nulla R + R1 la f.e.m. E1 del generatore di tensione. Le precedenti osservazioni consentono di individuare il seguente metodo di calcolo della corrente I: • • • si annulla la corrente I02, sostituendo al generatore di corrente un circuito aperto ideale (figura B1.9 a) e si determina la corrente I′ dovuta al generatore di tensione; si annulla la f.e.m. E1, sostituendo al generatore di tensione un cortocircuito ideale (figura B1.9 b) e si determina la corrente I′′ dovuta al generatore di corrente; si calcola la corrente effettiva I sommando, tenendo conto dei versi di percorrenza, i due contributi I′ e I′′. A A + I′ = E1 I02 = 0 E1 R + R1 I′′ = I02 E1 = 0 R I02 R1 R1 R + R1 R R1 B a) B b) Figura B1.9 a, b Circuito di figura B1.8: a) Effetto della f.e.m. E1; b) Effetto della corrente impressa /02. La regola esposta corrisponde all’applicazione di un principio generale, detto di sovrapposizione degli effetti, valido per tutti i sistemi fisici lineari, non solo per quelli elettrici. Esso consente di ricavare la corrente o la tensione di un qualsiasi bipolo di una rete lineare scomponendo il circuito complessivo in tanti circuiti elementari, in ognuno dei quali agisce un solo generatore, in quanto vengono disattivati tutti gli altri. La regola generale per la sua applicazione è quindi la seguente: • data una rete lineare contenente n bipoli attivi (di corrente o di tensione) di cui si vuole calcolare una grandezza elettrica (tensione o corrente) in un generico punto della rete, si scompone il circuito in n circuiti parziali, in ognuno dei quali agirà un 135 B1 • Metodi di risoluzione delle reti lineari • • • solo bipolo attivo, avente funzione di generatore in quanto rimane l’unico componente in grado di fornire energia elettrica al resto della rete; ogni circuito parziale si ricava dalla rete iniziale disattivando tutti i bipoli attivi meno uno, dove per “disattivazione” s’intende la sostituzione dei bipoli attivi di corrente con circuiti aperti ideali (corrente impressa I0 = 0) e la sostituzione dei bipoli attivi di tensione con corto circuiti ideali (tensione interna E = 0); si calcola la grandezza elettrica incognita in ognuno dei circuiti parziali; i vari risultati ottenuti sono da intendere come i contributi dei vari generatori alla grandezza incognita effettiva; si sommano algebricamente gli n risultati ottenuti, tenendo conto dei segni dei risultati parziali; più specificamente, occorre tener conto dei versi delle correnti parziali e delle polarità delle tensioni parziali, a seconda dei casi. Questo metodo si presta, in genere, alla risoluzione parziale di una rete, quando è richiesto il calcolo di una determinata corrente o tensione. La sua applicazione alla risoluzione totale, che si basa sempre sulla procedura descritta precedentemente, risulta normalmente piuttosto onerosa, dato che prevede la risoluzione completa di n circuiti, ognuno con un solo generatore. È utile osservare che la sovrapposizione degli effetti non è applicabile a reti non lineari, ossia aventi anche un solo bipolo con parametri non costanti al variare delle grandezze elettriche. Si consideri, per esempio, il semplice circuito di figura B1.10, per il quale si suppone che il resistore abbia una resistenza R variabile con la tensione. Ipotizzando che R valga 50 Ω con tensione 50 V e 80 Ω con tensione di 100 V, la corrente effettiva sarà pari a 100/80 = 1,25 A, in quanto nelle reali condizioni di funzionamento la resistenza è 80 Ω; l’applicazione della sovrapposizione degli effetti porterebbe invece a due contributi di corrente pari ognuno a 50/50 = 1 A e, quindi, a una corrente di 2 A, diversa da quella reale. Determinare, in valore e verso, la corrente nel resistore R4 della rete di figura B1.11. R4 A + + E1 E3 I02 E1 = 12 V R1 = 120 Ω I02 = 0,25 A E3 = 6 V R3 = 60 Ω R4 = 0,33 kΩ R3 R1 Figura B1.11 Esempio 6. B ■ La rete comprende tre bipoli attivi, due di tensione e uno di corrente. Per applicare il principio di sovrapposizione degli effetti bisogna risolvere i circuiti parziali riportati nelle figure B1.12 a, B1.12 b e B1.12 c, in cui le correnti parziali hanno i versi segnati, dipendenti dalle polarità dei generatori. Applicando la legge di Ohm e la regola del partitore di corrente si calcolano i tre contributi alla corrente I4: I4a = I 4 b = I 02 12 E1 = = 0, 0235 A = 23, 5 mA A R1 + R3 + R4 120 + 60 + 330 R1 120 = 0, 25 = 0, 0588 A = 58, 8 mA R1 + R3 + R4 120 + 60 + 330 I4c = 6 E3 = = 0, 0118 A = 11, 8 mA R1 + R3 + R4 120 + 60 + 330 I + E1 = 50 V R + E2 = 50 V Figura B1.10 Inapplicabilità della sovrapposizione degli effetti. ESEMPIO 6 136 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua R4 + R4 A I4a I4b E1 I02 R3 R1 R3 R1 B b) a) R4 + I4c E3 Figura B1.12 a, b, c Applicazione della sovrapposizione degli effetti: scomposizione della rete di figura B1.11. R3 R1 c) La corrente totale avrà il verso di I4b e di I4c, in quanto prevalenti rispetto a I4a, e il suo valore sarà pari a: I 4 = − I 4 a + I 4 b + I 4 c = −23, 5 + 58, 8 + 11, 8 = 47,1 mA ESEMPIO 7 Calcolare la corrente I2 e il potenziale di B rispetto a massa nel circuito di figura B1.13. + 10 V A R1 = 220 Ω B I2 I02 = 100 mA R2 = 100 Ω Figura B1.13 Esempio 7. Figura B1.14 a, b Applicazione della sovrapposizione degli effetti all’esempio 7. ■ Il circuito è disegnato in modo un po’ diverso dall’usuale, con le notazioni tipiche dei circuiti elettronici. Si deve intendere che tra il punto A e massa è applicato un generatore di tensione ideale con E1 = 10 V, mentre tra il punto B e massa agisce un generatore ideale di corrente di valore 100 mA. I due circuiti parziali sono riportati nelle figure B1.14 a e B1.14 b. R1 R1 B B + E1 a) I2a R2 I2b b) R2 I02 137 B1 • Metodi di risoluzione delle reti lineari Risolvendo i due circuiti, si ha: I2a = 10 E1 = = 0, 03125 A=31,25 mA R1 + R2 220 + 100 VBa = R2 I 2 a = 100 × 0, 03125 = 3,125 V I 2 b = I 02 R1 220 = 100 = 68, 75 mA R1 + R2 220 + 100 VBb = R2 I 2 b = 100 × 68, 75 × 10 −3 = 6, 875 V Dato che entrambi i contributi, per ambedue le grandezze, hanno lo stesso verso, la corrente e la tensione richieste sono date da: I 2 = I 2 a + I 2 b = 31, 25 + 68, 75 = 100 mA VB = VBa + VBb = 3,125 + 6, 875 = 10 V Si può notare che il potenziale di B rispetto a massa è esattamente uguale alla tensione applicata al punto A: questo significa che il generatore di tensione funziona a vuoto e, infatti, tutta la corrente I02 = 100 mA fluisce nella resistenza R2 . B1.5 Generatore equivalente di Thevenin Si è visto nei paragrafi precedenti che nello studio delle reti elettriche lineari si fa largo uso delle trasformazioni di bipoli in altri equivalenti (per esempio, da generatore reale di tensione a generatore reale di corrente) e delle riduzioni di più bipoli a uno o più equivalenti (per esempio, trasformazione serie-parallelo e stella-triangolo). In queste operazioni è fondamentale rispettare il concetto di equivalenza agli effetti esterni, per chiarire il quale si considerino (figura B1.15) le reti elettriche lineari S e S′, facenti capo, rispettivamente, ai morsetti A-B e A′-B′. A S V B I A′ R S′ V I R B′ È evidente che S e S′ saranno equivalenti agli effetti esterni, prescindendo da come si presentano internamente, se, collegate allo stesso resistore R (o, in generale, allo stesso bipolo), impongono ai morsetti la stessa tensione V e fanno circolare la stessa corrente I. Essendo reti lineari, la cui caratteristica esterna risultante è una retta, l’equivalenza tra S e S′ si avrà su tutti i punti della caratteristica e, quindi, anche nel funzionamento a vuoto (circuito aperto) e in cortocircuito (circuito chiuso con R = 0). Ci si può chiedere, a questo punto, quale sia la più semplice rete S′ equivalente a S: per rispettare l’equivalenza tra S e S′, la rete cercata dovrà essere un bipolo attivo, avente la stessa tensione a vuoto V0 e la stessa corrente di cortocircuito Icc della rete S. Queste condizioni vengono rispettate sostituendo alla rete S un generatore reale di tensione, avente f.e.m. ETh e resistenza interna RTh (figura B1.16). Figura B1.15 Reti elettriche equivalenti. Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 138 A' A I I + ETh S Figura B1.16 a, b Generatore equivalente di Thevenin. V R V R RTh B a) b) B' Per la rete di figura B1.16 a si ha: • • tensione a vuoto V0; corrente di cortocircuito Icc . Per la rete di figura B1.16 b le omonime grandezze sono: • • tensione a vuoto ETh; corrente di cortocircuito Icc = ETh /RTh . Imponendo l’equivalenza a vuoto e in cortocircuito si ha: ETh = V0 F.e.m. e resistenza interna del generatore equivalente di Thevenin RTh = ETh V0 = I cc I cc [B1.5] [B1.6] Quanto sopra costituisce il teorema del generatore equivalente di Thevenin, che afferma: ÈÈuna rete elettrica lineare, facente capo a due morsetti, pu˜ essere sostituita, rispettando lÕequivalenza agli effetti esterni, da un generatore reale di tensione, avente f.e.m. ETh pari alla tensione a vuoto della rete e resistenza interna RTh pari al rapporto tra la tensione a vuoto e la corrente di cortocircuito della rete; tale resistenza coincide con quella interna della rete vista dai due morsetti considerati. Per il calcolo delle due grandezze caratteristiche ETh e RTh si usa la seguente procedura: • • • si interrompe la rete in due punti, in modo da separare la parte di rete di cui si vuole calcolare il generatore equivalente da quella che verrà poi collegata a tale generatore; si calcola la tensione che si ha a vuoto tra i due punti d’interruzione, per la parte di rete da sostituire, e si attribuisce tale valore alla f.e.m. ETh; si calcola la resistenza equivalente RTh della parte di rete da sostituire, vista tra i due punti d’interruzione, in condizioni di “rete passiva”, ossia sostituendo i bipoli attivi di tensione con corto circuiti (E = 0) e quelli attivi di corrente con circuiti aperti (I0 = 0). In genere si parla di generatore di tensione equivalente e ciò è certamente vero per la parte di rete che viene sostituita, nel senso che il bipolo attivo ottenuto si comporta da generatore per quella parte di rete, considerata da sola; quando, però, tale bipolo attivo di tensione viene collegato con il resto della rete potrebbe anche funzionare come utilizzatore attivo, nel caso in cui si venisse a localizzare ai suoi capi una tensione superiore alla f.e.m. ETh. 139 B1 • Metodi di risoluzione delle reti lineari Calcolare la corrente I3 nella rete di figura B1.17. ESEMPIO 8 R4 R2 + I3 E1 = 10 V R1 = 10 Ω I02 = 0,5 A R2 = 20 Ω R3 = 40 Ω R4 = 80 Ω E1 R3 I02 R1 Figura B1.17 Esempio 8. ■ Interrompendo il lato contenente R3 e sostituendo alla rete data (escluso R3) il generatore equivalente di Thevenin si ottiene lo schema di figura B1.18. R4 R2 + + ETh E1 R3 I02 I3 R3 R1 RTh Figura B1.18 Esempio 8. Generatore equivalente di Thevenin. Per il calcolo di RTh bisogna agire sulla rete passiva di figura B1.19, in cui sono stati disattivati i bipoli attivi. R4 R2 R1 RTh Si ottiene: RTh = 20 × 80 R2 R4 + R1 = + 10 = 26 Ω 20 + 80 R2 + R4 La f.e.m. ETh è la tensione a vuoto (con R3 scollegato) tra i punti d’interruzione. Considerando che R2 e R4 sono in parallelo, si ottiene il circuito di figura B1.20. Figura B1.19 Esempio 8. Calcolo della resistenza del generatore equivalente. Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 140 R24 + E1 Figura B1.20 Esempio 8. Calcolo della f.e.m. del generatore equivalente. V0 I02 I02 R1 In R24 non circola corrente e non vi è caduta di tensione; la corrente I02 interessa l’unica maglia della rete e, quindi, si ha: ETh = V0 = E1 + R1 I 02 = 10 + 10 × 0, 5 = 15 V Dal circuito equivalente di figura B1.18 si ricava: I3 = ESEMPIO 9 15 ETh = = 0, 227 A RTh + R3 26 + 40 Calcolare la corrente nel resistore R3 e la tensione VBC del circuito a ponte di figura B1.21. A R1 + R2 R3 B E1 C R4 E1 = 10 V R1 = 0,5 kΩ R2 = 1 kΩ R3 = 0,33 kΩ R4 = 1,2 kΩ R5 = 0,6 kΩ R5 Figura B1.21 Esempio 9. D ■ Interrompendo il lato B-C e disattivando il generatore, si ottiene il circuito di figura B1.22 per il calcolo di RTh: RTh = R1 // R4 + R2 // R5 = 0, 5 × 1, 2 1 × 0, 6 + = 0, 728 kΩ 0, 5 + 1, 2 1 + 0, 6 R1 A B R4 R1 B Figura B1.22 Esempio 9. Calcolo della resistenza del generatore equivalente. A D R2 C RTh R2 R4 R5 C D R5 A D 141 B1 • Metodi di risoluzione delle reti lineari Per il calcolo di ETh si consideri il circuito di figura B1.23. Le correnti nei due rami in parallelo sono date da: I14 = 10 E1 = = 5, 88 mA R1 + R4 0, 5 + 1, 2 I 25 = 10 E1 = = 6, 25 mA R2 + R5 1 + 0, 6 A I14 I25 R1 R2 + E1 V0 B R4 C R5 Figura B1.23 Esempio 9. Calcolo della f.e.m. del generatore equivalente. D La ETh, pari alla tensione a vuoto V0, corrisponde alla d.d.p. tra i punti B e C ed è data da: ETh = V0 = − R1I14 + R2 I25 = − 0,5 × 5,88 + 1 × 6,25 = 3,31 V Il risultato positivo indica che B è il punto a potenziale maggiore; il circuito equivalente è rappresentato nella figura B1.24. B + I3 ETh VBC R3 RTh Figura B1.24 Esempio 9. Circuito equivalente. C La corrente e la tensione cercate sono date da: I3 = 3, 31 ETh = = 3,13 mA RTh + R3 0, 728 + 0, 33 VBC = R3I3 = 0,33 × 3,13 = 1,03 V B1.6 Generatore equivalente di Norton Nel paragrafo A2.19 è stata dimostrata l’equivalenza tra un generatore reale di tensione, avente f.e.m. E e resistenza interna Ri, e un generatore reale di corrente avente la stessa resistenza interna (o conduttanza Gi = 1/Ri) e corrente impressa I0 = E/Ri. Applicando questo concetto al generatore equivalente di Thevenin si ottiene, per trasformazione, un generatore reale di corrente (figura B1.25), le cui grandezze caratteristiche sono date da: IN = ETh RTh GN = 1 RTh ( o RN = RTh ) [B1.7] Corrente impressa e conduttanza interna del generatore equivalente di Norton Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 142 I I + ETh Figura B1.25 Trasformazione del generatore equivalente di Thevenin in quello di Norton. R V GN IN V R RTh Il rapporto ETh = I cc rappresenta la corrente di cortocircuito del generatore RTh di Thevenin e, quindi, anche la corrente di cortocircuito della rete S, a cui il generatore è equivalente. Quanto sopra costituisce il teorema del generatore equivalente di Norton che afferma: ÈÈuna rete elettrica lineare, facente capo a due morsetti, può essere sostituita, rispettando l’equivalenza agli effetti esterni, da un generatore reale di corrente, avente corrente impressa IN pari alla corrente di cortocircuito della rete e resistenza interna RN uguale alla resistenza presentata dalla rete, tra i due morsetti considerati, in condizioni di “passività”, ossia con i bipoli attivi di tensione sostituiti da corto circuiti e con i bipoli attivi di corrente sostituiti da circuiti aperti. La procedura per il calcolo delle grandezze caratteristiche è analoga a quella esposta per il generatore equivalente di Thevenin, con la differenza che per calcolare IN bisogna determinare la corrente di cortocircuito della parte di rete sostituita, ossia quella che circolerebbe in un conduttore ideale, privo di resistenza, collegato tra i due punti d’interruzione. ESEMPIO 10 Ripetere l’esempio 8 (figura B1.17) con il metodo del generatore equivalente di Norton. ■ Il calcolo della resistenza rimane invariato rispetto all’esempio 8 e, quindi, si ha: RN = 26 Ω. Il circuito per il calcolo di IN è quello di figura B1.26. Applicando il teorema di Millmann ai nodi A-B, si ha: VAB E1 10 +I + 0, 5 R1 02 = = 10 = 9,2 23 V 1 1 1 1 + + R1 R24 10 16 e quindi IN = VAB 9, 23 = = 0, 577 A 16 R24 R24 A + E1 I02 Figura B1.26 Esempio 10. Circuito per il calcolo di IN. R1 B IN 143 B1 • Metodi di risoluzione delle reti lineari Il circuito iniziale si trasforma in quello di figura B1.27, per il quale si ha: I3 = IN RN 26 = 0, 577 = 0, 227 A RN + R3 26 + 40 I3 IN RN R3 Figura B1.27 Esempio 10. Circuito equivalente. B1.7 Principio di dualità Si consideri la seguente frase, corrispondente a una legge dell’Elettrotecnica: “la resistenza equivalente di n resistori in serie è pari alla somma delle resistenze dei singoli resistori”. Se si sostituiscono le parole “resistenza” e “serie” con i termini “conduttanza” e “parallelo” si ottiene la seguente affermazione, anch’essa relativa a una delle leggi studiate: “la conduttanza equivalente di n resistori in parallelo è pari alla somma delle conduttanze dei singoli resistori”. Quanto sopra corrisponde al principio di dualità, secondo il quale affermata una certa proposizione, è possibile ricavare un’altra affermazione operando un cambiamento di termini, secondo una certa corrispondenza. La corrispondenza, per i termini incontrati finora, è la seguente: tensione ⇔ corrente resistenza ⇔ conduttanza maglia ⇔ nodo serie ⇔ parallelo a vuoto ⇔ in cortocircuito aperto ⇔ chiuso Questo principio non ha un’applicazione immediata per la risoluzione delle reti elettriche, ma può essere un’utile regola per ricordare le varie leggi o controllarne l’esattezza della formulazione. Dimostrare che i due principi di Kirchhoff sono duali. ■ Formulando il primo principio di Kirchhoff nel seguente modo: “la somma algebrica delle correnti in un nodo è uguale a zero” e sostituendo i termini “correnti” e “nodo” con “tensioni” e “maglia”, si ottiene: “la somma algebrica delle tensioni in una maglia è uguale a zero” corrispondente proprio al secondo principio di Kirchhoff. ESEMPIO 11 144 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua B1.8 Reti con generatori dipendenti Nello studio di alcuni dispositivi elettronici si ricorre spesso alla loro modellizzazione mediante una rete elettrica, che costituisce il circuito equivalente del dispositivo in esame. In tali circuiti equivalenti possono comparire dei bipoli particolari, detti generatori dipendenti (o pilotati), di tensione o di corrente, la cui tensione o corrente ai morsetti dipende linearmente dalla tensione o dalla corrente presente in un’altra parte della rete. In particolare, si possono avere: • • • • generatori di tensione dipendenti da tensione (figura B1.28 a), la cui tensione impressa Ei dipende dalla tensione Vj presente tra due punti della rete, secondo un coefficiente kV che, essendo un rapporto tra tensioni, è un numero adimensionato; generatori di tensione dipendenti da corrente (figura B1.28 b), la cui tensione impressa Ei dipende dalla corrente Ij presente in un lato della rete, secondo un coefficiente h che, essendo un rapporto tensione/corrente, ha le dimensioni di una resistenza; generatori di corrente dipendenti da tensione (figura B1.28 c), la cui corrente impressa I0i dipende dalla tensione Vj presente tra due punti della rete, secondo un coefficiente γ che, essendo un rapporto corrente/tensione, ha le dimensioni di una conduttanza; generatori di corrente dipendenti da corrente (figura B1.28 d), la cui corrente impressa I0i dipende dalla corrente Ij in un lato della rete, secondo un coefficiente kA che, essendo un rapporto tra correnti, è un numero adimensionato. Per la risoluzione delle reti contenenti anche generatori dipendenti si usano le leggi viste finora, con le seguenti avvertenze: • • • • l’uso della legge di Ohm, dei principi di Kirchhoff e del teorema di Millmann non richiede particolari cautele; il metodo della sovrapposizione degli effetti non è, in generale, conveniente in quanto si applica solo ai generatori indipendenti e quindi non consente di considerare la rete come somma di n reti con un unico generatore; nell’applicazione dei teoremi di Thevenin e di Norton si deve tener presente che non è possibile separare un generatore dipendente da quelle parti di rete contenenti la grandezza da cui il generatore dipende; una parte di rete contenente solo generatori dipendenti, non avendo componenti in grado di fornire energia elettrica, si comporta come un bipolo passivo ed è quindi assimilabile a un resistore. + + Ei = kV Vj Figura B1.28 a, b, c, d Generatori dipendenti. a) I0i = γ Vj Ei = h Ij b) c) I0i = kA Ij d) 145 B1 • Metodi di risoluzione delle reti lineari Risolvere la rete di figura B1.29 utilizzando i principi di Kirchhoff. I1 ESEMPIO 12 A + I2 E1 E1 = 25 V α R2 β I02 = γ VAB R1 = R2 = 100 Ω γ = 0,04 A V R1 Figura B1.29 Esempio 12. B ■ Scegliendo il nodo A e le maglie α e β si ottiene il seguente sistema: ⎧ I1 + I 02 = I 2 ⎪ ⎨ R2 I 2 + R1 I1 − E1 = 0 ⎪V − R I = 0 2 2 ⎩ AB ⎧ I1 + 0, 04 VAB = I 2 ⎪ ⎨100 I 2 + 100 I1 − 25 = 0 ⎪V − 100 I = 0 2 ⎩ AB Risolvendo il sistema nelle incognite VAB, I1, I2 (si omettono, per brevità, i passaggi matematici), si ottiene: I1 = 0, 375 A I 2 = − 0,125 A VAB = −12, 5 V La corrente impressa dal generatore dipendente è data da: I 02 = 0, 04 VAB = 0, 04 ( −12, 5 ) = − 0, 5 A I segni negativi di I2 e I02 indicano che i versi effettivi di queste correnti sono opposti rispetto a quelli indicati nella figura; il segno negativo di VAB indica che il nodo B è a potenziale maggiore rispetto ad A. Per il circuito dell’esempio precedente ricavare la tensione VAB applicando il teorema di Millmann. ■ Si ha: VAB E1 25 + I 02 + 0, 04 VAB 0, 25 + 0, 04 VAB R1 100 = = = 1 1 1 1 0,02 + + R1 R2 100 100 L’equazione è in forma implicita, contenendo VAB in ambedue i membri. Risolvendo si ottiene: VAB = 12, 5 + 2 VAB −2 VAB + VAB = 12, 5 VAB = −12, 5 V −VAB = 12, 5 ESEMPIO 13 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua Esercitazioni 146 Esercizi di verifica Esercizio 1 Per la rete di figura B1.30 calcolare le correnti I1 e I23, la tensione VAB, le potenze assorbite dai tre resistori e il rendimento del bipolo attivo E1-R1. Eseguire infine il bilancio delle potenze. I1 R1 R2 A Figura B1.30 Esercizio 1. I23 + R3 I02 E1 E1 = 10 V I02 = 20 mA R1 = 200 Ω R2 = 120 Ω R3 = 80 Ω B [Risultati: I1 = 15 mA; I23 = 35 mA; VAB = 7 V; PR1 = 45 mW; PR2 = 147 mW; PR3 = 98 mW; ηη 1 = 0,7] Esercizio 2 Per la rete di figura B1.31 calcolare le correnti I1 e I3 e le tensioni VAB e VCB. I1 I3 A Figura B1.31 Esercizio 2. + E1 R2 E1 = 20 V R3 C R1 = 50 Ω I02 = 0,12 A R1 I02 R2 = 15 Ω R3 = 120 Ω B [Risultati: I1 = 33 mA; I3 = 153 mA; VAB = 18,36 V; VCB = 20,16 V] Esercizio 3 Data la rete di figura B1.32, calcolare: • le correnti I1, I2 e I4 mediante i principi di Kirchhoff; • la tensione VAB con il teorema di Millmann; • la corrente I4 col metodo del generatore equivalente di Thevenin; • la corrente I2 applicando la sovrapposizione degli effetti; • la corrente I2 col metodo del generatore equivalente di Norton. 147 B1 • Metodi di risoluzione delle reti lineari + I4 I2 E1 = 25 V E1 R1 = 10 Ω R2 R2 = 50 Ω R4 I03 I03 = 0,5 A R1 R4 = 80 Ω Figura B1.32 Esercizio 3. B [Risultati: I1 = 0,991 A; I2 = 0,302 A; I4 = 0,189 A; VAB = 15,1 V] Esercizio 4 Data la rete di figura B1.33, calcolare: • la corrente I e la tensione V applicando la sovrapposizione degli effetti; • la corrente I e la tensione V mediante il generatore equivalente di Thevenin; • le potenze e il rendimento del generatore equivalente che alimenta la resistenza di carico; • la tensione VAB e le correnti I e I1 applicando il teorema di Millmann; • la corrente I e la tensione V col metodo del generatore equivalente di Norton. I1 R2 A Figura B1.33 Esercizio 4. I + E1 = 12 V E1 R1 = 48 Ω I02 Ru V I02 = 0,2 A R1 R2 = 10 Ω Ru = 33 Ω B [Risultati: I = 0,2375 A; I1 = 0,0375 A; V = 7,83 V; VAB = 10,2 V; Pg = 5,13 W; Pu = 1,86 W; Pp = 3,27 W; ηη= 0,363] Esercizio 5 Calcolare le correnti I1 e I3 e le tensioni VBH, VCH e VAC del circuito di figura B1.34. 5V+ A I1 B R1 R2 C 10 mA + E3 R2 = 0,33 k Ω I3 R3 Figura B1.34 Esercizio 5. R1 = 0,25 k Ω R3 = 100 Ω E3 = 0,5 V H [Risultati: I1 = 10 mA; I3 = 20 mA; VBH = 2,5 V; VCH = 5,8 V; VAC = – 0,8 V] Esercitazioni A I1 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 148 Esercitazioni Esercizio 6 Calcolare le correnti nei lati della rete di figura B1.35, usando le equazioni di Kirchhoff. R4 B I1 I01 I4 R1 A + E2 I2 I3 R3 I01 = 2 A R1 = 10 Ω E2 = 40 V R2 = 5 Ω R3 = 20 Ω R4 = 40 Ω R2 C Figura B1.35 Esercizi 6, 7, 8, 9, 10. [Risultati: I1 = 2,222 A; I2 = 1,78 A; I3 = 1,558 A; I4 = 0,222 A] Esercizio 7 Per la rete di figura B1.35 calcolare il potenziale del nodo A rispetto a massa usando il teorema di Millmann. [Risultato: VA = 31,1 V] Esercizio 8 Calcolare la corrente I3 nella rete di figura B1.35 usando la sovrapposizione degli effetti. [Risultato: I3 = 1,558 A] Esercizio 9 Calcolare la corrente I4 nella rete di figura B1.35 usando il teorema del generatore equivalente di Thevenin. [Risultato: I4 = 0,222 A] Esercizio 10 Calcolare la corrente I2 nella rete di figura B1.35 usando il teorema del generatore equivalente di Norton. [Risultato: I2 = 1,78 A] Esercizio 11 Dopo aver calcolato il potenziale del punto A rispetto a massa per la rete di figura B1.36, determinare le correnti nei lati ed eseguire il bilancio delle potenze. [Risultati: VA = 12,73 V; I1 = 0,273 A; I2 = 0,182 A; I3 = 0,227 A; I4 = 0,045 A] B1 • Metodi di risoluzione delle reti lineari 149 Calcolare la corrente I3 nella rete di figura B1.36 usando il teorema del generatore equivalente di Thevenin. R4 I4 I2 A I1 B R2 + I3 E1 E1 = 10 V R1 = 10 Ω I02 = 0,5 A R2 = 20 Ω R3 = 40 Ω R4 = 80 Ω R3 I02 R1 Figura B1.36 Esercizi 11, 12, 13, 14. C [Risultato: I3 = 0,227 A] Esercizio 13 Calcolare la corrente I4 nella rete di figura B1.36 usando il teorema del generatore equivalente di Norton. [Risultato: I4 = 0,045 A] Esercizio 14 Calcolare la corrente I2 nella rete di figura B1.36 usando la sovrapposizione degli effetti. [Risultato: I2 = 0,182 A] Esercizio 15 Calcolare la corrente I4 e la tensione d’uscita Vu della rete di figura B1.37. R3 F + E1 I2 G I4 I3 I04 R2 R1 Figura B1.37 Esercizi 15, 16, 17, 18. E1 = 100 V R1 = 25 Ω R4 R2 = 50 Ω Vu R3 = 15 Ω I04 = 0,5 A R4 = 15 Ω H [Risultato: I04 = 1,767 A; Vu = 26,5 V] Esercizio 16 Calcolare, per la rete di figura B1.37, il valore che deve assumere la corrente impressa I04 per avere I4 = 2 A. [Risultato: I04 = 0,8425 A] Esercitazioni Esercizio 12 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 150 Esercitazioni Esercizio 17 Calcolare la corrente I3 della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin, generatore equivalente di Norton, sovrapposizione degli effetti. [Risultato: I3 = 1,267 A] Esercizio 18 Calcolare la corrente I2 della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin, generatore equivalente di Norton, sovrapposizione degli effetti. [Risultato: I2 = 0,91 A] Esercizio 19 Calcolare la corrente d’ingresso I1 e la tensione d’uscita Vu nella rete di figura B1.38, contenente un generatore di corrente dipendente da tensione. I1 R1 R3 A B + R2 Vi I0 R4 Vu H Figura B1.38 Esercizio 19. Vi = 10 V R1 = 100 Ω R2 = 200 Ω R3 = 120 Ω R4 = 80 Ω I0 = 531023 VAH [Risultati: I1 = 44,4 mA; Vu = 3,56 V] Test di verifica Quesiti a risposta aperta 1. Disegnare una rete di almeno quattro lati e con almeno due bipoli attivi, in cui è applicabile direttamente il teorema di Millmann e spiegare come si possono calcolare le correnti nei lati mediante tale applicazione. 2. Spiegare perché il principio di sovrapposizione degli effetti non è applicabile a reti non lineari. 3. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Thevenin. 4. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Norton. 5. Dimostrare che le definizioni di cui ai quesiti 3 e 4 rispettano il principio di dualità. 6. Definire che cosa si intende per generatore di tensione dipendente da corrente. 7. Definire che cosa si intende per generatore di corrente dipendente da tensione. Regolazione reostatica e verifica dei metodi di risoluzione delle reti B2 B2.1 Reostati e potenziometri I reostati e i potenziometri sono dei resistori che consentono di inserire in un circuito una resistenza variabile in funzione della posizione di una presa intermedia mobile, detta cursore, come mostrato schematicamente nella figura B2.1, in cui R è la resistenza totale dell’elemento tra i terminali fissi 1 e 2 ed r è la resistenza tra il terminale 2 e il cursore 3, variabile con la posizione del contatto strisciante. 3 r C 1 Figura B2.1 Resistore con presa intermedia mobile (reostato o potenziometro). 2 R I reostati, usati normalmente nei laboratori di misure elettriche per regolare la corrente o la tensione in un circuito con alimentazione a tensione fissa, sono costituiti (figura B2.2) da un filo nudo avvolto a spire su un supporto isolante e collegato ai morsetti 1 e 2; il cursore C, collegato al morsetto 3, scorre sulle spire con movimento rettilineo. L’isolamento tra le spire è ottenuto mediante il sottile strato di aria dovuto al loro distanziamento. x C 3 2 1 R r Figura B2.2 Reostato a filo. Indicando con x la distanza di C dal terminale 2, la lunghezza lx del filo compreso tra i morsetti 2 e 3 è proporzionale a x, secondo la relazione: lx = kx, dove il coefficiente k dipende dalle caratteristiche costruttive del reostato. La resistenza r inserita tra i morsetti 2 e 3 sarà pertanto data da: r= ρ lx ρ k x = S S [B2.1] Resistenza di un reostato in funzione della posizione del cursore 151 152 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua Supponendo che il filo abbia resistività e sezione costante per tutta la sua lunghezza, la relazione [B2.1] indica che r varia linearmente con x, secondo il grafico di figura B2.3, dove lr è la lunghezza totale del reostato. r R Figura B2.3 Variazione della resistenza in funzione dello spostamento del cursore. lr 0 x I potenziometri sono prevalentemente usati nei circuiti elettronici per la regolazione della tensione e in quelli di controllo come trasduttori, ossia come componenti in grado di trasformare uno spostamento, rettilineo o rotatorio, in una variazione di resistenza. Vi sono vari tipi costruttivi: quelli rotativi sono costituiti da un elemento resistivo di forma circolare, sul quale può muoversi il cursore, con un movimento rotatorio, ottenibile in vari modi (albero rotante, vite ecc.), come mostrato schematicamente nella figura B2.4. αM 3 C α r Figura B2.4 Schema di un potenziometro rotativo. 2 1 R La posizione del cursore è indicata dall’angolo α, che può variare da zero a αM; di conseguenza, la resistenza r inserita tra i morsetti 2 e 3 varierà da zero a quella totale R di tutto l’elemento resistivo. Nel caso dei potenziometri lineari la costruzione del componente viene fatta in modo che la variazione di r in funzione di α sia lineare, come mostrato nel grafico di figura B2.5. Esistono comunque potenziometri costruiti anche secondo altre leggi di variazione, come quelli logaritmici ed esponenziali. Figura B2.5 Variazione della resistenza in funzione dello spostamento angolare del cursore (potenziometro lineare). r R 0 αM α 153 B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti B2.2 Regolazione con reostato in serie Questo tipo d’inserzione, il cui schema elettrico è indicato nella figura B2.6, viene generalmente realizzato con un reostato (e non con un potenziometro) e serve per variare la corrente in un circuito alimentato con tensione d’ingresso costante Vi. R 2 r + 1 I 3 Vi Vu Figura B2.6 Regolazione della corrente con reostato in serie. Rc Indicando con r la resistenza della parte di reostato inserita nel circuito, collegata in serie con la resistenza di carico Rc, la corrente circolante è data da: Vi I= r + Rc [B2.2] Reostato in serie: corrente in funzione della resistenza inserita Tale corrente può variare, a seconda della posizione del cursore, tra i seguenti due valori estremi: • un valore minimo I min = to, r = R); • Vi con il cursore in posizione 1 (reostato tutto inseriR + Rc un valore massimo I max = r = 0). Vi con il cursore in posizione 2 (reostato disinserito, Rc La variazione non è lineare in quanto la [B2.2] non è l’equazione di una retta: il grafico indicativo è mostrato nella figura B2.7, mentre quello effettivo dipende anche dai valori delle grandezze Vi e Rc che compaiono nella [B2.2]. I lmax lmin 0 R r Figura B2.7 Variazione della corrente in funzione di r. Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 154 La tensione Vu sul carico varia, di conseguenza, dal valore minimo Vu min = Rc Imin al valore massimo Vu max = Rc Imax; esplicitando le due espressioni precedenti si ottiene: Vu min = Vi 1 1+ R Rc Vu max = Vi È da notare che la regolazione con reostato in serie non consente di ottenere corrente nulla nel circuito: per portare la corrente a zero occorrerebbe un reostato di resistenza totale infinita. Il vantaggio di tale regolazione è costituito dalle ridotte perdite di potenza che comporta, dato che la parte di reostato disinserita non è percorsa da corrente. ESEMPIO 1 Con un reostato in serie si vuole regolare da 0,1 A a 1 A la corrente in un circuito con resistenza di carico Rc = 50 Ω. Determinare la tensione di alimentazione e la resistenza totale che deve avere il reostato. ■ La tensione di alimentazione si calcola in funzione della corrente massima: Vi = Rc I max = 50 × 1 = 50 V mentre dalla formula della corrente minima si ricava: R + Rc = 50 Vi = = 500 Ω I min 0,1 e, quindi: R = 500 − Rc = 500 − 50 = 450 Ω B2.3 Regolazione potenziometrica Tale regolazione è tipica dei potenziometri, ma può essere effettuata anche mediante un reostato; nel caso di funzionamento a vuoto (Rc infinita o comunque molto maggiore della resistenza del potenziometro) lo schema d’inserzione è quello della figura B2.8, dove tutto il reostato è collegato in parallelo all’alimentazione e la tensione d’uscita è prelevata tra i morsetti 2 e 3 (il morsetto 2 potrebbe essere collegato a massa). I1 + Figura B2.8 Regolazione potenziometrica: funzionamento a vuoto. Vi I2 = 0 1 R–r 3 R Vu Rc ➞ ` r 2 Potenziometro a vuoto: tensione d’uscita in funzione della resistenza In questo caso la corrente in uscita è nulla (I2 = 0) e tutto il reostato è percorso dalla corrente I1 = Vi /R; le due sezioni del reostato possono quindi essere considerate in serie. La tensione in uscita si calcola facilmente applicando la regola del partitore di tensione: r [B2.3] Vu = Vi R 155 B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti Essendo costante il rapporto Vi /R, l’espressione [B2.3] rappresenta l’equazione di una retta, del tipo y = mx, e quindi la legge di variazione di Vu in funzione di r sarà rappresentata da una semiretta passante per l’origine (figura B2.9). La tensione in uscita varierà linearmente dal valore zero (r = 0, cursore nella posizione 2) al valore massimo, pari alla tensione d’ingresso Vi (r = R, cursore in posizione 1). Vu Vi 0 Figura B2.9 Variazione di Vu in funzione di r per il circuito di figura B2.8. r R Nel caso di funzionamento su una resistenza di carico di valore finito occorre considerare lo schema di figura B2.10, corrispondente al circuito di figura B2.11 a, I1 I2 1 R–r + 3 R Vi I Rc Vu Figura B2.10 Regolazione potenziometrica: funzionamento a carico. r 2 I1 I1 R–r + I2 Vi I r R–r + Vi Rc Req Vu Vu b) a) a sua volta equivalente a quello di figura B2.11 b, dove Req è la resistenza del parallelo tra r e Rc, pari a: rRc Req = r + Rc Applicando la regola del partitore di tensione allo schema di figura B2.11 b e sostituendo l’espressione precedente si ottiene: rRc r + Rc Vu = Vi = Vi rRc Req + R − r + R−r r + Rc Req Figura B2.11 a, b Schemi equivalenti del circuito di figura B2.10. Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 156 Svolgendo i vari passaggi si arriva, infine, alla seguente espressione, che lega Vu alla resistenza r della parte di potenziometro che alimenta il circuito secondario: Potenziometro a carico: tensione d’uscita in funzione della resistenza Vu = Vi Rc R−r+ [B2.4] R R r c L’espressione [B2.4] mostra che la variazione di Vu in funzione di r non è più lineare e, inoltre, dipende dal valore assunto da Rc. Gli estremi di variazione sono comunque sempre gli stessi, dato che per r = 0 si ha Vu = 0 e per r = R si ha Vu = Vi. La corrente I2 erogata al carico, essendo pari a Vu /Rc, sarà legata a r dalla seguente legge: Potenziometro a carico: corrente erogata in funzione della resistenza I2 = Vi R−r+ [B2.5] R R r c e varierà tra gli estremi I2 = 0 (r = 0) e I2 = Vi /Rc (r = R). ESEMPIO 2 Mediante un potenziometro di resistenza R = 10 kΩ si vuole regolare la tensione ai capi di un carico con Rc = 1 kΩ, alimentato con tensione Vi = 5 V. Ricavare il grafico di variazione della tensione. ■ Sostituendo nella [B2.4] i valori noti (le resistenze si possono lasciare espresse in kiloohm, dato che compaiono sia al numeratore che al denominatore), si ha: Vu = 5 10 − r + 10 r Assegnando a r dieci valori, da 1 kΩ a 10 kΩ, corrispondenti ad altrettante posizioni del cursore del potenziometro, e calcolando i relativi valori della tensione di uscita, si ottiene la tabella seguente: r (kΩ) Vu (V) 1 2 3 4 5 6 7 0,263 0,385 0,484 0,588 0,714 0,882 1,13 8 9 10 1,54 2,37 5 Riportando sul piano cartesiano la tensione Vu in funzione della resistenza r si ricava il grafico di figura B2.12, dal quale si vede che la variazione di tensione non avviene linearmente e che la pendenza della curva è maggiore per i valori più elevati di r: ciò significa che, a parità di variazione della resistenza r inserita sul circuito secondario, la corrispondente variazione di tensione è maggiore se il cursore è prossimo al morsetto 1. Figura B2.12 Esempio 2. Grafico della funzione Vu = f(r). Vu (V) 5 4 3 2 1 0 5 10 r (kΩ) 157 B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti B2.4 Verifica dei principi di Kirchhoff La verifica sperimentale in laboratorio delle leggi di Kirchhoff delle correnti e delle tensioni non presenta particolari difficoltà. Per quanto riguarda il primo principio è sufficiente realizzare una rete resistiva con almeno due nodi, inserire in ogni lato un amperometro e alimentarla con tensione variabile, ottenuta con un alimentatore regolabile o con uno fisso con regolazione potenziometrica, in modo da poter eseguire diverse misure. Per ogni prova si rilevano le correnti lette dai vari strumenti e con i risultati ottenuti si verifica che per ogni nodo la somma algebrica delle correnti sia nulla. Nell’esecuzione della misura e nella valutazione dei segni delle correnti è importante considerare la polarità d’inserzione degli strumenti: ogni amperometro misura una corrente positiva quando la stessa è entrante nel morsetto “+”; se l’indicazione è negativa la relativa corrente dovrà essere considerata con il segno meno. Per la verifica del secondo principio bisogna misurare, per ogni prova, le tensioni sui vari lati di una maglia e verificare che la loro somma algebrica sia nulla, tenendo presente che la polarità positiva di ogni tensione corrisponde al morsetto “+” del relativo voltmetro e viceversa. È possibile utilizzare la stessa rete realizzata per la verifica del primo principio. Per maggiori dettagli si rimanda alle attività di laboratorio proposte dell’unità B3. B2.5 Verifica della sovrapposizione degli effetti Si supponga di voler verificare sperimentalmente che nella rete di figura B2.13 la corrente I3 è pari alla somma algebrica delle correnti I3a e I3b, dovute rispettivamente all’azione del generatore di f.e.m. E1 con E2 = 0 (generatore in cortocircuito) e all’azione del generatore di f.e.m. E2 con E1 = 0 (generatore in cortocircuito). R1 R3 A R2 B I3 + E1 R4 + R5 E2 Per effettuare tale verifica occorre realizzare in laboratorio una rete resistiva con cinque resistori e alimentarla con due alimentatori regolabili che rappresentano i generatori dello schema, collegati in modo tale che sia possibile disconnetterli e sostituirli con dei cortocircuiti. In serie a R3 va collegato un amperometro di resistenza interna trascurabile, in modo che non influisca sul valore della resistenza del lato. Lo svolgimento della prova prevede le seguenti fasi: a) si fissa un determinato valore di E1, si pone in cortocircuito E2 e si misura la corrente I3a dovuta al primo generatore che, stante le polarità del circuito, dovrà essere diretta da A verso B; b) si fissa un determinato valore di E2, si pone in cortocircuito E1 e si misura la corrente I3b dovuta al secondo generatore che, stante le polarità del circuito, dovrà essere diretta da B verso A; c) si inseriscono ambedue gli alimentatori, regolandoli ai valori di tensione E1 ed E2 usati nelle fasi precedenti, e si misura la corrente I3 dovuta all’azione congiunta dei due generatori e se ne rileva il verso. Figura B2.13 Rete resistiva alimentata da due generatori di tensione. 158 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua Il principio di sovrapposizione degli effetti sarà rispettato se i risultati delle tre misure verificano le seguenti uguaglianze: I 3 = I 3a − I 3b nel caso di corrente I3 diretta da A verso B e: I 3 = I 3b − I 3a in caso contrario. B2.6 Determinazione del generatore equivalente Sull’argomento dell’equivalenza tra una rete elettrica lineare e un generatore di tensione (Thevenin) o di corrente (Norton) si può svolgere attività di laboratorio, con i seguenti obiettivi: • • data una rete, di cui non si conosce la composizione interna, determinare, mediante apposite misure, le caratteristiche del generatore di tensione o di corrente equivalente alla rete stessa; partendo da una rete la cui composizione interna è nota, verificare che le caratteristiche del generatore equivalente di tensione o di corrente determinate mediante le misure siano corrispondenti a quelle calcolate analiticamente. In entrambi i casi la base di partenza è costituita da quanto visto nella trattazione teorica, riassumibile nelle seguenti affermazioni: • • • • la f.e.m. ETh del generatore equivalente di Thevenin corrisponde alla tensione a vuoto V0 della rete; la corrente impressa IN del generatore equivalente di Norton corrisponde alla corrente di cortocircuito Icc della rete; la resistenza RTh del generatore equivalente di Thevenin è pari al rapporto V0 /Icc; la conduttanza GN del generatore equivalente di Norton è pari al rapporto Icc /V0. A questo punto dovrebbe essere chiaro che per determinare sperimentalmente le caratteristiche del generatore equivalente è sufficiente misurare la tensione a vuoto e la corrente di cortocircuito della rete in esame, tra i punti corrispondenti ai terminali del bipolo equivalente. Esercizi di verifica Esercizio 1 Ricavare per punti la curva di I in funzione di r per la regolazione con reostato in serie di cui all’esempio 1. Esercizio 2 Ripetere l’esempio 2 relativo alla regolazione potenziometrica della tensione nei due seguenti casi: Rc = 10 kΩ e Rc = 100 kΩ, lasciando inalterati gli altri valori. Verificare che all’aumentare della resistenza di carico il grafico di Vu in funzione di r tende sempre più alla forma lineare; spiegarne intuitivamente il perché. Test di verifica Quesiti a risposta aperta 1. Spiegare la costituzione di un reostato a filo e dire come varia la resistenza inserita in funzione della posizione del cursore. 2. Disegnare lo schema del circuito per la regolazione della corrente con un reostato in serie e ricavare le leggi della variazione della corrente e della tensione sul carico. Come variano queste grandezze in funzione della resistenza della parte di reostato inserita? 3. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di considerare molto elevata la resistenza del carico. Ricavare l’espressione della tensione d’uscita e descriverne, anche graficamente, la sua variazione in funzione della resistenza della parte di potenziometro (o di reostato) collegata con l’uscita. 4. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di funzionamento a carico. Ricavare l’espressione della tensione d’uscita e della corrente erogata e descriverne, anche graficamente, la loro variazione in funzione della resistenza della parte di potenziometro (o di reostato) collegata con l’uscita. 5. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmente il generatore equivalente di Thevenin di una rete elettrica lineare? 6. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmente il generatore equivalente di Norton di una rete elettrica lineare? 159 Esercitazioni B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti 160 B3 Attività di laboratorio proposte Le proposte presentate in questa unità hanno l’obiettivo di verificare sperimentalmente gli argomenti di misure elettriche presentati nell’unità B2. La loro esecuzione richiede semplicemente l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici. B3.1 Regolazione reostatica della corrente La prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cui un reostato è collegato in serie a una resistenza di carico, in modo da tracciare la curva della corrente in funzione della resistenza r inserita. Il circuito di prova è riportato nella figura B3.1. L’alimentazione viene effettuata con un alimentatore regolabile, sul quale viene letto direttamente il valore della tensione d’ingresso Vi. In alternativa questa tensione può essere misurata mediante un voltmetro di controllo. T R 2 r 1 3 I + A + Figura B3.1 Regolazione della corrente: circuito di prova. Vi RC Per effettuare la prova si divide la guida di scorrimento del reostato (generalmente già graduata) in 10 parti uguali e, in ogni posizione, si effettua la lettura dell’amperometro, raccogliendo i risultati delle misure in una apposita tabella. Ponendo in ordinate i valori della corrente misurata I e in ascisse le posizioni del cursore del reostato e i corrispondenti valori della resistenza inserita, si ricava la curva di regolazione del circuito. Se la prova è stata condotta correttamente la corrente deve diminuire in modo non lineare dal valore massimo I max = Vi Vi al valore minimo I min = . R + Rc Rc Indicando con In la corrente nominale della resistenza di carico e con Rn la sua resistenza nominale, i componenti dovranno essere scelti in modo da rispettare le condizioni seguenti: • il valore della Imax deve essere inferiore a quello della In, in modo da non surriscaldare il componente; per tale ragione la tensione di alimentazione deve essere V i < R n I n; B3 • Attività di laboratorio proposte • la corrente nominale del reostato deve essere anch’essa superiore a quella massima prevista nel circuito; • • la portata dell’amperometro va scelta in base alla corrente massima; la resistenza R del reostato va scelta fissando il valore della Imin e facendo in modo che si abbia: V R + Rn ≥ i I min B3.2 Regolazione potenziometrica della tensione La prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cui un reostato (o un potenziometro) è collegato in parallelo a una resistenza di carico, in modo da tracciare la curva della tensione d’uscita Vu in funzione della resistenza r inserita. Il circuito di prova è riportato nella figura B3.2. L’alimentazione viene effettuata con un alimentatore regolabile, sul quale viene letto direttamente il valore della tensione d’ingresso Vi. In alternativa questa tensione può essere misurata mediante un voltmetro di controllo. D + + Vi R V r 1 Vu Rc1 2 0 Rc2 Figura B3.2 Regolazione della tensione: circuito di prova. Per effettuare la prova si divide la guida di scorrimento del reostato (generalmente già graduata) in 10 parti uguali, in modo che alla posizione “10” corrisponda r = R. Per ogni posizione si misura, mediante il voltmetro, la tensione di uscita Vu a vuoto, ponendo il deviatore D nella posizione “0” di aperto, e le due diverse tensioni d’uscita a carico, rispettivamente con il deviatore nelle posizioni “1” (inserzione di Rc1) e “2” (inserzione di Rc2). I risultati delle misure vanno raccolti in un’apposita tabella. Ponendo in ordinate i valori della tensione di uscita Vu e in ascisse le posizioni del cursore del reostato e i corrispondenti valori della resistenza inserita, si ricavano le tre curve di regolazione del circuito (a vuoto, con resistenza Rc1, con resistenza Rc2). Se la prova è stata condotta correttamente le caratteristiche di regolazione avranno il seguente andamento: • la caratteristica a vuoto aumenterà linearmente da zero al valore Vi della tensione d’ingresso; • le caratteristiche a carico aumenteranno anch’esse da zero a Vi, ma non in modo lineare; • per ogni posizione del cursore la differenza tra la tensione a vuoto e quella a carico sarà maggiore per la caratteristica con resistenza di carico minore. Per la scelta dei componenti (potenziometro, voltmetro e resistori di carico) si dovrà tener conto del valore della tensione Vi, che è il massimo valore di tensione agente sul circuito secondario. 161 162 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua B3.3 Verifica del primo principio di Kirchhoff Scopo della prova è quello di verificare sperimentalmente, con l’uso di tre amperometri, l’enunciato della legge di Kirchhoff delle correnti. Usando lo schema di misura riportato nella figura B3.3, le letture dei tre amperometri devono soddisfare il primo principio di Kirchhoff applicato al nodo B: I1 = I2 + I3 + I1 A1 R1 + = – B + + A2 A3 I2 I3 R2 R3 Figura B3.3 Verifica del primo principio di Kirchhoff: circuito di prova. Usando un alimentatore regolabile si possono effettuare più prove con diversi valori della tensione di alimentazione, facendo comunque circolare correnti di valore non superiore a quelli nominali ammessi per i tre resistori. I risultati delle misure verranno raccolti in una apposita tabella. Se, per esempio, vengono utilizzati resistori di potenza nominale 1 W e resistenze R1 = 120 Ω, R2 = 150 Ω, R3 = 220 Ω, le correnti massime che possono circolare saranno pari a: I1M = 91,3 mA, I2M = 81,6 mA, I3M = 67,4 mA e si potranno utilizzare milliamperometri di portata 100 mA. Poiché la resistenza equivalente del circuito, data dalla serie tra R1 e il parallelo R2//R3, è pari a 209,2 Ω, la tensione massima di alimentazione dovrà essere: V1M = Req I1M = 19 V. Se vengono considerati anche gli errori assoluti commessi sulle varie letture e dovuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguente disequazione: (I2 + I3) – (εa2 + εa3) ≤ (I1 ± εa1) ≤ (I2 + I3) + (εa2 + εa3) ossia i margini di variazione della corrente I1 devono essere compresi tra quelli di variazione della somma (I2 + I3). B3.4 Verifica del secondo principio di Kirchhoff Scopo della prova è quello di verificare sperimentalmente, con l’uso di tre voltmetri, l’enunciato della legge di Kirchhoff delle tensioni. Usando lo schema di misura riportato nella figura B3.4, relativo alla stessa rete resistiva usata per la verifica del primo principio, le letture dei tre voltmetri devono soddisfare il secondo principio di Kirchhoff applicato alla maglia α: V1 = V2 + V3 Usando un alimentatore regolabile si possono effettuare più prove con diversi valori della tensione di alimentazione, facendo comunque circolare correnti di valore non su- 163 B3 • Attività di laboratorio proposte periore a quelli nominali ammessi per i tre resistori. I risultati delle misure verranno raccolti in una apposita tabella. + V2 α R1 + + V1 = – + Figura B3.4 Verifica del secondo principio di Kirchhoff: circuito di prova. R2 V3 R3 Se, per esempio, vengono utilizzati resistori con caratteristiche uguali a quelle indicate nel paragrafo precedente e con tensione massima di alimentazione 19 V, è facile verificare, con la regola del partitore di tensione, che si avrà: V1M = 10,9 V e V2M = 8,1 V. Si potranno pertanto usare voltmetri con portate massime 20 V, 15 V e 10 V. Se vengono considerati anche gli errori assoluti commessi sulle varie letture e dovuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguente disequazione: (V2 + V3) – (εa2 + εa3) ≤ (V1 ± εa1) ≤ (V2 + V3) + (εa2 + εa3) ossia i margini di variazione della tensione V1 devono essere compresi tra quelli di variazione della somma (V2 + V3). B3.5 Verifica della sovrapposizione degli effetti L’esercitazione ha lo scopo di verificare sperimentalmente il principio di sovrapposizione degli effetti applicato a una rete resistiva da realizzare in laboratorio. Per effettuare la misura si costruisce il circuito di figura B3.5, utilizzando cinque resistori fissi e due alimentatori regolabili, per realizzare i due generatori; i due cortocircuiti saranno costituiti da conduttori di piccola lunghezza e sezione tale da poter ritenere nulle le loro resistenze. È opportuno che la prova si svolga velocemente e con valori di corrente decisamente inferiori a quelli nominali dei resistori, in modo da limitarne il riscaldamento, che potrebbe essere causa di non linearità della rete. Lo svolgimento della prova prevede le seguenti fasi: • fase a: si porta il deviatore D1 in posizione 1 e D2 in posizione 2, in modo da inserire il primo generatore e cortocircuitare il secondo; sul voltmetro V1 si controlla la tensione di alimentazione, mentre V2 dovrà segnare zero; in questa fase si legge sull’amperometro A3 la corrente misurata I3a, che dovrà circolare dal nodo A al nodo B, data la polarità di E1; R1 A + R3 A3 R2 B D1 1 + E1 Figura B3.5 Verifica del principio di sovrapposizione degli effetti: circuito di prova. 2 2 + V1 + R4 H R5 V2 D2 1 + E2 Modulo B • Risoluzione delle reti elettriche lineari in corrente continua 164 fase b: si porta il deviatore D1 in posizione 2 e D2 in posizione 1, inserendo così il secondo generatore e cortocircuitando il primo; il voltmetro V1 segnerà zero e V2 la tensione di alimentazione; in questa fase si legge sull’amperometro A3 la corrente misurata I3b, che dovrà circolare, data la polarità di E2, dal nodo B al nodo A (A3 dovrà essere invertito di polarità, in modo che la lettura sia positiva); • fase c: si portano i due deviatori in posizione 1, in modo da inserire entrambi i generatori, e si regolano gli alimentatori in modo che i valori di E1 ed E2, letti sui voltmetri, siano esattamente uguali a quelli usati nelle fasi a e b; si legge su A3 la corrente effettiva I3; se l’amperometro è inserito con la polarità di figura B3.5 e la lettura è positiva vuol dire che I3 circola da A verso B; se la lettura è negativa si inverte l’inserzione dell’amperometro e si considera la corrente circolante da B verso A. I risultati delle misure dovranno soddisfare, pur con una certa approssimazione a causa degli inevitabili errori, le seguenti relazioni: • I3 = I3a – I3b se la corrente I3 è diretta dal nodo A al nodo B; • • I3 = I3b – I3a se la corrente I3 è diretta dal nodo B al nodo A. B3.6 Determinazione del generatore equivalente L’esercitazione ha lo scopo di determinare le grandezze caratteristiche del generatore equivalente secondo Thevenin e Norton di una rete elettrica lineare da costruire in laboratorio e comprendente, come indicato nella schema di figura B3.6, un alimentatore e tre resistori. Completano lo schema un amperometro, un voltmetro, un deviatore e un reostato di carico. Dovrà essere ricavata anche la caratteristica volt-amperometrica del generatore. R1 R3 D A 1 2 + Figura B3.6 Generatore equivalente: circuito di prova. + E R2 + V R Con il deviatore in posizione “1” si misura la tensione a vuoto V0, dopo aver regolato l’alimentatore nella posizione prescelta. Successivamente, con il deviatore in posizione “2” e il reostato R completamente disinserito, si misura la corrente di cortocircuito Icc; in tale condizione il voltmetro segnerà una tensione nulla. Agendo sul reostato R si fa variare la corrente circolante e si misurano, per ogni condizione di funzionamento, i valori della tensione e della corrente. In questo modo è possibile ricavare, oltre ai valori a vuoto e in cortocircuito, altri punti intermedi della caratteristica esterna del generatore. Tutti i valori misurati verranno raccolti in una apposita tabella. Con i risultati ottenuti dalle misure si eseguono, infine, le seguenti elaborazioni: • riportando sul piano cartesiano I-V le corrispondenti coppie di valori della corrente e della tensione si disegna la caratteristica esterna del generatore, che dovrà essere un segmento di retta avente come estremi il punto a vuoto e quello di cortocircuito; • si determinano i parametri del generatore equivalente di Thevenin: V Rth = 0 Eth = V0 I cc • si determinano i parametri del generatore equivalente di Norton: I GN = cc I N = I cc V0 Modulo C Reti elettriche capacitive Obiettivi Prerequisiti Scheda PRE-1 Richiami di elettrostatica Scheda PRE-2 Grandezze con andamento esponenziale nel tempo Contenuti • C1 Reti capacitive a regime costante • C2 Fenomeni transitori nei circuiti capacitivi Esercitazioni • Esercizi di verifica • Test di verifica 166 Modulo C • Reti elettriche capacitive Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere il bipolo “condensatore elettrico” e il suo comportamento circuitale; 2. conoscere le leggi relative alle reti capacitive a regime costante; 3. saper risolvere completamente una rete capacitiva, scegliendo autonomamente il metodo di risoluzione più appropriato; 4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche richieste dalle specifiche del problema; 5. conoscere i fenomeni che avvengono in una rete capacitiva durante il periodo transitorio di carica e di scarica di un condensatore; 6. saper risolvere una rete capacitiva durante il periodo transitorio; 7. essere in grado di verificare sperimentalmente l’evoluzione delle grandezze elettriche durante il periodo transitorio. Gli obiettivi dal numero 5 al numero 7 si riferiscono a reti elettriche lineari di media complessità, con una sola costante di tempo. Prerequisiti SCHEDA PRE-1 Richiami di elettrostatica • Legge di Coulomb (nel vuoto). Due corpi puntiformi, aventi cariche elettriche Q1 e Q2, posti a distanza r tra loro, si attraggono (se le cariche hanno segno opposto) o si respingono (se le cariche hanno lo stesso segno) con una forza direttamente proporzionale al prodotto tra le cariche e inversamente proporzionale al quadrato della distanza: F0 = k0 Q1Q2 r2 dove la costante k0 vale: k0 = 8, 99 × 10 9 • Costante dielettrica assoluta (del vuoto). La costante dielettrica assoluta è data da: ε0 = • Nm 2 C2 2 1 1 −12 C = = 8 85 × 10 , Nm 2 4π k0 4π 8, 99 × 10 9 Costante dielettrica del mezzo e costante dielettrica relativa. La forza di Coulomb che si sviluppa non nel vuoto, ma in un mezzo dielettrico, è proporzionale non alla costante k0, ma alla costante k, data da: k= 1 4π ε Il rapporto: 1 ε k0 4 π ε 0 = = = εr 1 ε0 k 4π ε Prerequisiti è la costante dielettrica relativa del mezzo isolante ed è un numero adimensionato. Invece il prodotto: ε = ε0 εr rappresenta la costante dielettrica di tale mezzo, espressa nella stessa unità di misura di ε0. Normalmente si ha εr > 1; quindi: ε > ε0, k < k0, F < F0, ossia la forza che si crea tra due cariche poste in un mezzo isolante è minore di quella nel vuoto, a parità di altre condizioni. • Campo elettrico. Una regione di spazio è sede di un campo elettrico se una carica di prova, posta in un qualsiasi punto di quello spazio, è soggetta a una forza di origine elettrica. • Vettore campo elettrico. Il vettore campo elettrico indica, in modo quantitativo, l’intensità del campo elettrico in un punto P dello spazio, intensità che è tanto maggiore quanto maggiore sarà la forza agente su una carica q posta in quel punto. È una grandezza vettoriale, definita dal rapporto: ur ur F E= q e, quindi, è un vettore caratterizzato da: F , avente unità di misura [N/C] o [V/m]; q b) direzione coincidente con quella della forza; c) verso anch’esso coincidente con quello della forza. a) intensità pari al rapporto E = • Linee di campo. Dette anche linee di forza, le linee di campo sono delle linee orientate che consentono di rappresentare graficamente l’azione del campo elettrico (o di un qualsiasi altro campo vettoriale). La forza esercitata dal campo su una carica esploratrice q, supposta convenzionalmente positiva e posta in un punto P, ha sempre direzione tangente alla linea di forza in quel punto e verso coincidente con quello della linea di forza. La figura PRE-1.1 a, b, c, d mostra l’andamento delle linee di forza nei seguenti casi: campo prodotto da una sola carica negativa, campo prodotto da una sola carica positiva; campo prodotto da due cariche uguali e opposte; campo prodotto da due cariche uguali, positive. • Campo elettrico uniforme. Si ha un campo elettrico uniforme quando il vettore E è costante in intensità, direzione e verso; questo significa che: la forza F prodotta sulla stessa carica q deve essere costante in ogni punto del campo; la direzione della forza non deve variare e, quindi, le linee di campo devono essere rettilinee; il verso della forza non deve cambiare e, pertanto, le linee di campo devono essere tutte orientate allo stesso modo. La figura PRE-1.2 mostra un caso di campo elettrico uniforme, creato da due lamine piane e parallele, di lunghezza teoricamente infinita, caricate elettricamente con due cariche uguali e opposte, distribuite uniformemente lungo la superficie delle lamine. • Differenza di potenziale elettrico (tensione elettrica). La forza F agente sulla carica q provoca uno spostamento Δs della carica stessa, compiendo il 167 Modulo C • Reti elettriche capacitive 168 F P +q – a) Campo elettrico prodotto da una carica negativa. P F +q + b) Campo elettrico prodotto da una carica positiva. F +q F P +q P + + – c) Campo elettrico prodotto da due cariche uguali e opposte. + d) Campo elettrico prodotto da due cariche uguali, positive. Figura PRE-1.1 a, b, c, d Andamento delle linee di forza del campo elettrico, in quattro casi tipici. + F Figura PRE-1.3 Superfici equipotenziali nel caso del campo elettrico uniforme. –Q 120 V F +Q 125 V + –Q – – – – – – – – – – 150 V F 175 V Figura PRE-1.2 Campo elettrico uniforme. + 100 V +Q + + + + + + + + + + Prerequisiti lavoro ΔL. La possibilità che ha il campo elettrico di compiere lavoro testimonia che in ogni suo punto vi è dell’energia, a livello potenziale. Si definisce come differenza di potenziale elettrico (d.d.p.) tra due punti A e B del campo la differenza di energia per unità di carica e quindi il rapporto: ΔV = WB − WA WB WA = − = VB − VA q q q dove VB e VA sono i potenziali elettrici dei due punti, proporzionali ai loro livelli energetici. • Superfici equipotenziali. Le superfici equipotenziali sono formate, nello spazio sede del campo, da tutti i punti aventi lo stesso potenziale elettrico e quindi lo stesso livello energetico. Una carica q che si muove tra due punti di una superficie equipotenziale non subisce alcuna variazione di energia e su di essa non si compie lavoro. Dato che il lavoro è nullo quando lo spostamento è perpendicolare alla direzione della forza, ne consegue che: le superfici equipotenziali sono perpendicolari, in ogni punto, alle linee di forza. Nella figura PRE-1.3 sono indicate le superfici equipotenziali relative al campo elettrico uniforme di figura PRE-1.2. SCHEDA PRE-2 Grandezze con andamento esponenziale nel tempo Andamento esponenziale crescente Molti processi fisici (per esempio, il riscaldamento di un corpo, la carica di un condensatore ecc.) avvengono, sotto determinate ipotesi, secondo una legge matematica descritta dalla funzione: t ⎛ − ⎞ τ y = Y f ⎜1 − e ⎟ ⎝ ⎠ [P2.1] dove: • • y è il valore della grandezza fisica in esame all’istante t (variabile dipendente della funzione); t è il tempo (variabile indipendente della funzione); Yf è il valore finale della grandezza y; τ è la costante di tempo, il cui ruolo nell’evoluzione della grandezza y verrà definito nel seguito della trattazione; e = 2,71828… è la base dei logaritmi naturali o neperiani; • e • • • − t τ è una funzione esponenziale, con esponente negativo e base e. I valori assunti dalla funzione [P2.1], in corrispondenza di determinati valori del tempo, sono riportati nella tabella PRE-2.1. Per il calcolo dell’esponenziale basta usare una normale calcolatrice provvista di tale funzione. 169 Modulo C • Reti elettriche capacitive 170 Tabella PRE-2.1 Valori tipici della funzione [P2.1] t t ττ e– t ττ y y Yf % del valore finale 0 0 1 0 0 0 1τ 1 0,368 0,632 Yf 0,632 63,2 2τ 2 0,135 0,865 Yf 0,865 86,5 3τ 3 0,0498 0,950 Yf 0,950 95 4τ 4 0,0183 0,982 Yf 0,982 98,2 4,6 τ 4,6 0,010 0,990 Yf 0,990 99 5τ 5 0,00674 0,993 Yf 0,993 99,3 y Yf 100% 86% 99% 95% 98% 63% Figura PRE-2.1 Andamento esponenziale crescente. 0 τ 1τ 2ττ 3ττ 4ττ 5ττ t Il grafico che mostra l’andamento di y in funzione del tempo è riportato nella figura PRE-2.1. Esaminando il grafico e la tabella si possono fare le seguenti considerazioni: • • • • la grandezza y parte da un valore iniziale nullo e tende a un valore finale Yf , senza però mai raggiungerlo; nel linguaggio matematico Yf rappresenta l’asintoto orizzontale della funzione e i valori di y tendono asintoticamente a Yf; in teoria la grandezza y non arriva mai a un valore costante; in pratica la sua evoluzione si considera conclusa quando lo scostamento rispetto al valore finale diventa minore di un valore prefissato, normalmente pari all’1%; particolarmente significativo diventa il valore 4,6τ, per il quale si ha y = 0,99Yf (scostamento pari a 1%); il tempo Ta = 4,6τ è detto tempo di assestamento e rappresenta la durata pratica del processo di crescita esponenziale della grandezza y; esso è direttamente proporzionale al valore della costante di tempo, dalla quale dipende, pertanto, tale durata; l’aumento della grandezza y avviene con incrementi sempre decrescenti; questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la y aumenta da 0 a 0,632Yf (incremento del 63,2%), mentre nel secondo intervallo (da 1τ a 2τ) cresce dal 63,2% all’86,5% del valore finale (incremento del 23,3%) e successivamente sempre meno. Prerequisiti Calcolo del valore di y, noto t Questa operazione si esegue direttamente usando l’espressione [P2.1], come riportato nell’esempio seguente. ESEMPIO a) Conoscendo τ = 2 s e Yf = 10, calcolare il valore y1 all’istante t1 = 5 s. ■ Si ha: t 5 ⎛ ⎛ − ⎞ − ⎞ τ y1 = Y f ⎜ 1 − e ⎟ = 10 ⎜ 1 − e 2 ⎟ = 10 1 − e−2, 5 = 10 (1 − 0, 0821) = 9, 18 ⎝ ⎠ ⎝ ⎠ ( ) Calcolo del valore di t, noto y Questa operazione è più complessa della precedente, dato che t compare nell’espressione dell’esponente e non in modo esplicito. Si può ricavare una formula diretta per il calcolo del tempo, operando nel seguente modo: t ⎛ − ⎞ y = Y f ⎜1 − e τ ⎟ ⎝ ⎠ t − y = 1− e τ Yf e − t τ = 1− y Yf A questo punto, per ricavare l’esponente, si ricorre alla funzione inversa dell’esponenziale, ossia al logaritmo naturale ln (funzione anch’essa presente sulle comuni calcolatrici), ottenendo: − ⎛ t y⎞ = ln ⎜ 1 − ⎟ τ ⎝ Yf ⎠ ⎛ y⎞ −t = τ ln ⎜ 1 − ⎟ ⎝ Yf ⎠ e, infine: ⎛ y⎞ t = −τ ln ⎜ 1 − ⎟ ⎝ Yf ⎠ [P2.2] ESEMPIO b) Con i dati dell’esempio a) calcolare dopo quanto tempo la grandezza y assume il valore 6. ■ Applicando la formula [P2.2] con y1 = 6, si calcola il tempo t1 richiesto: ⎛ y⎞ 6⎞ ⎛ t1 = − τ ln ⎜ 1 − ⎟ = −2 ln ⎜ 1 − ⎟ = −2 ln 0, 4 = −2(− 0, 916 ) = 1, 832 s ⎝ ⎠ Y 10 ⎝ f ⎠ Andamento esponenziale decrescente L’andamento nel tempo di una grandezza y che parte da un valore iniziale Y0 e tende esponenzialmente a zero è descritto dalla funzione: y = Y0 e − t τ [P2.3] 171 Modulo C • Reti elettriche capacitive 172 I valori assunti dalla funzione [P2.3], in corrispondenza di determinati valori del tempo, sono riportati nella tabella PRE-2.2. Tabella PRE-2.2 Valori tipici della funzione [P2.3] y Y0 % del valore Y0 1 100 0,368 0,368 Y0 0,368 36,8 2 0,135 0,135 Y0 0,135 13,5 3τ 3 0,0498 0,0498 Y0 0,0498 4,98 4τ 4 0,0183 0,0183 Y0 0,0183 1,83 4,6 τ 4,6 0,010 0,010 Y0 0,010 1 5τ 5 0,00674 0,00674 Y0 0,00674 0,674 t ττ t e– ττ y 0 0 1 1τ 1 2τ t iniziale Il grafico che mostra l’andamento di y in funzione del tempo è riportato nella figura PRE-2.2. y 100% Y0 37% 14% Figura PRE-2.2 Andamento esponenziale decrescente. 5% 0 1τ t 2τt 3τt 2% 1% 4τ t 5 τt t Dall’esame del grafico e della tabella scaturiscono le seguenti considerazioni: • • • la grandezza y parte dal valore iniziale Y0 e tende a un valore finale nullo, senza però mai raggiungerlo; nel linguaggio matematico si dice che y tende asintoticamente a zero; in teoria la grandezza y non si annulla mai; in pratica la sua evoluzione si considera conclusa dopo il tempo di assestamento Ta = 4,6τ, quando il suo valore è pari all’1% di quello iniziale; la diminuzione della grandezza y avviene con decrementi sempre più piccoli; questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la y diminuisce da Y0 a 0,368Y0 (decremento del 63,2%), mentre nel secondo intervallo (da 1τ a 2τ) diminuisce dal 36,8% al 13,5% del valore iniziale (decremento del 23,3%) e successivamente sempre meno. Prerequisiti Calcolo del valore di y, noto t Questa operazione si esegue direttamente usando l’espressione [P2.3], come riportato nell’esempio seguente. ESEMPIO c) Conoscendo τ = 0,1 s e Y0 = 100, calcolare il valore y1 all’istante t1 = 0,35 s. ■ Si ha: y1 = Y0 e − t1 τ = 100 e − 0, 35 0,1 = 100 e− 3, 5 = 100 × 0, 0302 = 3, 02 Calcolo del valore di t, noto y In questo caso l’incognita t compare nell’espressione dell’esponente e non in modo esplicito. Si può ricavare una formula diretta per il calcolo del tempo, operando nel seguente modo: e − t τ = y Y0 ln e − t τ ⎛ y⎞ = ln ⎜ ⎟ ⎝ Y0 ⎠ − ⎛ y⎞ t = ln ⎜ ⎟ τ ⎝ Y0 ⎠ e, infine: ⎛ y⎞ t = −τ ln ⎜ ⎟ ⎝ Y0 ⎠ [P2.4] ESEMPIO d) Con i dati dell’esempio c) calcolare dopo quanto tempo la grandezza y assume il valore 70. ■ Applicando la formula [P2.4] con y1 = 70, si calcola il tempo t1 richiesto: ⎛y ⎞ ⎛ 70 ⎞ t1 = −τ ln ⎜ 1 ⎟ = – 0, 1 ln ⎜ = − 0, 1 ln 0, 7 = − 0, 1(− 0, 357 ) = 0, 0357 s ⎝ 100 ⎟⎠ ⎝ Y0 ⎠ 173 174 C1 Reti capacitive a regime costante In questa unità verrà studiato un nuovo tipo di bipolo, detto condensatore, e verranno esaminate le reti capacitive, ossia reti comprendenti condensatori variamente collegati tra loro. Lo studio verrà condotto a regime costante, supponendo che si siano esauriti i fenomeni transitori di carica dei condensatori e che tutte le grandezze elettriche interessanti la rete si possano ritenere costanti nel tempo. C1.1 Condensatore Nella sua forma più semplice (condensatore piano), un condensatore è un dispositivo elettrico costituito da due piastre conduttrici (armature) piane e parallele, provviste di due terminali di collegamento e separate tra loro da uno strato di isolante, detto dielettrico (figura C1.1); il suo simbolo elettrico è indicato nella figura C1.2. terminale Figura C1.1 Schematizzazione del condensatore piano. terminale armature dielettrico Figura C1.2 Simbolo del condensatore. Quando il condensatore non è elettricamente carico, entrambe le armature sono nello stato “neutro”, ossia possiedono in uguale misura cariche elettriche positive (protoni) e negative (elettroni). Collegando il condensatore a un generatore elettrico avente f.e.m. E ai suoi capi (figura C1.3 a), gli elettroni dell’armatura A vengono forzati dal generatore, che fornisce loro energia, a fluire verso l’armatura B, stabilendo così un moto di elettroni da A verso B e quindi una circolazione di corrente elettrica (avente convenzionalmente il verso delle cariche positive, opposto a quello degli elettroni) da B verso A, in accordo con la polarità del generatore. L’armatura A, perdendo elettroni, si caricherà positivamente (eccesso di cariche positive), mentre l’armatura B acquisterà un’uguale carica negativa; tra le due armature nascerà una d.d.p. elettrica e, quindi, una tensione che aumenterà proporzionalmente alla carica elettrica delle due armature. 175 C1 • Reti capacitive a regime costante È importante tener presente che, durante tutto il processo di carica del condensatore, gli elettroni circoleranno soltanto all’esterno del condensatore stesso, attraverso i terminali di collegamento e il generatore; nessun elettrone passerà attraverso il dielettrico, data la sua natura di isolante elettrico. Questo significa che la corrente di carica di un condensatore interessa soltanto il circuito esterno. La circolazione degli elettroni terminerà quando la tensione VC sul condensatore arriverà al valore della f.e.m. E del generatore: in queste condizioni le due tensioni, agendo in opposizione, faranno sì che nella maglia non vi sia più alcuna tensione in grado di far circolare corrente (figura C1.3 b). Se il condensatore viene scollegato dall’alimentazione (figura C1.3 c), la carica accumulata sulle armature fino a quel momento rimarrà immagazzinata nel condensatore stesso, dato che le due armature sono tra loro isolate dallo strato di dielettrico. In teoria il condensatore non si dovrebbe scaricare mai; in realtà, a causa delle inevitabili imperfezioni dello strato isolante, vi sarà una debolissima circolazione di elettroni da B verso A, fino ad annullare la d.d.p. tra le armature. Per far avvenire velocemente il processo di scarica occorre collegare tra loro le armature, tramite un resistore (figura C1.3 d): gli elettroni sull’armatura B, non più forzati dal generatore, fluiranno verso l’armatura A e si creerà pertanto una corrente di scarica da A verso B, di verso opposto a quella di carica, che cesserà quando le armature ritorneranno allo stato neutro. L’energia elettrostatica immagazzinata nel condensatore durante la carica verrà interamente dissipata per effetto Joule nel resistore. A A B - - - - – + – + – + – – + VC = E I I B + I=0 – - - + + a) Durante il processo di carica gli elettroni passano dall’armatura A alla B. E – b) Il condensatore è carico alla tensione VC = E ; il flusso di elettroni si è interrotto. A B + – + – + – + – VC = E c) Il condensatore, scollegato dal generatore, rimane carico. - I + – + – + – + – I VC - – – - + - A B + - E R d) Durante il processo di scarica gli elettroni ritornano sull’armatura A e la tensione VC diminuisce. Figura C1.3 a, b, c, d Fasi del processo di carica e di scarica di un condensatore. Modulo C • Reti elettriche capacitive 176 +Q –Q Nella pratica costruttiva le forme che assumono i condensatori sono varie, a seconda del tipo (condensatori ceramici, elettrolitici, a film plastico ecc.); la descrizione delle particolarità tecnologiche esula dai limiti del testo. Polarizzazione del dielettrico La presenza di cariche elettriche uguali e opposte sulle armature di un condensatore fa nascere al suo interno un campo elettrico, le cui linee di forza, nel caso di un condensatore piano ideale, sono rettilinee e parallele tra loro (figura C1.4). L’intensità E del vettore campo elettrico, da non confondere con la f.e.m. di un generatore, visto che hanno lo stesso simbolo, è legata alla tensione V tra le armature e alla distanza d tra le stesse, secondo la relazione: V Figura C1.4 Campo elettrico all’interno di un condensatore piano. +Q –Q –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ –+ V Figura C1.5 Polarizzazione del dielettrico. E= V d [C1.1] L’espressione [C1.1] mostra che E si misura in volt su metri (più frequentemente in kilovolt su millimetro o kilovolt su centimetro) e che l’intensità del campo è tanto maggiore quanto più piccola è la distanza, a parità di tensione V. Il campo elettrico agisce per induzione elettrostatica sulle molecole del dielettrico, polarizzandole, ossia attirando la parte positiva delle stesse verso l’armatura negativa e viceversa (figura C1.5); questo fenomeno è maggiormente evidente se il dielettrico è formato da molecole di tipo polare, costituite con legami ionici. A questa azione si oppongono le forze di coesione molecolare, per cui all’interno del condensatore si crea uno stato di equilibrio tra forze contrapposte, simile a quello che si ha in una molla tesa. Se la tensione tra le armature aumenta, anche l’intensità del campo elettrico cresce e, di conseguenza, aumenta la forza esercitata sulle molecole dalla carica presente sulle armature; lo stato di equilibrio permane sino a quando non si supera la forza di coesione molecolare: oltre tale limite gli elettroni del dielettrico vengono “strappati” dalle molecole, innescando una scarica interna che danneggia il condensatore (scarica disruptiva). Il massimo valore del rapporto V/d sopportabile dal dielettrico costituisce la sua rigidità dielettrica, che dipende dal tipo di isolante: normalmente si va da qualche unità alle centinaia di kilovolt al millimetro. C1.2 Capacità di un condensatore Un condensatore, dal punto di vista del comportamento circuitale, è un bipolo in grado di accumulare carica elettrica sulle sue armature quando viene caricato da un circuito esterno e di conservarla anche dopo essere stato scollegato. Dato che il processo di carica continua fino a quando non si raggiunge la tensione imposta dal circuito esterno (compatibilmente con la tensione massima sopportabile dal condensatore), è evidente che la quantità di carica accumulata sarà direttamente proporzionale alla tensione, secondo la relazione: Carica di un condensatore Q=C V [C1.2] Si definisce capacità del condensatore il rapporto: C= Q V [C1.3] Ponendo V = 1 V nell’espressione [C1.3] si ha che C e Q coincidono numericamente e quindi si può affermare che: 177 C1 • Reti capacitive a regime costante ÈÈla capacità di un condensatore rappresenta la carica elettrica accumulata sul condensatore stesso per unità di tensione applicata. La capacità si misura in farad (F): il valore di 1 F indica che il condensatore immagazzina la carica di 1 C per ogni volt di tensione applicata. Dato che i condensatori reali hanno capacità molto inferiori a 1 F, in pratica si usano i sottomultipli microfarad (1 μF = 1 × 10–6 F), nanofarad (1 nF = 1 × 10–9 F) e picofarad (1 pF = 1 × 10–12 F). Dall’espressione [C1.2] si ottiene la formula inversa: V= Q C [C1.4] Tensione ai capi di un condensatore che consente di ricavare la tensione sul condensatore. a) Un condensatore accumula la carica Q = 100 μ C con V = 10 V. Calcolare la sua capacità in microfarad. b) Un condensatore di capacità 5 μ F viene caricato con tensione 100 V. Calcolare la carica immagazzinata. c) Calcolare la tensione occorrente per avere una carica di 100 nC in un condensatore di capacità 0,005 μ F. ESEMPIO 1 ■ Per il calcolo a si ha: C= Q 100 × 10 −6 = = 10 × 10 −6 F = 10 μF 10 V Nel calcolo b la carica è data da: Q = CV = 5 × 10 −6 × 100 = 500 × 10 −6 C=500 μC Per il calcolo c si ha: V= 100 × 10 −9 100 × 10 −9 Q = = = 20 V 5 × 10 −9 C 0, 005 × 10 −6 L’espressione [C1.2], essendo C costante, può essere intesa come l’equazione di una retta passante per l’origine (figura C1.6); essa costituisce l’equazione caratteristica del bipolo condensatore. Q Q= O CV V All’aumentare della capacità C la carica, a parità di tensione, aumenta; nella figura C1.7 sono riportate le caratteristiche, limitate ai semiassi positivi, di due condensatori di diversa capacità. Figura C1.6 Caratteristica carica-tensione di un condensatore. Modulo C • Reti elettriche capacitive 178 Q C2 > C1 Q2 > Q 1 Figura C1.7 All’aumentare della capacità aumenta la carica, a parità di tensione. C1 Q1 O V V Capacità del condensatore piano L’espressione [C1.3] è valida per un qualsiasi condensatore, in quanto discende dalla definizione di capacità. Nel caso di un condensatore piano è possibile ricavare un’altra espressione della capacità, in funzione delle caratteristiche costruttive del componente: Capacità di un condensatore piano C= εA d [C1.5] dove A è la superficie delle armature, d è la loro distanza ed ε è la costante dielettrica del materiale isolante interposto, pari al prodotto: ε = ε 0ε r [C1.6] tra la costante dielettrica assoluta del vuoto ε0 (detta anche permettività assoluta) e la costante dielettrica relativa εr dell’isolante, dipendente dal tipo di materiale dielettrico. Essendo ε0 = 8,85 × 10 Capacità in funzione della costante dielettrica relativa −12 F/m, l’espressione [C1.5] diventa: C= ( 8, 85 × 10−12 F m ) ε r A [C1.7] d Esprimendo A in metri quadrati e d in metri, la [C1.7] fornisce il valore di C in farad. La costante dielettrica relativa gioca un ruolo importante nella costruzione di condensatori di elevata capacità: usando materiali con elevati valori di εr aumenta la capacità del condensatore, a parità di dimensioni geometriche. Per la maggior parte dei dielettrici i valori di εr variano da 1 a 10, ma vi sono anche materiali particolari, come il titanato di bario, con costante dielettrica relativa di qualche migliaio. ESEMPIO 2 Calcolare la capacità di un condensatore piano avente A = 0,1 m2, d = 5 mm, εr = 5. ■ Mediante l’espressione [C1.7] si ricava immediatamente: C= 8, 85 × 10 −12 ε r A 8, 85 × 10 −12 × 5 × 0,1 = = 0, 885 × 10 −9 F=0,885 nF 5 × 10 −3 d C1.3 Energia elettrostatica Durante il processo di carica il generatore esterno fornisce al condensatore energia elettrica, che resta immagazzinata nel condensatore stesso sotto forma di energia potenziale elettrostatica. Per calcolare la quantità di energia accumulata in un condensatore di capacità C si consideri il grafico di figura C1.8, dove V e Q sono rispettivamente i valori finali della tensione e della carica elettrica. C1 • Reti capacitive a regime costante 179 q Q q2 q1 W Figura C1.8 Energia immagazzinata in un condensatore. ΔW O Δv V v Quando il condensatore subisce una variazione di tensione Δv, la carica si q +q incrementa dal valore q1 al valore q2. Indicando con qm = 1 2 il valore medio del2 la carica nell’intervallo considerato, l’incremento di energia immagazzinata nel condensatore sarà pari a: ΔW = qmΔv e corrisponderà all’area del rettangolo evidenziato nella figura C1.8. Durante tutto il processo di carica la tensione passerà da zero a V e la carica da zero a Q; l’energia totale sarà data dalla somma di tutti gli incrementi: W = ∑ ΔW e corrisponderà all’area del triangolo sotteso al segmento di retta del grafico di figura C1.8, area data da: W= QV 2 [C1.8] Sostituendo nella [C1.8] le espressioni [C1.2] e [C1.4] si ha anche: W= 1 CV 2 2 [C1.9] W= 1 Q2 2 C [C1.10] Formule per il calcolo dell’energia elettrostatica Dalla formula [C1.9] si deduce che, a parità di tensione applicata, l’energia immagazzinata in un condensatore è direttamente proporzionale alla sua capacità. Un condensatore di capacità C = 20 μF viene caricato con tensione V = 100 V; calcolare la carica e l’energia accumulate. ■ Usando le formule [C1.2] e [C1.8] si ha: Q = CV = 20 × 10 −6 × 100 = 2000 × 10 −6 C = 2 mC W = QV 2 × 10 −3 × 100 = = 100 × 10 −3 J=0,1 J 2 2 Allo stesso risultato si perviene calcolando l’energia con la [C1.9] o con la [C1.10]: ( 2 × 10−3 ) = 0,1 J 1 Q2 1 = CV 2 = 0, 5 × 20 × 10 −6 × 100 2 = 0,1 J W = 2 C 2 × 20 × 10 −6 2 2 W = ESEMPIO 3 Modulo C • Reti elettriche capacitive 180 C1.4 Condensatori in serie Si considerino n condensatori di capacità C1, C2, …, Cn, collegati tra loro in serie, come mostrato nella figura C1.9, con il terminale di uscita dell’uno connesso al terminale d’ingresso dell’altro. A C1 B A C2 B A I Figura C1.9 Collegamento in serie: la corrente di carica è la stessa per gli n condensatori. Cn B I I + R E Chiudendo il circuito esterno inizierà il processo di carica, durante il quale si avrà la circolazione della stessa corrente I nei conduttori di collegamento tra un condensatore e l’altro e nel lato del generatore, fino a quando i condensatori saranno completamente carichi e la tensione totale bilancerà la f.e.m. E del generatore. Dato che ogni condensatore viene caricato dalla stessa corrente e per lo stesso intervallo di tempo, le cariche saranno uguali per tutti i condensatori (Q = It, in generale) e si avrà la situazione indicata nella figura C1.10 a. C1 + C2 – + + – Vn a) – Q VT = E + R Ceq + VT = E I=0 Figura C1.10 a, b Condensatori in serie e circuito equivalente. – V2 V1 Q1 = Q2 = . . . = Qn = Q Cn + R E b) E Indicando con Q il valore comune della carica, le tensioni sui vari condensatori saranno date da: Condensatori in serie: tensioni parziali V1 = Q C1 V2 = Q C2 Vn = Q Cn [C1.11] La tensione totale sarà pari alla somma di quelle parziali: VT = V1 + V2 + + Vn [C1.12] Gli n condensatori collegati in serie dello schema di figura C1.10 a saranno equivalenti a un solo condensatore di capacità Ceq (figura C1.10 b), avente la stessa carica Q e tensione pari a quella totale; per questo condensatore vale la legge: Condensatori in serie: tensione totale VT = Q Ceq [C1.13] 181 C1 • Reti capacitive a regime costante Sostituendo le espressioni [C1.11] e [C1.13] nella [C1.12] si ha: Q Q Q Q = + + ... + Ceq C1 C2 Cn e, quindi, semplificando Q: 1 1 1 1 = + + ... + Ceq C1 C2 Cn da cui si ottiene: Ceq = 1 1 1 1 + + ... + C1 C2 Cn [C1.14] Capacità equivalente di una serie di condensatori L’espressione [C1.14] permette di calcolare il valore della capacità equivalente di n condensatori in serie, note le capacità dei singoli condensatori. È facile notare che l’espressione è analoga a quella di n resistori in parallelo. Ciò consente di affermare che la capacità equivalente di una serie di condensatori ha valore inferiore a quello della capacità più piccola. Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole: • tutti i condensatori collegati in serie hanno carica elettrica uguale; • le tensioni sui condensatori in serie sono inversamente proporzionali alle rispettive capacità, come risulta evidente dalle relazioni [C1.11]; il condensatore con capacità minore assume la massima tensione e viceversa. Condensatori con capacità uguali Se tutti i condensatori in serie hanno la stessa capacità C, la formula [C1.14] diventa: 1 1 1 + + C C Ceq = 1 + C = 1 1 n C e, quindi: Ceq C = n [C1.15] Capacità equivalente di una serie di condensatori uguali La capacità equivalente è pari a quella dei vari condensatori divisa per il loro numero. Due condensatori in serie In questo caso si ha: Ceq = 1 1 = 1 1 C2 + C1 + C1 C2 C1C2 e, quindi: Ceq = C1C2 C1 + C2 [C1.16] Capacità equivalente di due condensatori in serie Modulo C • Reti elettriche capacitive 182 formula analoga a quella di due resistori in parallelo. Se C1 = C2 = C, dalla [C1.15] si ottiene: Ceq = C 2 ossia la capacità equivalente si dimezza. ESEMPIO 4 Tre condensatori, di capacità C1 = 10 μF, C2 = 5 μF e C3 = 20 μF, sono collegati in serie e sottoposti alla tensione VT = 15 V. Calcolare la capacità equivalente e le tensioni parziali. ■ Applicando la formula [C1.14] si ha: Ceq = 1 1 = = 2, 86 μF 1 1 1 1 1 1 + + + + C1 C2 C3 10 5 20 La carica Q, comune ai tre condensatori, è data da: Q = CeqVT = 2, 86 × 10 −6 × 15 = 42, 9 μC Con le espressioni [C1.11] si calcolano le tensioni sui tre condensatori: V1 = ESEMPIO 5 Q 42,9 × 10 −6 Q 42,9 × 10 −6 Q 42,9 × 10 −6 = = = 8,58 V V3 = = = 2,14 V −6 = 4,29 V V2 = −6 10 × 10 5 × 10 20 × 10 −6 C1 C2 C3 Calcolare quanti condensatori della stessa capacità C = 330 pF occorre collegare in serie per avere una capacità equivalente pari a 22 pF. ■ Dalla formula inversa della [C1.15] si ricava: n= + C1 C2 + – + – C 330 = = 15 Ceq 22 C1.5 Regola del partitore di tensione V1 V2 La regola del partitore di tensione capacitivo consente di calcolare le tensioni parziali sui singoli condensatori in serie, in funzione della tensione totale, senza dover ricorrere al calcolo della carica. Considerando il condensatore i-esimo della serie di figura C1.11, la carica è data da: Q = CiVi VT Ci + – Vi La stessa carica è pari a: Q = CeqVT e, quindi: Cn + – CiVi = CeqVT Vn da cui si ricava: – Figura C1.11 Regola del partitore dI tensione. Vi = VT Ceq Ci [C1.17] 183 C1 • Reti capacitive a regime costante Si può, quindi, affermare che: ÈÈnel collegamento in serie la tensione su ogni condensatore è pari alla tensione totale per il rapporto tra la capacità equivalente e quella del condensatore considerato. I condensatori in serie sono spesso usati come divisori di tensione capacitivi, utilizzati per ottenere una tensione d’uscita (tensione su uno o più condensatori della serie) minore di quella d’ingresso (tensione totale). Il rapporto Ceq /Ci rappresenta allora il fattore di riduzione, pari al rapporto Vout /Vin. Nel caso di n condensatori uguali in serie la [C1.17] diventa: C n =V C T nC C Vi = VT e, quindi: V Vi = T n [C1.18] Condensatori uguali in serie: tensione su un condensatore ossia su n condensatori uguali in serie la tensione totale si divide in n parti uguali. Nel caso di due condensatori, di capacità C1 e C2, l’applicazione della [C1.17] porta alle seguenti espressioni: C2 V1 = VT C1 + C2 Partitore di tensione capacitivo nel caso di due condensatori C1 V2 = VT C1 + C2 la cui dimostrazione si lascia per esercizio. Calcolare la tensione VAB per il circuito di figura C1.12. C1 + + A – + – VT + – C1 = 2,5 μF C2 C2 = 1 μF VAB C3 = 2 μF C4 = 10 μF C3 VT = 5 V + – – ESEMPIO C4 B ■ La Ceq della serie dei quattro condensatori è pari a: Ceq = 1 1 5 μF = = 0,5 1 1 1 1 1 1 1 1 + + + + + + C1 C2 C3 C4 2, 5 1 2 10 Figura C1.12 Esempio 6. 6 Modulo C • Reti elettriche capacitive 184 La tensione cercata è quella ai capi della serie C2-C3, la cui capacità equivalente è data da: C2 C 3 1× 2 = = 0, 667 μF C2 + C 3 1 + 2 C23 = Applicando la [C1.17] si ricava: VAB = VT Ceq C23 =5 0, 5 = 3, 75 V 0, 667 C1.6 Condensatori in parallelo Si considerino n condensatori di capacità C1, C2, …, Cn, collegati tra loro in parallelo, come mostrato nella figura C1.13, con i terminali omonimi (armature di tipo A e di tipo B) collegati tra loro. I A Figura C1.13 Collegamento in parallelo: ogni condensatore viene caricato da una diversa corrente. + I2 I1 R C1 B E I1 I A In C2 B A Cn B I2 In Durante il processo di carica, sul circuito esterno di ogni condensatore circolerà una diversa corrente (I1, I2, …, In); il generatore fornirà una corrente I, somma delle correnti parziali. Quando tutti i condensatori saranno carichi, la circolazione di corrente cesserà e ogni condensatore presenterà ai suoi capi una tensione pari alla f.e.m. del generatore, mentre le cariche saranno diverse, in quanto causate da differenti correnti (Q = I t, in generale); la situazione si presenterà come indicato nella figura C1.14 a. I=0 R Figura C1.14 a, b Condensatori in parallelo e circuito equivalente. R + V + Q1 + Q2 + Qn – C1 – C2 – Cn V + + QT – Ceq E E a) V1 = V 2 = . . . = V n = V = E b) La carica totale sarà data dalla somma aritmetica delle cariche parziali: QT = Q1 + Q2 + … + Qn e, quindi: Condensatori in parallelo: carica totale QT = C1V + C2V + … + CnV = ( C1 + C2 + … + Cn ) V [C1.19] 185 C1 • Reti capacitive a regime costante Il parallelo degli n condensatori sarà equivalente a un solo condensatore di capacità Ceq (figura C1.14 b), a patto che la carica totale e la tensione siano uguali. Per il condensatore equivalente si avrà: QT = CeqV [C1.20] Uguagliando i secondi membri delle espressioni [C1.19] e [C1.20] si ha: (C1 + C2 + … + Cn ) V = CeqV da cui si ricava: Ceq = C1 + C2 + … + Cn [C1.21] Capacità equivalente dei condensatori in parallelo Per il collegamento in parallelo la capacità equivalente è la somma aritmetica delle capacità dei singoli condensatori, analogamente al collegamento in serie dei resistori. Si può notare che la capacità equivalente è sempre maggiore della capacità più grande tra quelle dei singoli condensatori in parallelo. Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole: • tutti i condensatori collegati in parallelo hanno la stessa tensione; • le cariche sui vari condensatori in parallelo, date da Qi = Ci V, sono direttamente proporzionali alle rispettive capacità e quindi sul condensatore con capacità maggiore si accumulerà la maggiore carica elettrica e viceversa. Condensatori con capacità uguali Se tutti gli n condensatori in parallelo hanno la stessa capacità C, la formula [C1.21] diventa: Ceq = nC [C1.22] e quindi: Capacità equivalente di condensatori uguali in parallelo la capacità equivalente è pari alla capacità di un condensatore moltiplicata per il numero dei condensatori uguali in parallelo. Tre condensatori di capacità C1 = 47 pF, C2 = 10 pF e C3 = 0,001 nF sono collegati in parallelo e sottoposti alla tensione V = 10 V. Calcolare la capacità equivalente, la carica totale e quelle parziali. ■ Considerando che C3 = 0,001 nF = 1 pF, con l’applicazione della formula [C1.21] si ha: Ceq = C1 + C2 + C3 = 47 + 10 + 1 = 58 pF La carica totale è pari a: QT = CeqV = 58 × 10 −12 × 10 = 580 pC Le cariche parziali saranno date da: Q1 = C1V = 47 × 10 −12 × 10 = 470 pC Q2 = C2V = 10 × 10 −12 × 10 = 100 pC Q3 = C3V = 1 × 10 −12 × 10 = 10 pC ESEMPIO 7 Modulo C • Reti elettriche capacitive 186 C1.7 Regola del partitore di carica La regola del partitore di carica consente di calcolare le cariche parziali sui singoli condensatori in parallelo, in funzione della carica totale, senza dover ricorrere al calcolo della tensione. Considerando il condensatore i-esimo del parallelo di figura C1.15, la tensione è data da: Q V= i Ci + V Figura C1.15 Regola del partitore di carica. + C1 + C2 + Ci + Cn – Q1 – Q2 – Qi – Qn – La stessa tensione è pari a: V= QT Ceq e, quindi: Qi QT = Ci Ceq da cui si ricava: Partitore di carica per i condensatori in parallelo Qi = QT Ci Ceq [C1.23] Si può quindi affermare che: ÈÈnel collegamento in parallelo la carica su ogni condensatore è pari alla carica totale per il rapporto tra la capacità del condensatore considerato e quella totale. Nel caso di n condensatori in parallelo di uguale capacità, la [C1.23] diventa: Qi = QT C nC da cui si ricava: Partitore di carica nel caso di condensatori uguali in parallelo Qi = QT n [C1.24] ossia su condensatori in parallelo di uguale capacità la carica totale si divide in parti uguali. 187 C1 • Reti capacitive a regime costante Tre condensatori in parallelo, di capacità C1 = C, C2 = 2 C, C3 = 3 C sono collegati in parallelo e hanno carica totale QT = 600 μC. Calcolare le cariche parziali. ESEMPIO 8 ESEMPIO 9 ■ Essendo Ceq = C1 + C2 + C3 = C + 2 C + 3 C = 6 C, con l’applicazione della [C1.23] si ottiene: Q1 = QT C1 C = 600 = 100 μC Ceq 6C Q3 = QT Q2 = QT C2 2C = 600 = 200 μC Ceq 6C C3 3C = 600 = 300 μC Ceq 6C C1.8 Condensatori in serie-parallelo Per calcolare la capacità equivalente, le cariche e le tensioni parziali nel caso di reti capacitive dove sono presenti collegamenti di tipo serie e di tipo parallelo, basta applicare le regole viste nei paragrafi precedenti, come illustrato nell’esempio seguente. In generale, analogamente a come si opera nelle reti con resistori, si inizia a risolvere la rete partendo dai lati più lontani dal generatore che impone la tensione sui condensatori. Per la rete di figura C1.16 calcolare la capacità equivalente, la carica totale e le tensioni parziali. C1 A C4 B C1 = 10 pF C2 = 20 pF C2 + C3 = 40 pF C5 V C4 = 15 pF C5 = 25 pF C3 C6 = 50 pF V = 250 V H C6 ■ Riducendo le serie C2-C3 e C4-C5-C6 ai condensatori equivalenti si ottiene il circuito di figura C1.17 a, dove: C23 = C2 C 3 20 × 40 = = 13, 3 pF C2 + C3 20 + 40 C46 = 1 1 = = 7, 89 pF 1 1 1 1 1 1 + + + + C4 C5 C6 15 25 50 Sostituendo al parallelo C23-C46 la capacità equivalente: C26 = C23 + C46 = 13, 3 + 7, 89 = 21, 2 pF si ottiene lo schema di figura C1.17 b, per il quale è immediato il calcolo della capacità equivalente: CC 10 × 21, 2 Ceq = 1 26 = = 6, 79 pF C1 + C26 10 + 21, 2 Figura C1.16 Esempio 9. Modulo C • Reti elettriche capacitive 188 C1 A B + C23 V Figura C1.17 a, b Esempio 9. Schemi equivalenti. C1 A B + C46 V C26 H H b) a) La carica totale è data da: QT = Ceq V = 6,79 × 10 −12 × 250 = 1698 pC Applicando la regola del partitore di tensione allo schema di figura C1.17 b si ottiene: V1 = V C26 C1 21, 2 10 = 250 = 170 V VBH = V26 = V = 250 = 80 V C1 + C26 10 + 21, 2 C1 + C26 10 + 21, 2 Riapplicando tale regola tra i nodi B e H (figura C1.16) si calcolano le tensioni parziali sugli altri condensatori: V2 = VBH C3 C2 40 20 = 80 = 53, 3 V V3 = VBH = 80 = 26, 7 V C2 + C 3 20 + 40 C2 + C 3 20 + 40 V4 = VBH C46 7, 89 = 80 = 42,1 V C4 15 V6 = VBH V5 = VBH C46 7, 89 = 80 = 25, 3 V C5 25 C46 7, 89 = 80 = 12, 6 V C6 50 Per stabilire le polarità dei vari condensatori basta tener presente che tutte le armature dirette verso il punto A (punto della rete di polarità positiva a potenziale maggiore) si caricheranno positivamente e le altre negativamente, come evidenziato sullo schema di figura C1.18. C1 A + B – + + Figura C1.18 Esempio 9. Indicazione delle polarità delle tensioni parziali. – C2 – V C4 + + + – C3 – C5 + – H C6 C1.9 Collegamento a stella e a triangolo I condensatori C1, C2 e C3 di figura C1.19 a sono collegati a stella, in quanto hanno un terminale in comune e gli altri connessi a tre diversi punti della rete. Nella figura C1.19 b è invece rappresentato il collegamento a triangolo: i tre condensatori costituiscono un circuito chiuso, collegato in tre punti diversi al resto della rete. 189 C1 • Reti capacitive a regime costante 1 1 C31 C1 C3 C12 Figura C1.19 a, b Condensatori a stella (a) e a triangolo (b). C2 3 3 2 a) 2 C23 b) Per ricavare le formule di conversione da un collegamento all’altro si segue un metodo analogo a quello usato per i resistori: considerando coppie omonime di morsetti si uguagliano le capacità viste da ogni coppia per i due collegamenti, ottenendo: • morsetti 1-2: nella stella i condensatori C1 e C2 sono in serie e C3 risulta scollegato; nel triangolo il condensatore C12 è in parallelo alla serie C23-C31; si ha pertanto: C C C1C2 = C12 + 23 31 C23 + C31 C1 + C2 • morsetti 2-3: nella stella i condensatori C2 e C3 sono in serie e C1 risulta scollegato; nel triangolo il condensatore C23 è in parallelo alla serie C31-C12; si ha pertanto: C C C2 C 3 = C23 + 31 12 C31 + C12 C2 + C 3 • morsetti 3-1: nella stella i condensatori C3 e C1 sono in serie e C2 risulta scollegato; nel triangolo il condensatore C31 è in parallelo alla serie C12-C23; si ha pertanto: C C C3C1 = C31 + 12 23 C12 + C23 C3 + C1 Considerando note le capacità della stella e risolvendo il sistema in cui sono incognite le capacità del triangolo, si ottengono le formule della trasformazione da stella a triangolo: ⎧ C1C2 ⎪C12 = C + C + C 1 2 3 ⎪ ⎪ C2 C 3 ⎨C23 = C1 + C2 + C3 ⎪ ⎪ C3C1 ⎪C31 = C1 + C2 + C3 ⎩ [C1.25] Se, invece, sono note le capacità del triangolo e si risolve il sistema considerando come incognite quelle della stella, si ottengono le formule della trasformazione da triangolo a stella: Formule per il calcolo delle capacità del triangolo Modulo C • Reti elettriche capacitive 190 ⎧ C12 C23 + C23C31 + C31C12 ⎪C1 = C23 ⎪ ⎪ C12 C23 + C23C31 + C31C12 ⎨C 2 = C31 ⎪ ⎪ C12 C23 + C23C31 + C31C12 ⎪C3 = C12 ⎩ Formule per il calcolo delle capacitˆ della stella [C1.26] Caso dei condensatori di uguale capacitˆ In questo caso, indicando con CY la capacità dei condensatori a stella e con CD quella dei condensatori a triangolo, dall’applicazione di una qualsiasi delle espressioni [C1.25] si ricava: CD = Condensatori uguali: capacitˆ di un lato del triangolo CY CY C2 = Y CY + CY + CY 3 CY da cui: CD = CY 3 [C1.27] mentre da una qualsiasi delle espressioni [C1.26] si ha: CY = Condensatori uguali: capacitˆ di un lato della stella C D C D + C D C D + C D C D 3 C D2 = CD CD e, quindi: CY = 3 C D [C1.28] che è esattamente la formula inversa della [C1.27]. Le formule [C1.27] e [C1.28] mostrano che i collegamenti sono equivalenti se i condensatori connessi a stella hanno capacità tripla rispetto a quelli collegati a triangolo. ESEMPIO 10 Calcolare la capacità equivalente tra i morsetti A-F e la carica totale della rete di figura C1.20. A C1 C1 = 10 pF B C2 = C4 = 2 pF C2 V C3 C4 C C5 C3 = C5 = 3 pF C6 = C7 = 5 pF D C6 V = 50 V Figura C1.20 Esempio 10. F E C7 ■ Nello schema si possono individuare due collegamenti a triangolo (C2-C3-C4 e C4-C5-serie C67) e due a stella (C2-C4-C5 e C3-C4-serie C67), per cui il calcolo della capacità equivalente può essere condotto in vari modi. 191 C1 • Reti capacitive a regime costante C1 A C1 A B B CB CB V G CC V G C5C CD C D C5 F C67D b) E C6 Figura C1.21 a, b Esempio 10. Trasformazione del circuito di figura C1.20. a) F E C7 Trasformando il triangolo C2-C3-C4 nella stella equivalente, si ottiene lo schema di figura C1.21 a. Per applicare le espressioni [C1.26] si calcola il numeratore comune N delle stesse, pari alla somma dei prodotti delle varie coppie di capacità: N = C2 C3 + C3C4 + C2 C4 = 2 × 3 + 3 × 2 + 2 × 2 = 16 ( pF ) 2 Al denominatore di ognuna delle [C1.26] compare la capacità del lato del triangolo opposto al nodo a cui converge il corrispondente condensatore della stella equivalente e, quindi, si ha: CB = N 16 N 16 N 16 = = 8 pF CC = = = 5, 33 pF C D = = = 8 pF 2 3 2 C4 C3 C2 Riducendo i collegamenti in serie presenti nello schema di figura C1.21 a si ottiene quello di figura C1.21 b, dove: C 5 CC 3 × 5, 33 1 1 = = 1, 92 pF C67 D = C5 C = = = 1, 9 pF 1 1 1 1 1 1 C5 + CC 3 + 5, 33 + + + + 8 5 5 C D C6 C 7 I condensatori di capacità C1, CB e CGE (parallelo tra C5C e C67D) sono in serie, quindi si ha: CGE = C5 C + C67 D = 1, 92 + 1, 9 = 3, 82 pF Ceq = 1 1 = = 2, 05 pF 1 1 1 1 1 1 + + + + C1 C B CGE 10 8 3, 82 La carica totale è data da: QT = CeqV = 2, 05 × 10 −12 × 50 = 102, 5 pC C1.10 Risoluzione delle reti capacitive a regime costante Il comportamento a regime di una rete capacitiva può essere studiato tenendo presente che, dopo il periodo transitorio durante il quale i vari condensatori si caricano, nella rete avvengono i seguenti fenomeni: Modulo C • Reti elettriche capacitive 192 • • • • ogni condensatore rimane carico, con un valore di tensione ai capi dipendente da come si ripartiscono le tensioni imposte dai bipoli attivi presenti nella rete; le correnti nei lati contenenti condensatori sono nulle, in quanto, esaurito il transitorio di carica, non vi è più flusso di cariche elettriche tra i vari condensatori e tra questi e i generatori; i generatori, essendo nulle le correnti, funzioneranno a vuoto, a meno che non vi siano dei circuiti chiusi oltre quelli costituiti dai condensatori; sulle armature di ogni condensatore di capacità Ci si stabilirà una carica elettrica Qi = CiVi dipendente dalla tensione, positiva sull’armatura a potenziale elettrico maggiore e negativa sull’altra. Esiste un’analogia tra le reti resistive e quelle capacitive; se si considerano le equazioni: I = GV e Q = CV si nota che esse sono formalmente identiche se si rispettano le seguenti corrispondenze: Analogia tra reti resistive e capacitive corrente ⇔ carica I⇔Q conduttanza ⇔ capacità G⇔C tensione ⇔ tensione V⇔V Essendo G = 1/R si avrà anche la corrispondenza R ⇔ 1/C, dove la grandezza 1/C (reciproca della capacità) è chiamata, in alcuni testi, elastanza. Risolvere una rete capacitiva a regime costante significa, in generale, calcolare le cariche parziali Qi, una per ogni lato della rete. Dato che ogni lato può comprendere solo condensatori in serie (un parallelo di n condensatori corrisponde a n lati), aventi la stessa carica, le cariche incognite sono, in ogni caso, pari al numero dei lati. Note le cariche si calcolano le tensioni, con le espressioni Vi = Qi/Ci . È valido anche il procedimento inverso: si risolve la rete calcolando le tensioni e da queste si risale alle cariche, con le relazioni Qi = Ci Vi. Per far questo occorre, però, ridurre gli eventuali condensatori in serie sui lati a quello equivalente, in modo da avere sempre un numero di tensioni incognite pari a quello dei lati della rete. Note le tensioni totali dei lati è facile risalire a quelle parziali della serie, mediante la regola del partitore di tensione. I metodi di risoluzione delle reti capacitive sono sostanzialmente gli stessi usati per quelle resistive, ove si tenga conto dell’analogia illustrata in precedenza. I seguenti esempi mostreranno l’applicazione dei metodi maggiormente usati. ESEMPIO 11 Teorema di Millmann Calcolare le tensioni e le cariche di ogni condensatore della rete di figura C1.22. C2 C5 A 80 V + C1 + 40 V C3 C1 = C2 = 5 nF C3 = C4 = 10 nF C4 Figura C1.22 Esempio 11. B C5 = 8 nF 193 C1 • Reti capacitive a regime costante C12 C5 A + + E1 C34 E2 Figura C1.23 Esempio 11. Circuito equivalente. B ■ Riducendo i condensatori in parallelo C1-C2 e quelli in serie C3-C4 e inserendo i generatori di tensione con f.e.m. E1 = 80 V ed E2 = 40 V, per tener conto delle tensioni applicate tra i due estremi della rete e massa, si ottiene lo schema di figura C1.23, dove: C3 C4 10 = = = 5 nF 2 2 2 Il teorema di Millmann si applica alle reti resistive senza bipoli attivi di corrente nella forma: C12 = C1 + C2 = 5 + 5 = 10 nF C34 = n VAB = ∑ Ei Gi i =1 n ∑ Gi i =1 Per l’analogia conduttanza ⇔ capacità, nel caso delle reti capacitive esso assumerà invece la seguente forma: n VAB = ∑ Ei Ci i =1 n ∑ Ci [C1.29] i =1 dove nella sommatoria al numeratore si deve tener conto delle polarità delle varie f.e.m. rispetto al nodo A. Nel caso in esame, con l’applicazione della [C1.29] si ricava: VAB = E1C12 + E2 C5 80 × 10 + 40 × 8 = = 488, 7 V 10 + 5 + 8 C12 + C34 + C5 Essendo C3 = C4 si avrà: V3 = V4 = VAB 48, 7 = = 24, 35 V 2 2 con polarità positiva verso il nodo A. Poiché VAB < E1, per il lato di sinistra si avrà: VAB = E1 − V12 V12 = E1 − VAB = 80 − 48, 7 = 31, 3 V con polarità opposta a E1 (negativa verso il nodo A). Il collegamento in parallelo tra C1 e C2 fa sì che sia: V1 = V2 = V12 = 31, 3 V Poiché VAB > E2, per il lato di destra si ha: VAB = V5 + E2 V5 = VAB − E2 = 48, 7 − 40 = 8, 7 V con polarità uguale a E2 (positiva verso il nodo A). Teorema di Millmann per le reti capacitive Modulo C • Reti elettriche capacitive 194 Note le tensioni, il calcolo delle cariche è immediato: ESEMPIO Q1 = C1V1 = 5 × 10 −9 × 31, 3 = 156, 5 nC Q2 = C2V2 = 5 × 10 −9 × 31, 3 = 156, 5 nC Q3 = Q4 = C3V3 = 10 × 10 −9 × 24, 35 = 243, 5 nC Q5 = C5V5 = 8 × 10 −9 × 8, 7 = 69, 6 nC Sovrapposizione degli effetti 12 Ripetere l’esempio 11 applicando il principio di sovrapposizione degli effetti. ■ L’applicazione della sovrapposizione degli effetti si svolge come per le reti resistive, facendo agire separatamente i generatori. Gli schemi per il calcolo dei contributi di ogni generatore sono rappresentati nella figura C1.24 a e b. C2 C2 + – + – – + – + C5 C1 + E1 = 80 V A + C5 – A C1 + + C3 – + – + C4 – – – B + + C3 E2 C4 B Figura C1.24 a, b Esempio 12. a) b) Il circuito di figura C1.24 a si può risolvere applicando ancora il teorema di Millmann; si ha: VAB ′ = V3′ = V4′ = E1C12 80 × 10 = = 34, 8 V V5′ = VAB ′ = 34, 8 V C12 + C34 + C5 10 + 5 + 8 VAB 34, 8 ′ = = 17, 4 V V1′ = V2′ = E1 − VAB ′ = 80 − 34, 8 = 45, 2 V 2 2 Con l’applicazione del teorema di Millmann si risolve anche il circuito di figura C1.24 b: VAB ′′ = E2 C 5 40 × 8 = = 13, 9 V C12 + C34 + C5 10 + 5 + 8 V3′′= V4′′= VAB ′′ 13, 9 = = 6, 95 V 2 2 V1′′= V2′′= VAB ′′ = 13, 9 V V5′′= E2 − VAB ′′ = 40 − 13, 9 = 26,1 V Nel sommare i contributi dei due generatori occorre tener conto dei relativi segni. Nel caso in esame si ha: V1 = V1′ − V1′′= 45, 2 − 13, 9 = 31, 3 V V3 = V3′ + V3′′= 17, 4 + 6, 95 = 24, 35 V V2 = V2′ − V2′′= 45, 2 − 13, 9 = 31, 3 V V4 = V4′ + V4′′= 17, 4 + 6, 95 = 24, 35 V V5 = V5′ − V5′′= 34, 8 − 26,1 = 8, 7 V Il calcolo delle cariche si effettua come per l’esempio 11. 195 C1 • Reti capacitive a regime costante Principi di Kirchhoff ESEMPIO 13 Calcolare le cariche e le tensioni di ogni condensatore della rete di figura C1.25. ■ Per applicare i principi di Kirchhoff è opportuno che la rete venga ridotta a quella equivalente, contenente un solo condensatore per lato (figura C1.26). Eseguendo le riduzioni si ha: C4 A B C5 C1 C6 E1 = E2 = 200 V C2 C + C3 + E2 E1 C1 = 10 pF C2 = 20 pF C3 = 30 pF C4 = 60 pF C5 = 20 pF C6 = 30 pF Figura C1.25 Esempio 13. D A V1 – + + C1 α + V23 – V46 C23 β E1 – + C46 + E2 Figura C1.26 Esempio 13. Schema equivalente, con l’indicazione della polarità. D C23 = C2 C 3 20 × 30 = = 12 pF C2 + C3 20 + 30 C46 = C4 ( C5 + C6 ) 60 ( 20 + 30 ) = = 27, 3 pF C4 + C5 + C6 60 + 20 + 30 Se si tiene conto dell’equivalenza corrente ⇔ carica, il primo principio di Kirchhoff per le reti capacitive si può formulare nel seguente modo: la somma algebrica delle cariche sulle armature collegate a un nodo deve essere nulla. Il secondo principio rimane lo stesso e può essere formulato come segue: la somma algebrica delle tensioni lungo una maglia deve essere nulla. Per applicare questo metodo si fissano arbitrariamente le polarità dei vari condensatori e il verso di percorrenza delle maglie, si scrivono n – 1 equazioni ai nodi e l – n + 1 equazioni alle maglie e si risolve il relativo sistema. Facendo riferimento allo schema di figura C1.26 si ha: nodo A: − Q1 + Q23 − Q46 = 0 maglia α : +V23 − E1 + V1 = 0 maglia β : − V46 + E2 − V23 = 0 −C1V1 + C23V23 − C46V46 = 0 Sostituendo i valori noti si ottiene il sistema: ⎧−10 V1 + 12 V23 − 27, 3 V46 = 0 ⎪ ⎨V23 − 200 + V1 = 0 ⎪−V + 200 − V = 0 23 ⎩ 46 I risultati sono i seguenti (si omettono, per brevità, i passaggi matematici): V1 = 48, 7 V V23 = 151, 3 V V46 = 48, 7 V Principi di Kirchhoff per le reti capacitive Modulo C • Reti elettriche capacitive 196 a cui corrispondono le cariche: Q1 = C1V1 = 10 × 48, 7 = 487 pC Q23 = C23V23 = 12 × 151, 3 = 1816 pC Q46 = C46V46 = 27, 3 × 48, 7 = 1330 pC Essendo C2 e C3 collegati in serie si avrà: Q2 = Q3 = Q23 = 1816 pC e, quindi: V2 = Q2 1816 = = 90, 8 V 20 C2 V3 = Q3 1816 = = 60, 5 V 30 C3 Anche C4 e C56 sono collegati in serie, per cui: Q4 = Q56 = Q46 = 1330 pC V4 = Q4 1330 = = 22, 2 V 60 C4 V5 = V6 = V46 − V4 = 48, 7 − 22, 2 = 26, 5 V Q5 = C5V5 = 20 × 26, 5 = 530 pC ESEMPIO 14 Q6 = C6V6 = 30 × 26, 5 = 795 pC Nel circuito di figura C1.27 calcolare il valore della capacità C1, in modo che la tensione di uscita sia Vu = 50 V. C1 R1 A I + Vi = 200 V C2 R2 Vi Vu C3 Figura C1.27 Esempio 14. R1 = 60 Ω R2 = 90 Ω C2 = C3 = 8 μF B ■ A regime, con i condensatori carichi, la corrente circola solo nella maglia contenente R1 e R2, tra loro in serie. La parte capacitiva della rete sarà quindi soggetta a una tensione pari alla c.d.t. su R2, uguale a: VAB = Vi R2 90 = 200 = 120 V R1 + R2 60 + 90 La tensione Vu è legata alla VAB dalla relazione: Vu = VAB C1 C1 + C23 dove: C23 = C2 C 3 8 = = = 4 μF 2 2 2 Sostituendo i valori noti e risolvendo l’equazione, si calcola il valore della capacità C1: 50 = 120 C1 C1 + 4 50(C1 + 4) = 120 C1 C1 = 50 C1 + 200 = 120 C1 200 = 2,86 μF 70 200 = 70 C1 Esercizi di verifica Esercizio 1 Un condensatore piano, con dielettrico avente εr = 5,5, ha le armature di area 0,04 m2 e distanti tra loro 3 mm. Il condensatore è stato caricato con Q = 0,2 μC. Calcolare la capacità del condensatore, la tensione ai capi, l’energia elettrostatica immagazzinata, l’intensità del campo elettrico interno, la tensione massima sopportabile dal dielettrico se la sua rigidità dielettrica è di 25 kV/mm. [Risultati: C = 0,649 nF; V= 308 V; W = 30,8 μJ; E = 102,7 kV/m; VM = 75 kV] Esercizio 2 Risolvere la rete dell’esempio 10 trasformando nel triangolo equivalente la stella C2-C4-C5. [Risultati: si rimanda all’esempio 10] Esercizio 3 Data la rete capacitiva di figura C1.28, calcolare la capacità vista tra i punti A e H, la carica del condensatore equivalente, le cariche e le tensioni dei vari condensatori. 100 V + C1 A Figura C1.28 Esercizio 3. C1 = C2 = C3 = C4 = C5 = C6 = 10 pF B C2 C4 C3 C5 C6 H [Risultati: Ceq = 5,39 pF; QT = 539 pC; V1 = 53,9 V; V2 = 23,1 V; V3 = 23,1 V; V4 = 30,8 V; V5 = 15,4 V; V6 = 15,4 V; Q1 = 539 pC; Q2 = 231 pC; Q3 = 231 pC; Q4 = 308 pC; Q5 = 154 pC; Q6 = 154 pC] Esercizio 4 Per il circuito di figura C1.29 calcolare il valore della capacità C3 per il quale si ha VAB = – 50 V; calcolare inoltre le tensioni e le energie elettrostatiche dei vari condensatori. C1 C3 A B + E C2 C4 E = 250 V R=5Ω C1 = 2 μF C2 = 4 μF C4 = 0,5 μF R Figura C1.29 Esercizio 4. [Risultati: C3 = 0,571 μμF; V1 = 166,7 V; V2 = 83,3 V; V3 = 116,7 V; V4 = 133,3 V; W1 = 27,8 mJ; W2 = 13,9 mJ; W3 = 3,89 m J; W4 = 4,44 mJ] 197 Esercitazioni C1 • Reti capacitive a regime costante Modulo C • Reti elettriche capacitive 198 Esercitazioni Esercizio 5 Della rete capacitiva di figura C1.30 calcolare la capacità e la carica del condensatore equivalente, l’energia elettrostatica totale e la d.d.p. tra i punti A e B. C5 C6 C3 C4 C1 Figura C1.30 Esercizio 5. B C7 C1 = 20 nF C2 = 40 nF C3 = C4 = 50 nF C5 = 15 nF C6 = 25 nF C7 = 8 nF V = 150 V C2 A V + – [Risultati: Ceq = 19,8 nF; QT = 2973 nC; WT = 223 μμ J; VAB = − 71,7 V] Esercizio 6 Mediante l’applicazione del teorema di Millmann risolvere la rete di figura C1.31, calcolando le tensioni e le cariche dei vari condensatori. + 150 V C3 C4 A B C2 C5 C1 Figura C1.31 Esercizio 6. C6 C1 = 10 pF C2 = 20 pF C3 = 15 pF C4 = 10 pF C5 = 12 pF C6 = 8 pF H [Risultati: V1 = 52,9 V; V2 = 26,5 V; V3 = 70,6 V; V4 = 52,9 V; V5 = 26,5 V; V6 = 26,5 V; Q1 = 529 pC; Q2 = 529 pC; Q3 = 1059 pC; Q4 = 529 pC; Q5 = 318 pC; Q6 = 212 pC] Esercizio 7 Risolvere la rete di figura C1.32, calcolando le cariche dei vari condensatori mediante i seguenti metodi: principi di Kirchhoff, sovrapposizione degli effetti, teorema di Millmann. C1 C3 C4 E2 C2 Figura C1.32 Esercizio 7. E1 C2 = 30 pF C3 = 20 pF C4 = 40 pF C5 = 50 pF + + C1 = 10 pF C5 E1 = 100 V E2 = 80 V [Risultati: Q1 = 0,128 nC; Q2 = 0,128 nC; Q3 = 1,66 nC; Q4 = 3,32 nC; Q5 = 4,85 nC] Esercizio 8 Calcolare la capacità equivalente, la carica e l’energia totali del circuito capacitivo di figura C1.33. B C1 V = 200 V C4 C6 A + C1 = 30 μ F C3 = 60 μ F D C2 C4 = C5 = C6 = 10 μ F C5 V C3 C2 = 90 μ F E Figura C1.33 Esercizio 8. [Risultati: Ceq = 13,04 μμ F; QT = 2,608 mC; WT = 0,2608 J] Esercizio 9 Per il circuito di figura C1.34 calcolare il valore che deve assumere la f.e.m. E del generatore, in modo che si abbia, a regime, VAB = 70 V. C1 R = 1,2 kΩ A + E C2 C1 = 50 μF C2 = 20 μF C3 = 40 μF C4 = 80 μF C4 C3 R B Figura C1.34 Esercizio 9. [Risultato: E = 200 V] Esercitazioni 199 C1 • Reti capacitive a regime costante Modulo C • Reti elettriche capacitive 200 Esercitazioni Esercizio 10 Per la rete di figura C1.35 calcolare, a regime: la tensione VAB, la capacità equivalente, la tensione d’uscita Vu, le tensioni e le energie di tutti i condensatori, la carica e l’energia elettrostatica totali. A C1 C2 C3 R1 Vu R2 + C4 E1 Figura C1.35 Esercizio 10. B C5 E1 = 120 V R1 = 0,5 k Ω R2 = 0,7 k Ω C1 = 20 μ F C2 = 10 μ F C3 = 10 μ F C4 = 50 μ F C5 = 20 μ F [Risultati: VAB = 70 V; Ceq = 5,88 μμ F; Vu = 28,8 V; V1 = 20,6 V; V2 = 20,6 V; V3 = 20,6 V; V4 = 8,2 V; V5 = 20,6 V; W1 = 4,24 mJ; W2 = 2,12 mJ; W3 = 2,12 mJ; W4 = 1,68 mJ; W5 = 4,24 mJ; QT = 412 μμ C; WT = 14,4 mJ] Test di verifica Quesiti a risposta aperta 1. Definire la capacità di un condensatore elettrico. 2. In quali modi si può calcolare l’energia elettrostatica di un condensatore? 3. Ricavare la formula della capacità equivalente per il collegamento in serie dei condensatori. 4. Tra due condensatori in serie, uno di capacità doppia dell’altro, come si ripartisce la tensione? 5. Ricavare la formula della capacità equivalente per il collegamento in parallelo dei condensatori. 6. Per quale ragione, tra due condensatori in parallelo, quello di capacità maggiore è interessato da una maggiore carica elettrica? 7. Dimostrare che l’energia elettrostatica accumulata in un condensatore piano è direttamente proporzionale al volume del dielettrico interposto tra le armature. 8. Spiegare l’analogia tra reti resistive e reti capacitive. 9. Nel caso delle reti capacitive in quale modo si applicano i due principi di Kirchhoff? C1 • Reti capacitive a regime costante 201 Esercitazioni Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte, senza risolvere i circuiti. 1. Per il circuito di figura C1.36 la capacità equivalente vale: a 3C b C/3 c 2 C/3 d 3 C/2 2. Per il circuito di figura C1.36 la tensione d’uscita Vu vale: a V/2 b V c V/4 d V/3 C C 2 V C 2 Vu Figura C1.36 C 3. Per il circuito di figura C1.37 la capacità equivalente vale: a 2 C/3 b 3 C/2 c C/3 d 3C 4. Per il circuito di figura C1.37 la tensione d’uscita Vu vale: a V/2 b V c V/3 d (3/4) V 2C V C C 2C Vu Figura C1.37 5. Per il circuito di figura C1.38 la tensione d’uscita vale: a 50 V b 100 V c 25 V d 75 V 6. Per il circuito di figura C1.38 la capacità equivalente vale: a 10 pF b 5 pF 100 V + 10 pF c 2,5 pF d 0,5 pF 10 pF Vu 10 pF 10 pF Figura C1.38 Modulo C • Reti elettriche capacitive 202 Esercitazioni 7. Per il circuito di figura C1.39 la tensione sul condensatore, a regime, vale: a 15 V I b 25 V + c 0 50 V d 50 V C VC 2,5 kΩ 2,5 kΩ Figura C1.39 8. Per il circuito di figura C1.39 la corrente I, a regime, vale: a 0 b 10 A c 5 mA d 10 mA 9. Per il circuito di figura C1.40 la tensione V1, a regime, vale: a 0 b 25 V c 50 V d 100 V 10. Per il circuito di figura C1.40 la tensione V2 a regime, vale: a 0 V1 V2 b 25 V c 50 V d 100 V 5 μF + 100 V 10 μF 2 kΩ Figura C1.40 C2 203 Fenomeni transitori nei circuiti capacitivi Si esaminerà, in questa unità, il comportamento di un circuito capacitivo durante l’intervallo di tempo in cui il condensatore scambia energia elettrica con il resto del circuito a cui è collegato. Durante questo tempo la carica elettrica sulle armature del condensatore varia: quando essa aumenta si parla di transitorio di carica, in caso contrario di transitorio di scarica. Il termine “transitorio” indica che il fenomeno non è permanente, ma temporaneo e, quindi, cessa dopo un certo tempo. Questo avviene nelle reti in cui sono presenti generatori elettrici di tipo continuo, che impongono tensioni costanti nel tempo: quando i condensatori sono completamente carichi, le d.d.p. ai loro capi raggiungono i valori imposti dal regime di funzionamento del circuito e la circolazione di corrente nei lati capacitivi della rete cessa. Così non avviene con generatori in corrente alternata. C2.1 Transitorio di carica di un condensatore Si consideri (figura C2.1) un circuito formato da un generatore di tensione continua, di f.e.m. E., collegato a un condensatore di capacità C, supposto inizialmente scarico; un interruttore permette di collegare il condensatore al generatore. Il resistore R rappresenta la resistenza complessiva di tutto il circuito. + E C R Alla chiusura dell’interruttore (figura C2.2 a) inizia il processo di carica del condensatore e una corrente i fluisce nel circuito esterno; sul condensatore inizia ad accumularsi una carica elettrica q e tra le armature comincia a manifestarsi una tensione vc che agisce in opposizione alla f.e.m. E e, quindi, si oppone anche alla corrente di carica. Quando il condensatore sarà completamente carico (figura C2.2 b), la tensione sullo stesso sarà pari alla E, la corrente si annullerà e il condensatore avrà accumulato la carica finale Q = CE. Figura C2.1 Il condensatore, staccato dal generatore, è inizialmente scarico (V0 = 0). Modulo C • Reti elettriche capacitive 204 If = 0 + i + E E +q C –q vc Vf = E R R Figura C2.2 a, b Carica del condensatore. +Q C –Q a) Durante la fase di carica la corrente i circola nel circuito esterno; vc e q aumentano. b) Alla fine della fase di carica la corrente è nulla e la tensione assume il valore finale. Per studiare quello che avviene durante il periodo di carica, si consideri l’equazione di Kirchhoff alla maglia, per il circuito di figura C2.2 a: − E + vc + Ri = 0 [C2.1] da cui si ricava la corrente di carica: Corrente di carica di un condensatore i= E − vc R [C2.2] L’esame della relazione [C2.2] consente di fare un’importante osservazione: all’aumentare della tensione vc, essendo E costante, il numeratore della [C2.2] diminuisce e, quindi, diminuisce anche la corrente; pertanto la carica di un condensatore avviene con corrente variabile nel tempo e man mano decrescente. Dato che, in realtà, sono gli elettroni che si spostano da un’armatura all’altra, con verso opposto alla corrente, si può dire che il flusso di elettroni durante il processo di carica diventa sempre meno intenso. Si consideri ora un intervallo di tempo Δt, scelto sufficientemente piccolo da poter ritenere costante la corrente per tutto l’intervallo (è, ovviamente, un’approssimazione, dato che la corrente varia nel tempo); in tale intervallo vi sarà una variazione di carica elettrica Δq sulle armature del condensatore, legata alla corrente dalla relazione: Δq = i Δt La variazione di carica comporterà una variazione della tensione sul condensatore, data da: Δvc = Δq i Δt = C C [C2.3] Anche l’esame della [C2.3] consente di fare un’importante osservazione: supponendo di dividere la durata del fenomeno di carica in tanti intervalli di tempo uguali tra loro, nella [C2.3] il rapporto Δt/C rimane costante e, quindi, al diminuire della corrente, si riducono anche le variazioni della tensione; si deduce pertanto che la carica del condensatore avviene con variazioni sempre minori della tensione ai suoi capi, ossia la tensione sul condensatore andrà man mano aumentando, ma con incrementi sempre più piccoli. Dato che la corrente tende a zero quando nella [C2.2] vc tende ad E, anche la Δvc tenderà a zero e la tensione vc tenderà a un valore costante, dato appunto dalla f.e.m. E. 205 C2 • Fenomeni transitori nei circuiti capacitivi Per trovare la funzione matematica vc = f (t) che descrive la legge di variazione della tensione, occorre risolvere l’equazione che si ottiene dalla [C2.1] sostituendo in essa l’espressione di i ricavata dalla [C2.3]; si ha: i=C − E + vc + RC Δvc Δt Δvc =0 Δt [C2.4] Equazione tipica della carica Nell’equazione [C2.4] compaiono gli incrementi finiti delle grandezze vc e t, ossia variazioni piccole quanto si vuole, ma di valore ben definito (per esempio, nel caso di Δt, un decimo di secondo, un centesimo di secondo, un millesimo di secondo ecc.); per applicare i metodi dell’analisi matematica si devono considerare, invece, gli intervalli infinitesimi dt e dvc, a cui non si possono attribuire dei valori. Procedendo in questo modo, l’equazione [C2.4] diventa: − E + vc + RC dvc =0 dt [C2.5] Equazione differenziale della carica espressione che si chiama equazione differenziale, la cui soluzione esula dai limiti del testo. Ritornando alle considerazioni fatte prima, si può comunque affermare che la curva che descrive l’andamento della tensione vc nel tempo dovrà possedere i seguenti requisiti: • • • • valore iniziale nullo (condensatore inizialmente scarico); andamento crescente nel tempo (la tensione sul condensatore aumenta al procedere della carica); incrementi della tensione man mano più piccoli; tendenza a raggiungere un valore finale ben definito (la tensione sul condensatore non aumenta fino all’infinito, ma tende al valore E). La legge matematica che soddisfa le condizioni indicate e che è soluzione dell’equazione differenziale [C2.5] è la curva esponenziale crescente di figura C2.3; essa rappresenta la curva di carica del condensatore collegato a un generatore di tensione costante e corrisponde alla funzione: t ⎛ − ⎞ vc = V f ⎜ 1 − e τ ⎟ ⎝ ⎠ [C2.6] Tensione sul condensatore in funzione del tempo vc Vf O t Figura C2.3 Carica del condensatore: andamento esponenziale della tensione vc. Modulo C • Reti elettriche capacitive 206 dove Vf = E è la tensione finale e τ è la costante di tempo del sistema, da cui dipende la durata del fenomeno di carica. L’analisi del grafico di figura C2.3 mostra che, in teoria, il processo di carica di un condensatore, come tutti i processi che avvengono in maniera esponenziale, dura per un tempo infinito, dato che la tensione vc si avvicina sempre più a quella finale, senza tuttavia mai raggiungerla (in matematica si dice che tende asintoticamente). In pratica, il processo di carica si considera concluso quando la tensione effettiva si discosta da quella teorica finale di uno scarto percentuale prefissato. Normalmente si considera uno scarto dell’1% e il tempo corrispondente viene detto tempo di assestamento (in questo caso all’1%). Da quanto riportato nella scheda PRE-2 si ha: Ta = 4, 6 τ [C2.7] espressione che giustifica l’affermazione qualitativa che considera concluso il fenomeno di carica dopo 4÷5 volte la costante di tempo. Il ruolo della costante di tempo è fondamentale in questi processi: la durata del transitorio di carica è direttamente proporzionale alla costante di tempo del circuito di carica, aumentando con il suo valore. Per quanto riguarda l’andamento della corrente si può dire che: • nell’istante iniziale del processo di carica, essendo ancora vc = 0, la corrente nel circuito assume il valore massimo; ponendo vc = 0 nella [C2.2] si ricava il valore iniziale della corrente: Corrente iniziale di carica I0 = • • E R [C2.8] all’aumentare della tensione sul condensatore la corrente diminuisce; quando il processo di carica è concluso, la corrente è nulla (If = 0); in teoria, dato che la tensione non arriva mai al valore finale, anche la corrente non arriverà mai a zero. La funzione che descrive l’andamento nel tempo della corrente è ancora di tipo esponenziale, ma decrescente, data da: Corrente di carica in funzione del tempo i = I0 e − t τ [C2.9] il cui grafico è rappresentato nella figura C2.4. i Figura C2.4 Carica del condensatore: andamento esponenziale della corrente i. I0 O t C2 • Fenomeni transitori nei circuiti capacitivi 207 Espressione della costante di tempo È possibile ricavare l’espressione della costante di tempo del circuito R-C partendo dalla seguente definizione: la costante di tempo è pari al tempo necessario per caricare il condensatore alla tensione E del generatore, supponendo che la carica avvenga con corrente costante, pari a quella iniziale. In questo caso la carica finale, data dal prodotto Q = CE, sarà anche pari a Q = I0τ, dove I0 = E/R; uguagliando i secondi membri si avrà: CE = E τ R da cui: τ = RC [C2.10] Costante di tempo del circuito R-C La formula [C2.10] mostra che la costante di tempo è direttamente proporzionale al valore dei parametri R e C del circuito e, quindi, aumenta con essi. Considerando che τ è legata alla durata del processo di carica, la dipendenza può essere spiegata nel seguente modo: all’aumentare della capacità cresce anche la carica finale e quindi occorre più tempo per accumularla sulle armature del condensatore; invece all’aumentare della resistenza diminuisce la corrente di carica e quindi aumenta il tempo necessario per compiere il processo di carica. Caso del condensatore inizialmente carico Se il condensatore è inizialmente carico con tensione V0 e tende ad arrivare alla tensione finale Vf , la legge di variazione della tensione è data da: ( ) vc = V f + V0 − V f e − t τ [C2.11] Formula generale della tensione sul condensatore rappresentata dal grafico di figura C2.5. vc Vf V0 O t Si può verificare che i valori estremi sono rispettati: • • per t = 0 si ha e − 0 = 1/e0 = 1 e vc = Vf + V0 − Vf = V0 per t → ∞ si ha e− ∞ = 1/e∞ = 0 e vc = Vf L’espressione [C2.11] può essere considerata una formula generale, valida ogni volta che la tensione varia esponenzialmente da un valore iniziale a uno finale. Da essa si ricava anche l’espressione [C2.6], ponendo V0 = 0. Figura C2.5 Andamento della tensione in un condensatore inizialmente carico con tensione V0. Modulo C • Reti elettriche capacitive 208 Una formula analoga può essere scritta per la corrente: Formula generale della corrente di carica ( ) i = I f + I0 − I f e − t τ [C2.12] Nel caso If = 0, dalla [C2.12] si ricava la [C2.9]. ESEMPIO 1 Un condensatore di capacità C = 10 μF, inizialmente scarico, viene caricato da un generatore con f.e.m. E = 200 V, tramite un circuito che presenta complessivamente una resistenza di 1 kΩ. Calcolare la costante di tempo, la corrente iniziale di carica, il tempo di assestamento all’1% e l’energia elettrostatica accumulata dopo tale tempo. ■ Con le formule [C2.10] e [C2.7] si calcolano i valori della costante di tempo e del tempo di assestamento: τ = RC = 1 × 10 3 × 10 × 10 −6 = 10 × 10 −3 s = 10 ms Ta = 4, 6 τ = 4, 6 × 10 = 46 ms Al tempo di assestamento la tensione sul condensatore è pari al 99% di quella finale, ossia uguale a: Vc = 0, 99 E = 0, 99 × 200 = 198 V e, quindi, l’energia sarà pari a: W = 1 CVc2 = 0, 5 × 10 × 10 −6 × 198 2 = 0,196 J 2 La corrente iniziale di carica è data dalla [C2.8]: I0 = ESEMPIO 2 200 E = = 0, 2 A R 1000 Per il condensatore dell’esempio precedente calcolare la tensione sul condensatore e la corrente nel circuito al tempo t1 = 30 ms e il tempo t2 necessario affinché la tensione arrivi al valore V2 = 60 V. ■ Dato che il condensatore è inizialmente scarico, la tensione e la corrente variano con le leggi espresse dalla [C2.6] e dalla [C2.9]; sostituendo il valore di t1 si ha: t 30 ⎛ ⎛ ⎞ − 1⎞ − V1 = V f ⎜ 1 − e τ ⎟ = 200 ⎜ 1 − e 10 ⎟ = 190 V ⎝ ⎠ ⎝ ⎠ I1 = I 0 e t − 1 τ = 0, 2 e − 30 10 = 9,96 mA Per calcolare la tensione V2 bisogna risolvere la seguente equazione con incognita t2, che deriva dall’applicazione della [C2.6]: t ⎛ − 2 ⎞ V2 = V f ⎜ 1 − e τ ⎟ ⎝ ⎠ Usando la formula [P2.2] della scheda PRE-2 per il calcolo del tempo si ha: ⎛ V ⎞ 60 ⎞ ⎛ t 2 = −τ ln ⎜ 1 − 2 ⎟ = −10 × 10 −3 ln ⎜ 1 − ⎟ = 3, 57 ms ⎝ Vf ⎠ 200 ⎠ ⎝ 209 C2 • Fenomeni transitori nei circuiti capacitivi Un condensatore di capacità C = 20 nF, inizialmente carico con tensione 5 V, viene ulteriormente caricato fino alla tensione di 25 V. Il circuito di carica ha una costante di tempo di 20 ms. Calcolare la resistenza del circuito, la carica iniziale, la carica finale, l’energia che il circuito di carica ha fornito al condensatore, la tensione sul condensatore nell’istante t1 = 2τ. ESEMPIO 3 ■ La resistenza del circuito di carica è data da: R= τ 20 × 10 −3 = = 1 × 10 6 Ω = 1 MΩ C 20 × 10 −9 I valori iniziale e finale della carica elettrica sono legati ai corrispondenti valori di tensione: Q f = CV f = 20 × 10 −9 × 25 = 500 nC Q0 = CV0 = 20 × 10 −9 × 5 = 100 nC Durante il transitorio di carica l’energia elettrostatica immagazzinata dal condensatore aumenta: l’incremento di energia nel condensatore sarà pari all’energia che il circuito esterno gli ha fornito: ΔW = W f − W0 = ( ) 1 1 1 CV f2 − CV02 = C V f2 − V02 = 0, 5 × 20 × 10 −9 ( 25 2 − 5 2 ) = 6 μJ 2 2 2 Il calcolo della tensione all’istante t1 si esegue applicando la [C2.11]: ( ) V1 = V f + V0 − V f e t − 1 τ = 25 + ( 5 − 25 ) e − 2τ τ = 25 − 20 e−2 = 22, 3 V C2.2 Transitorio di scarica di un condensatore Si consideri (figura C2.6 a) un condensatore di capacità C, carico con tensione iniziale V0 e quindi avente un’energia elettrostatica W0. Se il condensatore viene collegato con un resistore R, inizia il processo di scarica del condensatore stesso (figura C2.6 b) e nasce una corrente i, in senso opposto a quella che si aveva durante la carica. Il condensatore si comporta come un “generatore temporaneo”, nel senso che la circolazione di corrente è sostenuta dalla tensione vc ed è il condensatore che fornisce energia al circuito esterno, energia che viene dissipata per effetto Joule nel resistore. Dato che nel condensatore, a differenza di un vero generatore, non vi è alcun processo di trasformazione in grado di produrre continuamente energia, si andrà verso l’esaurimento di quella disponibile e il conseguente annullamento della corrente (figura C2.6 c). Figura C2.6 a, b, c Scarica del condensatore. If = 0 R V0 a) Il condensatore è inizialmente carico con tensione V0. + Q0 C R – Q0 i vc b) Durante la fase di scarica la corrente i circola nel circuito esterno; vc e q diminuiscono. + q C – q R Vf = 0 c) Alla fine della fase di scarica la corrente e la tensione sono entrambe nulle. Si comprende, pertanto, che anche il processo di scarica è un fenomeno transitorio che, nei circuiti in corrente continua, non permane nel tempo. C Modulo C • Reti elettriche capacitive 210 La corrente e la tensione sul condensatore sono legate tra loro dalla legge di Ohm, applicata al circuito di figura C2.6 b: i= vc R [C2.13] e, quindi, man mano che la corrente tende a zero, anche la tensione tenderà ad annullarsi. Tenendo presente lo studio del fenomeno di carica, si possono fare le seguenti osservazioni: • • • • • la tensione sul condensatore partirà dal valore iniziale V0 e tenderà al valore finale Vf = 0, con un decadimento esponenziale; la corrente nel circuito di scarica partirà dal valore iniziale I0 = V0/R e tenderà al valore finale If = 0, anch’essa con legge esponenziale decrescente; il verso della corrente sarà opposto a quello che aveva durante la carica; la costante di tempo del processo è ancora data da τ = RC, dove R è la resistenza del circuito di scarica e può non avere lo stesso valore della resistenza di carica; la durata pratica del processo di scarica è ancora pari a 4,6 τ, istante nel quale la tensione sul condensatore sarà uguale all’1% di quella iniziale. L’espressione analitica delle forme d’onda della tensione e della corrente si possono ricavare da quelle generali [C2.11] e [C2.12], considerando nulli i valori finali; si ottengono le funzioni: vc = V0 e Espressioni della tensione e della corrente nel processo di scarica i = I0 e − − t τ [C2.14] t τ [C2.15] i cui grafici sono rappresentati nelle figure C2.7 e C2.8. Quando si vuole evidenziare che la corrente di scarica è opposta a quella di carica, assunta come riferimento positivo, il relativo grafico viene invertito, come nella figura C2.9. vc i V0 O I0 O t Figura C2.8 Scarica del condensatore: andamento esponenziale della corrente. Figura C2.7 Scarica del condensatore: andamento esponenziale della tensione. i O – I0 t t Figura C2.9 Scarica del condensatore: andamento esponenziale della corrente, considerata negativa. 211 C2 • Fenomeni transitori nei circuiti capacitivi Caso della scarica incompleta Si consideri il circuito di figura C2.10, in cui un condensatore carico con tensione V0 viene collegato a un bipolo attivo di tensione, con f.e.m. E < V0. Dato che la tensione i + V0 > E E C + – vc Figura C2.10 Scarica parziale di un condensatore su un bipolo attivo. R del condensatore prevale su quella del generatore, nascerà una corrente i nel verso indicato, data da: i= vc − E R [C2.16] essendo vc il valore di tensione sul condensatore nell’istante considerato. Per effetto di questa corrente il condensatore si scaricherà e il bipolo attivo funzionerà da utilizzatore attivo, con la corrente entrante nel morsetto “+”. Il fenomeno proseguirà fino all’equilibrio tra le due tensioni e, quindi, il valore finale di vc sarà pari a E, come indicato sul grafico di figura C2.11, la cui espressione matematica rientra nella formula generale [C2.11]. vc V0 Figura C2.11 Andamento della tensione nel caso della scarica incompleta di un condensatore. Vf = E O t La corrente partirà dal valore iniziale: V −E I0 = 0 R [C2.17] Corrente iniziale nel caso della scarica incompleta e tenderà a zero, con l’andamento di figura C2.8 o di figura C2.9, a seconda del segno che si considera. Un condensatore di capacità 1 μF e V0 = 50 V viene collegato con un resistore avente R = 2,5 kΩ. Calcolare la carica sul condensatore all’istante t1 = 6 ms. ■ La costante di tempo del circuito di scarica è data da: τ = RC = 2, 5 × 10 3 × 1 × 10 −6 = 2, 5 × 10 −3 s=2,5 ms ESEMPIO 4 Modulo C • Reti elettriche capacitive 212 Usando la relazione [C2.14] si calcola la tensione V1 all’istante considerato: V1 = V0 e − t1 τ = 50 e − 6 2,5 = 50 e −2,4 = 50 × 0, 0907 = 4, 54 V La carica corrispondente è data da: Q1 = CV1 = 1 × 10 −6 × 4, 54 = 4, 54 μC ESEMPIO 5 Ripetere l’esempio precedente supponendo che il condensatore, carico con V0 = 50 V, venga collegato con un bipolo attivo di tensione avente R = 2,5 kΩ ed E = 25 V. ■ La costante di tempo è la stessa dell’esempio 4. In questo caso il condensatore si scarica parzialmente, tendendo al valore finale Vf = 25 V. Usando l’espressione generale [C2.11] si ottiene: ( ) V1 = V f + V0 − V f e t − 1 τ = 25 + ( 50 − 25 ) e − 6 2 ,5 = 25 + 25 e−2,4 = 27, 3 V La carica Q1 è pari a: Q1 = CV1 = 1 × 10 −6 × 27, 3 = 27, 3 μC C2.3 Risoluzione di reti capacitive nel periodo transitorio Per risolvere una rete contenente condensatori, durante il periodo transitorio di carica e scarica degli stessi, bisogna tener conto che le grandezze elettriche (tensione e corrente) nei lati capacitivi non sono costanti, ma variano nel tempo con legge esponenziale. È particolarmente importante calcolare tre elementi caratteristici di tali grandezze: il valore iniziale, il valore finale e la costante di tempo, note le quali si ricavano le leggi di variazione delle tensioni o delle correnti mediante le formule generali [C2.11] e [C2.12]. Occorre inoltre tener presente la durata del funzionamento: se il condensatore resta collegato al circuito di carica o di scarica per un tempo non inferiore a 4,6τ , si può considerare che la corrente e la tensione siano arrivate ai valori di regime, altrimenti occorre calcolarne i valori nell’istante in cui il condensatore viene scollegato dal circuito. Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro comportamento sia oppure no influenzato direttamente dai condensatori: per esempio la corrente in un resistore collegato in parallelo a un condensatore, essendo data da i = vc/R, sarà direttamente proporzionale alla tensione sul condensatore e, pertanto, ne seguirà l’andamento. I seguenti esempi hanno lo scopo di chiarire quanto precedentemente esposto. ESEMPIO 6 Nel circuito di figura C2.12 il condensatore è inizialmente scarico. Determinare il valore e l’andamento nel tempo della corrente i2 prima e dopo la chiusura del tasto T, supponendo che il condensatore resti poi collegato al circuito per un tempo superiore a quello di assestamento. 213 C2 • Fenomeni transitori nei circuiti capacitivi + R1 E T i2 Ri R2 C E = 60 V Ri = 200 Ω R1 = 1 kΩ R2 = 4,8 kΩ C = 50 μF Figura C2.12 Esempio 6. ■ Con il tasto T aperto, in R2 circola una corrente costante nel tempo, pari a: I2 = 60 E = = 10 mA Ri + R1 + R2 0, 2 + 1 + 4, 8 Alla chiusura del tasto T inizia la carica del condensatore, per studiare la quale è conveniente ridurre la rete resistiva al suo generatore equivalente di Thevenin, ottenendo: RTh = R2 ( Ri + R1 ) 4, 8 × ( 0, 2 + 1) = = 0, 96 kΩ R2 + Ri + R1 4, 8 + 0, 2 + 1 ETh = E RTh R2 4, 8 = 60 = 48 V Ri + R1 + R2 0,1 + 1 + 4, 8 i + ETh Il circuito equivalente è riportato nella figura C2.13. La tensione sul condensatore aumenterà esponenzialmente, da zero fino al valore Vf = ETh = 48 V, con costante di tempo pari a: C + – vc Figura C2.13 Esempio 6. Circuito equivalente di carica. τ = RTh C = 960 × 50 × 10 −6 = 48 000 × 10 −6 s = 48 ms e quindi la sua legge di variazione nel tempo è data da: t t ⎛ ⎛ − ⎞ − ⎞ vc = V f ⎜ 1 − e τ ⎟ = 48 ⎜ 1 − e τ ⎟ ⎝ ⎠ ⎝ ⎠ Nel periodo transitorio il condensatore è in parallelo con R2 e quindi la tensione su R2 seguirà la stessa legge di variazione; di conseguenza, la corrente i2 sarà data da: t ⎛ − ⎞ 48 ⎜ 1 − e τ ⎟ t ⎛ − ⎞ ⎝ ⎠ v −3 τ 10 10 1 ic = c = e = × − ⎜ ⎟⎠ 4, 8 × 10 3 R2 ⎝ La corrente aumenterà esponenzialmente, partendo dal valore zero e tendendo al valore finale 10 mA, esattamente uguale a quello che aveva prima della chiusura del tasto. Il grafico di figura C2.14 mostra l’andamento nel tempo della corrente; l’istante zero del grafico corrisponde a quello di chiusura dell’interruttore. i2 (mA) 10 0 t Figura C2.14 Esempio 6. Grafico della corrente i2 in funzione del tempo. Modulo C • Reti elettriche capacitive 214 ESEMPIO 7 La rete di figura C2.15, contenente un condensatore inizialmente carico con tensione V0 = 30 V, funziona nel seguente modo: • • dall’istante t = 0 all’istante t1 = 3 τ1 l’interruttore T1 è chiuso e T2 è aperto (τ1: costante di tempo del circuito di carica); dall’istante t1 in poi l’interruttore T1 è aperto e T2 è chiuso. R1 T1 R3 + E1 R2 T2 A + C R4 V0 – Figura C2.15 Esempio 7. B E1 = 400 V R1 = 100 Ω R2 = 150 Ω R3 = 240 Ω R4 = 2 kΩ C = 100 nF Determinare l’andamento nel tempo della tensione e della corrente nel lato capacitivo. Determinare, inoltre, gli andamenti delle correnti nei resistori R3 e R4. ■ Primo periodo di funzionamento Riducendo al generatore equivalente di Thevenin la parte di rete a sinistra del condensatore, si ha: RTh = R3 + R1 R2 100 × 150 = 240 + = 300 Ω R1 + R2 100 + 150 R2 150 = 400 = 240 V R1 + R2 100 + 150 ETh = E1 Il circuito equivalente corrispondente al primo periodo di funzionamento è mostrato nella figura C2.16. RTh A i + ETh Figura C2.16 Esempio 7. Circuito equivalente di carica. + C – vc B Durante questo periodo il condensatore si carica, essendo ETh > V0. Le grandezze caratteristiche della legge esponenziale di carica sono pari a: V f = ETh = 240 V V0 = 30 V τ 1 = RTh C = 300 × 100 × 10 −9 = 30 μs Mediante l’espressione [C2.11] si ricava la legge di variazione della tensione: ( ) vc = V f + V0 – V f e − t τ1 = 240 + ( 30 − 240 ) e − t τ1 = 240 − 210 e − t τ1 La carica non è però completa, dato che il primo periodo di funzionamento dura per un tempo t1 = 3τ1, minore di quello necessario per considerare raggiunte le condizioni di regime. L’effettivo valore finale della tensione sarà pertanto dato da: V1 = 240 − 210 e − 3 τ1 τ1 = 240 − 210 e−3 = 229, 5 V 215 C2 • Fenomeni transitori nei circuiti capacitivi La corrente di carica diminuirà esponenzialmente, partendo dal valore iniziale I0 e tendendo a zero; le grandezze caratteristiche della legge di variazione sono date da: I0 = ETh − V0 240 − 30 = = 0, 7 A 300 RTh If = 0 τ 1 = 30 μs Utilizzando l’espressione [C2.12] si ricava la relativa legge di variazione: ( ) i = I f + I0 − I f e − t τ1 = 0 + ( 0, 7 − 0 ) e − t τ1 = 0, 7 e − t τ1 Il valore della corrente di carica, al termine del primo periodo di funzionamento, è dato da: I1 = 0, 7 e − 3 τ1 τ1 = 0, 7 e−3 = 0, 0349 A=34,9 mA ■ Secondo periodo di funzionamento Il circuito relativo a questa fase è mostrato nella figura C2.17. Il condensatore si scarica completamente, partendo dalla tensione V1 che aveva precedentemente assunto durante la carica; le grandezze caratteristiche della legge di variazione della tensione saranno quindi pari a: V0 = V1 = 229, 5 V Vf = 0 A τ 2 = R4 C = 2 × 10 3 × 100 × 10 −9 = 200 μs i La legge esponenziale di scarica è la seguente: ( ) vc = V f + V0 − V f e t − τ2 C = 0 + ( 229, 5 − 0 ) e t − τ2 = 229, 5 e t − τ2 t – vc R4 B La corrente nel ramo A-B ha verso di percorrenza opposto a quello di carica e decresce esponenzialmente fino a zero, con la seguente legge: − + Figura C2.17 Esempio 7. Circuito di scarica. t − 229,5 e τ 2 v i=− c =− = − 0,115 e τ 2 2000 R4 dove 0,115 A è il valore iniziale e il segno “–” indica il cambiamento di verso. Grafici di vc e i Le figure C2.18 e C2.19 mostrano gli andamenti qualitativi della tensione e della corrente durante tutto il funzionamento del circuito. Si può notare che la corrente subisce una brusca variazione nell’istante t1 di commutazione degli interruttori, mentre la tensione non presenta salti del genere. i (mA) vc (V) 700 240 229,5 34,9 0 – 115 30 0 3τ 1 Figura C2.18 Esempio 7. Grafico della tensione vc in funzione del tempo. 3τ 1 t t Figura C2.19 Esempio 7. Grafico della corrente i in funzione del tempo. Modulo C • Reti elettriche capacitive 216 Correnti in R3 e in R4 Osservando il circuito iniziale (figura C2.15) si può osservare che: • • nel primo periodo di funzionamento la corrente in R3 coincide con la corrente di carica nel lato A-B, mentre nel secondo periodo è nulla (T1 aperto); nel primo periodo di funzionamento la corrente in R4 è nulla (T2 aperto), mentre nel secondo periodo essa coincide con quella di scarica nel lato A-B. I grafici delle due correnti sono riportati nelle figure C2.20 e C2.21. i3 (mA) 700 Figura C2.20 Esempio 7. Grafico della corrente i3 in funzione del tempo. 34,9 3τ1 0 t i4 (mA) Figura C2.21 Esempio 7. Grafico della corrente i4 in funzione del tempo. 3τ1 0 – 115 t C2.4 Rilievo sperimentale del transitorio di carica e scarica mediante oscilloscopio Si consideri (figura C2.22) un circuito R-C alimentato con una tensione d’ingresso Vi di tipo impulsivo, a onda rettangolare, con duty factor 50%, ossia caratterizzata da (figura C2.23): Vi R A VM Vi C Vu 0 B T/2 t T Figura C2.22 Circuito R-C alimentato con una tensione impulsiva. Figura C2.23 Forma d’onda della tensione d’ingresso. 217 C2 • Fenomeni transitori nei circuiti capacitivi • • andamento di tipo periodico, di periodo T e frequenza f; presenza di una semionda di forma rettangolare, di valore costante VM e durata pari a metà periodo (duty factor 50%), con un fronte di salita e uno di discesa idealmente verticali; • valore nullo per tutto il semiperiodo successivo. Una forma d’onda del genere è ideale, in quanto, in realtà, il passaggio da zero a VM e viceversa non avverrà istantaneamente; dato però che la durata dei fronti di salita e di discesa è molto piccola (dell’ordine dei milionesimi di secondo o meno) la si può tranquillamente ritenere nulla. Il comportamento del circuito, in presenza di una tensione d’ingresso di tipo impulsivo, sarà il seguente: • durante il semiperiodo in cui Vi = VM è come se tra i morsetti A-B vi fosse un generatore di tensione continua pari a VM: il condensatore si caricherà e la sua tensione (Vu) tenderà, a regime, alla tensione VM; • durante il semiperiodo in cui Vi = 0 è come se tra i morsetti A-B vi fosse un cortocircuito: il condensatore si scaricherà e la tensione Vu tenderà, a regime, al valore zero; nei successivi periodi i fenomeni di carica e scarica del condensatore si ripeteranno, • con le stesse modalità. In questo discorso gioca, però, un ruolo importante il valore del periodo (e quindi della frequenza) della tensione d’ingresso; ritenendo pari a 5τ il tempo necessario affinché si raggiunga il regime, la carica e la scarica saranno complete se la durata dell’impulso sarà sufficientemente lunga, altrimenti ambedue i fenomeni resteranno incompleti. Più precisamente si avrà: T a) se è verificata la condizione ≥ 5τ , allora il condensatore raggiungerà le condizio2 ni di regime, sia durante la carica che durante la scarica; T b) se, invece, si ha < 5τ , allora sia la carica che la scarica saranno incomplete. 2 Poiché della tensione d’ingresso si conosce, in genere, la frequenza e non il periodo, conviene convertire le due disequazioni precedenti in funzione di f, ottenendo: • caso a: T ≥ 10τ 1 ≥ 10τ f e, quindi: • caso b: T ≥ 10τ e, quindi: f ≤ 1 10τ [C2.18] Frequenza per la quale si ha la carica completa f > 1 10τ [C2.19] Frequenza per la quale la carica non è completa 1 < 10τ f Gli andamenti nel tempo della tensione d’uscita, confrontati con quelli della tensione d’ingresso, sono rappresentati, per i due casi, nei grafici di figura C2.24 a e b. Nel primo caso la tensione di uscita arriva, durante la carica, al valore VM e durante la scarica si annulla; nel secondo caso la tensione d’uscita si stabilizza, dopo un certo numero di periodi, tra un valore iniziale V0 e un valore finaleVf < VM; i due valori suddetti saranno tanto più prossimi tra loro quanto più è elevata la frequenza della tensione d’ingresso. Modulo C • Reti elettriche capacitive 218 v Vi VM Vu a) T ≥ 10τ Figura C2.24 a, b Forme d’onda delle tensioni Vi e Vu del circuito R-C, per due diversi valori della frequenza della tensione d’ingresso (τ costante). f≤ t 1 10τ v Vi VM Vi Vu Vu Vf V0 b) T < 10τ f> 1 10τ t Per visualizzare il fenomeno, e misurare anche i valori delle due tensioni e del tempo, si può usare il circuito di prova di figura C2.25, impiegante un oscilloscopio a doppia traccia, in grado di fornire contemporaneamente sullo schermo ambedue i segnali Vi e Vu, inviati, rispettivamente, ai canali 1 (CH1) e 2 (CH2) dell’oscilloscopio. V/div CH1 CH2 ms/div OSC. R Figura C2.25 Rilievo del transitorio di carica e scarica di un condensatore mediante oscilloscopio: schema del circuito di prova. V/div + G.S. G.S. C Vi CH1 CH2 OSC. Vu generatore di segnali canale 1 canale 2 oscilloscopio a doppia traccia Per ottenere la tensione d’ingresso si usa un generatore di segnali, in grado di fornire tensioni con diverse forme d’onda e frequenza regolabile; si selezionerà la forma d’onda voluta e, con l’apposito comando, si potrà variare la frequenza. In merito alla scelta del valore di frequenza da impiegare, occorre far riferimento ai valori di R e di C. Supponendo di scegliere: R = 1 kΩ si avrà: C = 100 nF τ = RC = 1 × 10 3 × 100 × 10 −9 = 100 × 10 −6 s = 0,1 ms e, quindi, la frequenza limite oltre la quale il circuito R-C non raggiunge il regime è data da: 1 1 flim = = = 1000 Hz = 1 kHz 10τ 10 × 0, 1 × 10 −3 Dopo aver collegato il circuito e aver regolato le scale di lettura dell’oscilloscopio (V/div. e ms/div.) si eseguono varie prove, con frequenza crescente; è opportuno effettuare almeno le seguenti quattro prove: 219 C2 • Fenomeni transitori nei circuiti capacitivi 1. f1 < flim (per esempio 0,5 kHz), per la quale la durata dell’impulso è tale da far certamente arrivare il circuito a regime; le tracce sullo schermo si presenteranno come quelle della figura C2.26 a; f = 0,5 kHz v T = 2 ms T = 1 ms ττ = 0,1 ms 2 ( T2 = 10 ττ) Figura C2.26 a, b, c, d Forme d’onda delle tensioni d’ingresso e d’uscita, per diversi valori della frequenza. Vi VM Vu a) t 2. f2 = flim (1 kHz), frequenza per la quale si ha la condizione limite di carica e scarica complete (figura C2.26 b); f = 1 kHz v T = 1 ms T = 0,5 ms 2 τ = 0,1 ms ( 2T = 5ττ) Vi VM Vu b) t 3. f3 > flim (per esempio 2 kHz), frequenza per la quale i transitori di carica e scarica risulteranno incompleti, ma con valori di V0 e Vf abbastanza diversi tra loro (figura C2.26 c); f = 2 kHz v VM T = 0,5 ms T = 0,25 ms 2 τ = 0,1 ms ( T2 = 2,5 ττ) Vi Vf Vu V0 c) t 4. f4 >> flim (per esempio 5 kHz); sullo schermo i valori di V0 e Vf appariranno molto più prossimi tra loro rispetto al caso precedente (figura C2.26 d). v VM f = 5 kHz T = 0,1 ms 2 ττ = 0,1 ms ( T2 = ττ) Vi Vu d) T = 0,2 ms V0 Vf t Dalla lettura delle divisioni sullo schermo e usando le due scale selezionate si potranno rilevare, per ogni prova, i valori di: T/2 (semiperiodo dell’impulso), τ (costante per le quattro prove e pari al valore T/10 misurato nella seconda prova), Ta ≅ 5 τ (pari a T/2 nella seconda prova), VM , V0 e V f . Il valore sperimentale della costante di tempo verrà poi confrontato con quello calcolabile dai parametri R e C del circuito, per valutare eventuali scostamenti. Modulo C • Reti elettriche capacitive Esercitazioni 220 Esercizi di verifica Esercizio 1 Un condensatore di capacità C = 100 μF viene caricato da 0 a 100 V mediante un circuito con costante di tempo 20 ms. Calcolare: la carica e l’energia finali; la resistenza del circuito di carica; la tensione V1 all’istante t1 = 40 ms; il tempo t2 dopo il quale la tensione vale 80 V. ; [Risultati: Qf = 10 mC; Wf = 0,5 J; R = 200 ΩΩ V1 = 86,5 V; t2 = 32,2 ms] Esercizio 2 Un condensatore inizialmente scarico, di capacità C = 50 μF, viene caricato mediante un generatore di tensione avente f.e.m. E = 25 V. Misurando la tensione all’istante t1 = 0,2 s si trova il valore V1 = 20 V. Calcolare la costante di tempo e la resistenza del circuito di carica. ] [Risultati: ττ= 0,124 s; R = 2,48 kΩΩ Esercizio 3 Per il circuito di figura C2.27, in cui il condensatore è inizialmente scarico, calcolare: la costante di tempo del circuito di carica; i valori finali della tensione e dell’energia del condensatore; la corrente iniziale di carica; la corrente i2 prima e dopo la chiusura del tasto T, disegnandone l’andamento. A T + V0 = 0 i2 E1 C = 40 nF R 1 = 0,5 k Ω R2 C R2 = 2 k Ω E = 50 V R1 B Figura C2.27 Esercizio 3. s; Vf = 40 V; Wf = 32 μμ J; I0 = 0,1 A; prima della chiusura: I2 = 20 mA, costante; [Risultati: ττ= 16 μμ dopo la chiusura: i2 aumenta esponenzialmente da 0 a 20 mA] Esercizio 4 Nel circuito di figura C2.28 il condensatore è inizialmente carico con tensione V0 = 30 V e, mediante la chiusura di T1 (con T2 aperto), viene caricato fino al raggiungimento del regime. Successivamente, aprendo T1 e chiudendo T2, il condensatore viene completamente scaricato sulla resistenza R3. Per la prima fase del processo calcolare: la costante di tempo τ1; la tensione finale sul condensatore; la corrente iniziale di carica; la variazione di carica elettrica sul condensatore; l’andamento nel tempo della tensione v2. Per la seconda fase del processo calcolare: la costante di tempo τ2; l’andamento della corrente nel resistore R3; l’energia elettrica dissipata in R3. 221 C2 • Fenomeni transitori nei circuiti capacitivi T1 A T2 V0 = 30 V R2 I01 I01 = 0,5 A C R1 R1 = 200 Ω R3 V0 R2 = 150 Ω R3 = 500 Ω Figura C2.28 Esercizio 4. C = 40 μF B [Risultati: ττ1 = 14 ms; Vf = 100 V; I0 = 0,2 A; ΔΔ Q = 2,8 mC; v2 diminuisce esponenzialmente da 30 V a zero; ττ2 = 20 ms; i3 diminuisce esponenzialmente da 0,2 A a zero; WR3 = 0,2 J] Esercizio 5 Nella rete di figura C2.29 il condensatore C è inizialmente scarico. Calcolare il valore della corrente i3 con il tasto T aperto. Supponendo di chiudere T e di lasciare il circuito in tale condizione, calcolare: la costante di tempo del circuito di carica, la corrente iniziale nel lato capacitivo, la tensione sul condensatore e la corrente di carica al tempo t1 = 3 τ, il valore finale della tensione sul condensatore, l’andamento della corrente i3 durante il transitorio di carica. Disegnare gli andamenti della tensione vc e della corrente i3 in funzione del tempo. + E1 I01 R2 T i3 R1 R3 E1 = 200 V R1 = 20 Ω I01 = 1 A R2 = 400 Ω R3 = 800 Ω C = 50 nF C Figura C2.29 Esercizio 5. [Risultati: I3 = 0,18 A; τ = 13,8 μμ s; I0 = 0,523 A; V1 = 136,8 V; I1 = 26 mA; Vf = 144 V; andamento esponenziale crescente, da zero a 0,18 A] Esercizio 6 Nel circuito di figura C2.30 il condensatore è inizialmente scarico. Il funzionamento del circuito è il seguente: per i primi 30 s è chiuso T1 ed aperto T2; per i seguenti 10 s è aperto T1 e chiuso T2; successivamente sono aperti ambedue gli interruttori. Calcolare: la corrente iniziale di carica; la tensione vc dopo i primi 30 s; la corrente ic subito prima e subito dopo la chiusura di T2; la tensione vc e la corrente ic al tempo finale di 40 s. Disegnare gli andamenti di vc e ic in funzione del tempo. T2 T1 R1 = 500 kΩ R2 = 100 kΩ + C = 20 μF ic E1 vc C R2 E1 = 400 V R1 Figura C2.30 Esercizio 6. [Risultati: I0 = 0,8 mA; V1 = 380 V; I1 = 0,04 mA (prima) e I1 = −−3,8 mA (dopo); V2 = 2,56 V; I2 = −−0,0256 mA] Esercitazioni v2 Esercitazioni 222 Modulo C • Reti elettriche capacitive Test di verifica Quesiti a risposta aperta 1. Dimostrare che la corrente di carica di un condensatore diminuisce all’aumentare della tensione sul condensatore stesso. 2. Dimostrare che durante il processo di carica la tensione su un condensatore aumenta con incrementi sempre minori. 3. Definire la costante di tempo del processo di carica e ricavarne l’espressione. 4. Dopo quando tempo un condensatore è carico al 99% della sua tensione finale? 5. Perché all’aumentare dei valori di R e di C aumenta la durata del periodo transitorio di carica? 6. Come variano la carica elettrica e l’energia elettrostatica durante il transitorio di carica? 7. Per quale ragione, in termini energetici, un condensatore si scarica quando viene collegato a un resistore? E perché la corrente di scarica non permane nel tempo? 8. Spiegare cosa succede quando un condensatore, carico con tensione iniziale V0, viene collegato a un bipolo attivo di tensione, con tensione interna E e resistenza R. Esaminare i tre casi possibili: E > V0; E = V0; E < V 0. 9. La costante di tempo del circuito di carica è necessariamente uguale a quella del circuito di scarica? Modulo D Elettromagnetismo, circuiti magnetici Obiettivi Prerequisiti Scheda PRE-1 Richiami di magnetismo Scheda PRE-2 Funzioni trigonometriche Scheda PRE-3 Relazioni tra i dati di un triangolo rettangolo Contenuti • D1 Grandezze magnetiche e loro legami, circuiti magnetici • D2 Interazioni tra circuiti elettrici e campi magnetici • D3 Fenomeni transitori nei circuiti induttivi Esercitazioni • Esercizi di verifica • Test di verifica 224 Modulo D • Elettromagnetismo, circuiti magnetici Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere le grandezze magnetiche e i loro legami; 2. conoscere le principali leggi dell’elettromagnetismo e saperle associare ai relativi fenomeni; 3. conoscere il bipolo “induttore” e il suo comportamento circuitale; 4. conoscere i fenomeni che avvengono durante il periodo transitorio di magnetizzazione e smagnetizzazione di un induttore; 5. saper risolvere una rete elettrica di media complessità contenente un induttore, durante il periodo transitorio. Prerequisiti SCHEDA PRE-1 Richiami di magnetismo • Campo magnetico. Una regione di spazio è sede di un campo magnetico se un magnete di prova, posto in un qualsiasi punto di quello spazio, è soggetto a forze che tendono a farlo ruotare fino a disporlo in direzione parallela al campo magnetico. • Magnete di prova. Per “magnete di prova” si intende un ago magnetico (come quello della bussola), ossia una piccola calamita, di forma stretta e allungata, che può ruotare intorno a un perno centrale; esso è provvisto, come tutti i magneti, di due poli magnetici, indicati con N (nord) e S (sud). • Origine del campo magnetico. Un campo magnetico è generato sempre da cariche elettriche in movimento. Nel caso dei magneti permanenti il movimento di cariche è dovuto al moto degli elettroni degli atomi del magnete, mentre nel caso degli elettromagneti è la corrente elettrica circolante entro un filo conduttore che produce il campo magnetico. • Linee di campo. Dette anche linee di forza, sono linee orientate che consentono di rappresentare graficamente l’azione del campo magnetico. Un magnete di prova, posto in un punto del campo magnetico, sotto l’azione della forza magnetica si orienta sempre nella direzione tangente alla linea di forza in quel punto, mentre il verso della linea di forza va dal polo S al polo N del magnete di prova. Nella figura PRE-1.1 a, b sono rappresentate le linee di forza in due casi tipici: barra magnetica rettangolare e magnete con polarità contrapposte. • Polarità di un magnete. Le polarità di un magnete permanente o di un elettromagnete sono determinate dal verso delle linee di forza: all’esterno del magnete le linee di forza escono dal polo N ed entrano nel polo S (figura PRE-1.1 a, b). • Poli magnetici isolati. Non è possibile avere un magnete con una sola polarità, a differenza di quanto accade per le cariche elettriche, che possono essere positive o negative. Dividendo in due parti una calamita, ciascuna parte formerà un magnete, dotato di entrambe le polarità. 225 Prerequisiti a) b) N S S N N S S N Figura PRE-1.1 a, b Le linee di forza, all’esterno del magnete che produce il campo, segnano l’orientamento S-N del magnete di prova. N S N S N S SCHEDA PRE-2 Funzioni trigonometriche Nella figura PRE-2.1 è rappresentata una circonferenza trigonometrica, avente raggio unitario, divisa in quattro quadranti dagli assi cartesiani x e y. y II T I D B 1 α −1 O III −1 t2 P C IV A 1 x t1 –– Preso un punto P sulla circonferenza, con OP = 1 in quanto corrispondente al raggio, e individuati i punti A e C sull’asse x, B sull’asse y, T sulla retta t1 e D sulla retta t2, si definiscono le seguenti funzioni trigonometriche aventi per argomento l’angolo α: funzione seno: senα = CP = CP OP funzione coseno: cos α = OC = OC OP funzione tangente: tgα = AT = AT OP funzione cotangente: ctgα = BD = BD OP L’andamento delle funzioni trigonometriche al variare di α è indicato nella figura PRE-2.2 a, b, relativamente all’intervallo da zero a 2π, corrispondente a un giro del punto P sulla circonferenza. Figura PRE-2.1 Definizioni delle funzioni trigonometriche. Modulo D • Elettromagnetismo, circuiti magnetici 226 tg αa; ctg α ctg α a tg α a cos αa; sen α a cosα a senα a 1 1 0 α 0 2π π −1 2π π −1 α a) Figura PRE-2.2 a b Andamento delle funzioni trigonometriche sen α, cos α, tg α, ctg α nell’intervallo 0 ≤ α ≤ 2 π. b) Nella tabella PRE-2.1 sono riportati i valori delle quattro funzioni per alcuni valori particolari dell’angolo α . Tabella PRE-2.1 Valori delle funzioni trigonometriche per alcuni angoli notevoli Archi sen cos tg ctg 0 0 1 0 ∞ 30 π 6 1 2 3 2 3 3 45 π 4 2 2 2 2 1 60 π 3 3 2 1 2 90 π 2 1 0 ∞ 0 180 π 0 –1 0 ∞ 270 3π 2 –1 0 ∞ 0 360 2π 0 1 0 ∞ gradi radianti 0 3 1 3 3 3 Tra le quattro funzioni trigonometriche introdotte valgono le seguenti identità trigonometriche: sen 2 α + cos2 α = 1 tgα = senα cos α ctgα = cos α 1 = senα tgα Prerequisiti 227 SCHEDA PRE-3 Relazioni tra i lati di un triangolo rettangolo In un triangolo rettangolo di cateti a e b e ipotenusa c (figura PRE-3.1) valgono le seguenti relazioni, ricavabili dalla similitudine tra il triangolo dato e quello corrispondente sul cerchio trigonometrico: a = c senα b = c senβ [P3.1] a = c cosβ b = c cosα [P3.2] a = b tgα b = a tgβ [P3.3] c β a γ = 90° α b Le formule scritte corrispondono alle seguenti regole: • la misura di un cateto è uguale a quella dell’ipotenusa per il seno dell’angolo opposto al cateto (formule [P3.1]); • la misura di un cateto è uguale a quella dell’ipotenusa per il coseno dell’angolo compreso tra cateto e ipotenusa (formule [P3.2]); • la misura di un cateto è uguale a quella dell’altro cateto per la tangente dell’angolo opposto al primo (formule [P3.3]). Valgono anche tutte le relazioni ricavabili come formule inverse da quelle riportate. Figura PRE-3.1 Relazioni tra i lati e gli angoli di un triangolo rettangolo. 228 D1 Grandezze magnetiche e loro legami, circuiti magnetici In questa unità verranno trattate le grandezze fisiche tipiche del campo magnetico e le leggi che le riguardano, facendo riferimento a campi magnetici prodotti da correnti elettriche circolanti entro circuiti di varia conformazione. Verrà, inoltre, introdotto un bipolo caratteristico delle reti elettromagnetiche, detto induttore. D1.1 Campo magnetico prodotto da un conduttore rettilineo Un conduttore rettilineo, percorso dalla corrente I, genera nello spazio che lo circonda un campo magnetico, in quanto è in grado di orientare un ago magnetico di prova, secondo la direzione tangente alla circonferenza passante per il punto in cui si trova l’ago e avente come centro il punto in cui si trova il conduttore (figura D1.1). L’ago di prova si orienta con le polarità S/N nel verso del palmo della mano destra, con il pollice posto secondo la direzione e il verso della corrente. Questo vale se il conduttore agisce da solo nello spazio considerato, ossia se si possono ritenere trascurabili le azioni di eventuali altre sorgenti del campo magnetico. Linee di forza I S N S Figura D1.1 Campo magnetico prodotto da un conduttore percorso da corrente. I N I I N S S N Si può pertanto dire che: ÈÈun conduttore rettilineo percorso da corrente produce un campo magnetico nello spazio circostante, le cui linee di forza, per ogni piano perpendicolare al conduttore, sono delle circonferenze aventi il centro nel punto d’intersezione tra 229 D1 • Grandezze magnetiche e loro legami, circuiti magnetici il conduttore e il piano considerato e orientate secondo il palmo della mano destra, con il pollice che indica la direzione e il verso della corrente (esperienza di Oersted). Considerando un qualsiasi piano perpendicolare al conduttore, le linee di forza si possono rappresentare come indicato nella figura D1.2 a e b, per la quale si è adottata la convenzione comune di rappresentare la corrente uscente dal piano con la punta di una freccia (figura D1.2 a) e quella entrante nel piano con la coda della freccia (figura D1.2 b). L’orientamento delle linee di forza viene stabilito con la regola precedentemente illustrata, oppure utilizzando quella della vite destrorsa: il verso delle linee di forza coincide con quello di rotazione della vite, quando il verso di avanzamento della stessa corrisponde al verso della corrente. SN NS I I Figura D1.2 a, b Orientamento delle linee di forza del campo magnetico prodotto da una corrente. b) I “entra” nel piano a) I “esce” dal piano Ci si può chiedere, a questo punto, quanto sarà “intenso” il campo magnetico in un punto qualsiasi dello spazio attorno al conduttore. È intuitivo pensare che tale intensità dipenderà da vari fattori; precisamente: • • • dall’intensità della corrente elettrica: dato che tale corrente produce il campo, lo stesso aumenterà in maniera direttamente proporzionale con la corrente; dalla distanza del punto considerato dal conduttore: all’aumentare di tale distanza l’effetto della corrente sarà sempre più debole e, quindi, l’intensità del campo magnetico andrà man mano diminuendo; dal tipo di ambiente entro cui il campo si sviluppa, ambiente che può essere il vuoto, l’aria o un qualsiasi materiale magnetico; il campo sarà tanto più intenso quanto più il mezzo magnetico interposto sarà facilmente magnetizzabile. D1.2 Vettore induzione magnetica L’intensità del campo magnetico viene definita mediante il vettore induzione magne➝ tica B , avente la direzione tangente alla linea di forza passante nel punto considerato e verso determinato da quello delle linee di forza (figura D1.3 a). Nel caso in esame ➝ di campo prodotto da un conduttore, l’intensità del vettore B in un punto a distanza r dal conduttore è data, in accordo con le osservazioni fatte nel paragrafo precedente, da: μI B= 2π r [D1.1] Induzione del campo magnetico prodotto da un conduttore rettilineo Modulo D • Elettromagnetismo, circuiti magnetici 230 L’espressione [D1.1] mostra che il valore di B decresce all’aumentare della distanza r, secondo il grafico rappresentato nella figura D1.3 b. B Figura D1.3 a, b Campo magnetico prodotto da un conduttore rettilineo: andamento di B in funzione della distanza r. I r1 < r2 ⇒ B1 > B2 B1 B2 B1 a) B2 r2 r1 O r b) Il fattore μ, dipendente dal tipo di mezzo entro cui si sviluppa il campo magnetico, è detto permeabilità magnetica: maggiore è il valore della permeabilità magnetica, tanto più elevato è il campo magnetico prodotto, a parità di altre condizioni. La permeabilità magnetica costituisce, quindi, un indice dell’attitudine del materiale a farsi magnetizzare. Il valore della permeabilità magnetica nel vuoto è una costante fisica, detta permeabilità assoluta μ0, pari a: μ0 = 4π × 10 −7 = 1, 257 × 10 −6 H m Per l’aria, per i gas e, in generale, per tutti i materiali non ferromagnetici, il valore della permeabilità μ è praticamente uguale a quello della permeabilità del vuoto. Nello studio dell’elettromagnetismo, per definire l’intensità del vettore induzione magnetica si parte da un altro fenomeno, che si verifica quando interagiscono un campo magnetico e un conduttore percorso da corrente, fenomeno evidenziato dall’esperienza di Faraday: ÈÈsu un filo conduttore percorso da corrente e immerso in un campo magnetico, si sviluppa una forza che agisce in direzione perpendicolare sia al campo magnetico che alla corrente (figura D1.4). F B Figura D1.4 Forza prodotta dal campo magnetico su un conduttore percorso da corrente. F xI I B Per individuare il verso della forza si possono usare varie regole, di cui una è la regola della mano sinistra: il verso della forza elettromagnetica è indicato dal pollice 231 D1 • Grandezze magnetiche e loro legami, circuiti magnetici della mano sinistra disposta lungo il conduttore nel verso della corrente, con le linee di forza del campo entranti nel palmo della mano. Ripetendo l’esperimento con vari valori della corrente si vede che il valore della forza varia, ma rimane sempre costante il rapporto: F =B Il [D1.2] dove l è la lunghezza della parte di conduttore interessata dal campo magnetico. Questo rapporto rappresenta, per definizione, l’intensità B del vettore induzione magnetica nel punto dello spazio in cui è posto il conduttore, intensità che può essere determinata sperimentalmente misurando il valore della forza prodotta da un valore di corrente noto. L’induzione magnetica si misura in tesla (T); per definizione si ha: 1 T=1 N Am La forza agente sul conduttore sarà data da: F = BIl [D1.3] Ponendo nella [D1.3] I = 1 A e l = 1 m, i valori numerici di F e B coincidono e, quindi, si ha che un campo magnetico ha induzione magnetica pari a 1 T se produce la forza di 1 N su un conduttore di lunghezza 1 m percorso dalla corrente di 1 A. Forza su un conduttore posto in un campo magnetico Il valore B = 1 T indica un campo magnetico piuttosto intenso; per confronto si consideri che il valore del campo magnetico terrestre varia da 0,6 × 10 – 4 T ai poli a 0,3 × 10 – 4 T all’equatore e, quindi, è mediamente ventimila volte più piccolo. Calcolare il campo magnetico prodotto nell’aria da un conduttore percorso dalla corrente I = 10 A, nei casi in cui la distanza sia 1 cm e 10 cm dal conduttore stesso. H , si ha nei due casi: ■ Essendo μ ≅ μ0 = 1,257 × 10–6 m B1 = μI 1, 257 × 10 −6 × 10 = = 2 × 10 −4 T 2π r1 2π × 1 × 10 −2 B2 = ESEMPIO 1 ESEMPIO 2 ESEMPIO 3 μI 1, 257 × 10 −6 × 10 = = 0, 2 × 10 −4 T 2π r2 2π × 10 × 10 −2 e, quindi, l’intensità del campo magnetico è, nel secondo punto, dieci volte minore rispetto al primo, diminuendo in misura inversa rispetto all’aumento della distanza. Calcolare la forza prodotta da un campo magnetico con B = 0,5 T su un conduttore percorso dalla corrente I = 5 A, per ogni metro di lunghezza del conduttore stesso. ■ Applicando l’espressione [D1.3] con l = 1 m, si ha: F = BIl = 0,5 × 5 × 1 = 2,5 N La forza elettromagnetica misurata su un conduttore di lunghezza l = 25 cm percorso dalla corrente I = 4 A è pari a 0,8 N. Calcolare l’intensità del vettore induzione magnetica nel punto in cui è posto il conduttore. ■ Applicando la formula [D1.2], si ha: B= F 0,8 = = 0,8 T Il 4 × 0,25 Modulo D • Elettromagnetismo, circuiti magnetici 232 D1.3 Campo magnetico prodotto da una spira circolare Se il conduttore rettilineo di cui al paragrafo D1.1 viene avvolto in modo che formi una circonferenza di raggio r, si ottiene una spira circolare, in cui il verso di percorrenza della corrente può essere orario o antiorario (figura D1.5 a). Le linee di forza del campo magnetico prodotto, che nel caso del conduttore rettilineo si disponevano su piani tra loro paralleli, si disporranno adesso su piani perpendicolari al conduttore, non più paralleli tra loro, ma posti su direzioni radiali, convergenti nel centro della spira. Immaginando di tagliare la spira con un piano perpendicolare alla spira stessa, si ottiene la rappresentazione di figura D1.5 b, in cui le linee di forza sono linee chiuse attorno al conduttore, più dense all’interno della spira e più rade all’esterno. Man mano che ci si avvicina al centro della spira, la lunghezza delle linee di forza aumenta, diventando infinita per quella centrale, rettilinea, ma che va immaginata come una linea chiusa all’infinito. Il verso delle linee di forza può ancora essere determinato con il palmo chiuso della mano destra, orientando il pollice secondo il verso della corrente. A I r B I + Figura D1.5 a, b Campo magnetico prodotto da una spira circolare. a) sezione A-B B b) L’intensità del campo magnetico varia, a seconda del punto dello spazio considerato; il valore maggiore lo si ha nel centro della spira, che è il punto che più risente dell’azione combinata dei due conduttori; in tale punto l’intensità del vettore induzione magnetica è pari a: Induzione del campo magnetico prodotto da una spira circolare B= μI 2r [D1.4] Il campo magnetico risulta, quindi, tanto più intenso quanto maggiore è il valore della corrente magnetizzante che l’ha prodotto e quanto minore è il raggio r della spira (i conduttori risultano più vicini al punto considerato e, quindi, la loro azione magnetizzante è maggiore); il valore di B è, inoltre, tanto più elevato quanto maggiore è la permeabilità del mezzo, ossia quanto più facilmente il materiale magnetico si presta a essere magnetizzato. 233 D1 • Grandezze magnetiche e loro legami, circuiti magnetici Calcolare la corrente che deve circolare in una spira di raggio 1,5 cm, in aria, per produrre al suo interno un’induzione magnetica di 0,05 T. ESEMPIO 4 ■ Utilizzando per la permeabilità il valore di quella del vuoto e ricavando la formula inversa della [D1.4], si ottiene: I= 2 rB 2 × 1, 5 × 10 −2 × 0, 05 = = 1193 A 1, 257 × 10 −6 μ Il risultato ottenuto mostra che per creare un campo magnetico di valore apprezzabile occorre impiegare correnti di valore molto elevato; a questo si può porre rimedio, come si vedrà in seguito, aumentando il numero di spire in serie e usando materiali magnetici con permeabilità magnetica molto maggiore di quella dell’aria. D1.4 Campo magnetico prodotto da un solenoide Si considerino due spire accostate, percorse nello stesso senso dalla stessa corrente I (figura D1.6). Osservando i versi delle linee di forza prodotte separatamente dalle due spire, si può osservare che all’interno e all’esterno delle spire le linee di forza hanno lo stesso verso, mentre nello spazio tra i conduttori hanno verso opposto. Dato che le spire sono uguali e percorse dalla stessa corrente, è lecito affermare che i due contributi al campo risultante saranno uguali e opposti e, quindi, l’intensità del campo sarà nulla nello spazio compreso tra le spire. Per ottenere un solenoide rettilineo occorre avvolgere più spire attorno a un supporto (figura D1.7), in modo che tutte le spire siano percorse dalla stessa corrente, nello stesso senso. Le linee di forza del campo magnetico prodotto dal solenoide si svilupperanno sia all’interno che all’esterno dello stesso, dando luogo alla configurazione indicata nella figura D1.7, simile a quella di un magnete permanente della stessa forma del solenoide. Il campo magnetico avrà polarità N all’estremità del solenoide dove escono le linee di forza ed S all’altro estremo (linee di forza entranti). Dato che il verso delle linee di forza dipende da quello della corrente, ne consegue che invertendo il verso di percorrenza della corrente nell’avvolgimento, si invertono le polarità del campo magnetico prodotto. Figura D1.6 Due spire accostate percorse da corrente: all’esterno e all’interno delle spire le linee di forza sono concordi, mentre nello spazio tra le spire esse sono discordi. + Figura D1.7 Solenoide rettilineo. S + N I I + − Il campo➝magnetico all’interno del solenoide si può ritenere costante e l’intensità del vettore B è data da: μNI B= l dove N è il numero di spire ed l è la lunghezza del solenoide. [D1.5] Induzione del campo magnetico prodotto da un solenoide rettilineo Modulo D • Elettromagnetismo, circuiti magnetici 234 L’espressione [D1.5], pur non essendo stata dimostrata analiticamente, si può giustificare intuitivamente, considerando che: • • • l’intensità del campo magnetico è direttamente proporzionale alla permeabilità del mezzo e all’intensità della corrente magnetizzante, così come avveniva per i campi prodotti da un conduttore e da una spira; all’aumentare del numero di spire aumenta B, in quanto la corrente, percorrendo le N spire, ripete per N volte la sua azione magnetizzante; l’intensità del campo magnetico è inversamente proporzionale alla lunghezza del solenoide, in quanto all’aumentare di l diventa più lungo il tratto da magnetizzare e, quindi, meno efficace l’azione della corrente. Se le spire vengono avvolte attorno a un supporto chiuso su se stesso, di forma circolare, si ottiene un solenoide toroidale (figura D1.8), nel quale le linee di forza sono tutte confinate all’interno delle spire. In questo caso le polarità N/S non sono più evidenti, a meno che non si pratichi un’interruzione nel supporto (detta traferro), le cui estremità costituiranno i poli N e S del magnete (figura D1.9). B I + r – I Figura D1.9 Solenoide toroidale con traferro. Figura D1.8 Solenoide toroidale. S − I N I + ➝ L’intensità del vettore B può ancora essere calcolata con la formula [D1.5]; indicando con r il raggio medio del toroide, la lunghezza l del solenoide sarà pari a quella della circonferenza media e, quindi, il valore di B relativo alla linea di forza centrale sarà dato da: Induzione del campo magnetico prodotto da un solenoide toroidale B= μNI 2π r [D1.6] Dato che la differenza di lunghezza tra le varie linee di forza è trascurabile, si può ritenere che il valore di B calcolato con la [D1.6] sia costante per tutti i punti interni al toroide. ESEMPIO 5 Calcolare il numero di spire occorrente affinché all’interno di un solenoide rettilineo avvolto su un nucleo di materiale avente μ ≅ μ0, di lunghezza 15 cm, si crei un campo di induzione magnetica B = 0,01 T quando la corrente magnetizzante è pari a 20 A. ■ Se si ricava N dall’espressione [D1.5] si ha: N= 0, 01 × 0,15 Bl = ≅ 60 spire μ I 1, 257 × 10 −6 × 20 D1 • Grandezze magnetiche e loro legami, circuiti magnetici Su un solenoide toroidale, di raggio medio r = 10 cm, sono avvolte 100 spire percorse dalla corrente I = 5 A. Calcolare il valore dell’induzione magnetica nei due casi seguenti: a) spire avvolte su un nucleo con permeabilità magnetica circa pari a quella del vuoto; b) spire avvolte su un nucleo con permeabilità pari a 1000 μ0. ■ Per entrambi i casi si può usare la formula [D1.6], ottenendo: caso a B= μ N I 1, 257 × 10 −6 × 100 × 5 = = 1 × 10 −3 T 2π r 2 π × 0,10 caso b B= μ N I 1000 × 1, 257 × 10 −6 × 100 × 5 = =1T 2π r 2 π × 0,10 Come era logico attendersi, nel secondo caso il campo ottenuto ha un’induzione magnetica di valore 1000 volte superiore rispetto al primo, a conferma dell’importanza della permeabilità magnetica del materiale. D1.5 Forza magnetomotrice e forza magnetizzante μNI che esprime l’intensità del vettore l ➝ induzione B all’interno di un solenoide rettilineo, si possono definire altre due grandezze che interessano lo studio dei circuiti magnetici. Riprendendo in esame la formula B = Il prodotto: Fm = N I [D1.7] tra il numero di spire e l’intensità della corrente magnetizzante è detto forza magnetomotrice (f.m.m.). La sua unità di misura è l’ampere, dato che il numero di spire è adimensionato. Nella terminologia pratica si usa però misurare la f.m.m. in amperspire (Asp), per mettere in risalto la funzione di N. Analogamente alla f.e.m., che è la grandezza che produce la circolazione della corrente in un circuito elettrico, la f.m.m. deve essere intesa come la grandezza che produce la magnetizzazione di un circuito magnetico. Il rapporto: H= Fm N I = l l [D1.8] tra la f.m.m. e la lunghezza della linea di forza sulla quale essa agisce può essere definito come la forza magnetizzante e rappresenta il valore della f.m.m. per unità di lunghezza della linea di forza. Dalla [D1.8] si ricava immediatamente la sua unità di misura, che è l’amperspire su metro (Asp/m), equivalente all’ampere su metro (A/m). 235 ESEMPIO 6 Modulo D • Elettromagnetismo, circuiti magnetici 236 Sostituendo l’espressione di H nella [D1.5] si ricava il legame tra B e H: Legame tra induzione magnetica e forza magnetizzante B = μH [D1.9] L’espressione [D1.9], pur essendo stata ricavata per un caso particolare, è del tutto generale e stabilisce la relazione tra l’induzione magnetica e la forza magnetizzante per ogni punto del campo magnetico. Il rapporto fra le due grandezze, pari al valore della permeabilità magnetica μ, dipende solo dal tipo di materiale entro il quale si sviluppa il campo magnetico. Le relazioni [D1.8] e [D1.9] possono essere interpretate nel seguente modo: • la corrente elettrica che circola in una bobina di N spire produce una forza magnetizzante H direttamente proporzionale alla f.m.m. Fm = NI e inversamente proporzionale alla lunghezza della linea di forza interessata da tale f.m.m.; nel linguaggio tecnico si parla di linea di forza concatenata con le N spire della bobina (figura D1.10), nel senso che la linea di forza passa attraverso tutte le spire della bobina; I Figura D1.10 La linea di forza 1 è concatenata con le N spire della bobina; la linea 2 solo con una parte delle spire. I N 2 1 • • la forza magnetizzante H non dipende dal tipo di materiale entro cui si sviluppa il campo magnetico; l’intensità del campo magnetico creato, indicata tramite il modulo del vettore indu➝ zione magnetica B , dipende, invece, in misura direttamente proporzionale dalla permeabilità del materiale magnetico, vale a dire che la stessa forza magnetizzante H produce effetti diversi a seconda del mezzo magnetico interessato dal campo. L’espressione [D1.9] può anche essere scritta in forma vettoriale: ur ur u B=μ H Legame➝➝ tra i➝➝ vettori B e H [D1.10] ➝ ➝ In questo modo si introduce il vettore H che, essendo legato a B da una grandezza scalare positiva, avrà le seguenti caratteristiche: • • ➝ direzione e verso coincidenti con quelli del vettore B ; ➝ intensità legata a quella di B dalla relazione: H= ESEMPIO 7 B μ [D1.11] Calcolare il valore della f.m.m. e della forza magnetizzante relative allÕesempio 6. ■ Usando le formule [D1.7] e [D1.8] si ha: Fm = NI = 100 × 5 = 500 Asp H = NI NI 500 Asp = = = 796 l 2 π r 2 π 0,1 m 237 D1 • Grandezze magnetiche e loro legami, circuiti magnetici D1.6 Permeabilità magnetica relativa, classificazione dei materiali magnetici Nel paragrafo 1.2 sono state introdotte la permeabilità magnetica μ di un materiale e quella del vuoto μ0 = 4 π × 10–7 H/m, detta permeabilità magnetica assoluta. Riferendo il valore della permeabilità magnetica di un materiale a quella del vuoto, si ottiene la permeabilità magnetica relativa, data dal rapporto: μr = μ μ0 [D1.12] Definizione di permeabilità magnetica relativa che indica quante volte la permeabilità del materiale considerato è maggiore di quella del vuoto, presa come riferimento. È evidente che la permeabilità relativa, essendo un rapporto tra grandezze che hanno la stessa unità di misura, è un numero adimensionato. A parità di forza magnetizzante H, l’induzione magnetica B creata in un materiale di permeabilità μ e l’induzione B0 creata nel vuoto sono legate dal rapporto: B μH μ = = = μr B0 μ0 H μ0 e, quindi: B = μr B0 [D1.13] A seconda del valore di μr, i materiali magnetici possono essere classificati come di seguito indicato. • • • Materiali diamagnetici, per i quali si ha μr < 1 (μ < μ0; B < B0): in questo caso il campo prodotto nel materiale è meno intenso di quello che si produrrebbe nel vuoto, in quanto il materiale stesso si oppone alla magnetizzazione. Hanno tale comportamento, per esempio, l’acqua, l’argento e il rame. È da tenere presente che il comportamento diamagnetico non è mai vistoso, nel senso che la permeabilità relativa, anche se inferiore a 1, non si discosta molto dall’unità. Per esempio, la permeabilità relativa del rame è pari a 1 – 10 × 10–6. Materiali paramagnetici, per i quali si ha μr > 1 (μ > μ0; B > B0): in questo caso il campo prodotto nel materiale è più intenso di quello che si produrrebbe nel vuoto, in quanto il materiale stesso favorisce la magnetizzazione. Comportamento paramagnetico è presentato dall’alluminio, dal platino e, in misura molto limitata, dall’aria, per la quale si considera, in pratica, μ = μ0. Anche il comportamento paramagnetico è, in genere, poco vistoso e la permeabilità relativa supera di poco l’unità. Per esempio, nel caso dell’alluminio, si ha: μr = 1 + 22 × 10–6. Materiali ferromagnetici, per i quali si ha μr >> 1 (μ >> μ0; B >> B0): per questi materiali il comportamento paramagnetico è molto accentuato, dato che hanno valori della permeabilità migliaia di volte più elevati di quella del vuoto. Il loro uso consente di ottenere induzioni molto intense con limitati valori di H e, quindi, di corrente magnetizzante. Tra i metalli il più importante materiale ferromagnetico è il ferro (da cui la denominazione attribuita a questi materiali); hanno questo comportamento anche il nichel e il cobalto. Nelle applicazioni pratiche non vengono usati metalli allo stato puro, ma numerose leghe, generalmente a base di ferro, e materiali particolari, denominati ferriti. Tutti i materiali ferromagnetici perdono le loro peculiari caratteristiche e si comportano come paramagnetici al disopra di una certa temperatura, detta temperatura di Curie, che è una grandezza tipica del materiale. Per esempio, il ferro ha una temperatura di Curie di 770 °C. Classificazione dei materiali magnetici Modulo D • Elettromagnetismo, circuiti magnetici 238 D1.7 Caratteristica di magnetizzazione Si consideri (figura D1.11) un nucleo di materiale magnetico su cui è avvolta una bobina di N spire, percorsa dalla corrente I. Sul nucleo agirà una f.m.m. Fm = NI, che darà luogo a una forza magnetizzante H = Fm/l, essendo l la lunghezza della linea di forza media concatenata con la bobina. All’interno del nucleo verrà prodotto un campo magnetico di induzione B = μH, dipendente dal valore della permeabilità magnetica. Lunghezza media ( ) Numero di spire N H= Figura D1.11 Forza magnetomotrice Fm e forza magnetizzante H. I Fm = NI Fm I + − Supponendo di far variare la corrente I, cambieranno, di conseguenza, la f.m.m. Fm e la forza magnetizzante H, entrambe in modo direttamente proporzionale alla corrente. La variazione dell’induzione magnetica B sarà legata, oltre che ai valori assunti da H, anche a quelli di μ; si possono avere i seguenti due casi: • • per i materiali diamagnetici e paramagnetici la permeabilità magnetica si mantiene costante al variare di H; la legge B = μH, analoga all’equazione y = mx, rappresenterà allora l’equazione di una retta passante per l’origine del piano cartesiano avente H come ascisse e B come ordinate; per i materiali ferromagnetici la permeabilità magnetica non è costante al variare di H e il legame tra B e H non è più di tipo lineare. Il grafico che descrive l’andamento dell’induzione magnetica al variare della forza magnetizzante prende il nome di caratteristica di magnetizzazione. Nel caso di materiali con μ costante si ha l’andamento lineare di figura D1.12, in cui la pendenza della retta è proporzionale al valore della permeabilità. B μ μ B= Figura D1.12 Caratteristica di magnetizzazione di un materiale con μ costante. O H H Nei materiali ferromagnetici il fenomeno della magnetizzazione è più complesso e non si svolge linearmente, in quanto la permeabilità varia con il grado di magnetizzazione del materiale; nel caso di materiali non precedentemente magnetizzati si ottiene 239 D1 • Grandezze magnetiche e loro legami, circuiti magnetici una curva di prima magnetizzazione, avente la forma tipica mostrata nella figura D1.13, in cui sono distinguibili vari tratti. Nel primo tratto (fino al punto A) l’induzione aumenta poco al variare di H, a causa di una permeabilità magnetica iniziale piuttosto bassa. Nel tratto A-B la caratteristica diventa pressoché lineare e presenta la massima pendenza: questo significa che, a parità di incremento ΔH della forza magnetizzante, si ha il massimo incremento ΔB dell’induzione. Aumentando il valore di H oltre il punto B, l’induzione aumenta ancora, ma con incrementi sempre più piccoli, fino a quando, oltre il tratto B-C (detto ginocchio della curva), interviene il fenomeno della saturazione magnetica e il materiale si comporta come paramagnetico: l’induzione aumenta pochissimo, anche incrementando notevolmente il valore di H, e la curva prosegue linearmente, con pendenza circa uguale a quella di magnetizzazione del vuoto (linea tratteggiata). In termini fisici la saturazione è dovuta al fatto che i vari domini magnetici in cui il materiale può essere suddiviso sono ormai tutti orientati e non possono essere ulteriormente magnetizzati; il contributo del materiale al campo magnetico totale raggiunge il suo massimo e l’ulteriore magnetizzazione è dovuta solo alla forza magnetizzante della bobina. Dall’esame della caratteristica di magnetizzazione è possibile trarre un’interpretazione geometrica della permeabilità magnetica. Considerando, infatti, il grafico di figura D1.14, si ha che il termine: tg α = PF B = =μ OF H rappresenta proprio la permeabilità del materiale quando è magnetizzato nel punto P della caratteristica. Facendo variare P lungo tutta la caratteristica di magnetizzazione si vede che tg α varia, raggiunge un punto massimo e poi decresce, secondo l’andamento rappresentato nella figura D1.14. B B C B P ΔB B0 = μ0H A O ΔH Figura D1.13 Caratteristica di magnetizzazione di un materiale ferromagnetico. α H O F μ = f(H) H Figura D1.14 Andamento qualitativo della permeabilità di un materiale ferromagnetico. I valori della permeabilità magnetica e della forza magnetizzante, corrispondenti a determinati valori di induzione magnetica, sono riportati, per i materiali ferromagnetici di più comune impiego, nella tabella D1.1 della pagina successiva. Per “lamiere normali” si intendono quelle composte dalla lega ferro-carbonio (acciaio normale), senza l’aggiunta di silicio; comunemente si parla di “nucleo in ferro”, anche se sarebbe più corretto il termine “acciaio”. Le “lamiere al silicio” sono invece formate da una lega ferro-carbonio-silicio, mentre le “lamiere a cristalli orientati” sono quelle sottoposte a particolari procedimenti tecnologici che ne esaltano le proprietà magnetiche in una determinata direzione di magnetizzazione. Significato geometrico di μμ Modulo D • Elettromagnetismo, circuiti magnetici Tabella D1.1 Caratteristiche di magnetizzazione di alcuni materiali ferromagnetici e dell’aria Induzione magnetica 240 Materiale AcciaIo fuso e ferro fucinato μμ r Ghisa H Lamiere normali μμ r μμ r μμ r μμ r H = B μ0 (T) (A/m) 0,10 0,20 0,30 0,40 70 90 100 120 1140 1770 2390 2650 200 450 800 1300 400 350 300 245 45 50 60 70 1770 3180 4980 4550 80 100 125 145 1000 1590 1910 2200 Ð Ð Ð Ð Ð Ð Ð Ð 80 000 160 000 240 000 320 000 0,50 0,60 0,70 0,80 150 170 220 270 2840 2810 2530 2360 2000 2800 4000 5500 200 170 140 115 90 130 170 230 4420 3670 3280 2770 160 180 200 250 2500 2650 2800 2550 Ð Ð Ð Ð Ð Ð Ð Ð 400 000 480 000 560 000 640 000 0,90 1,00 1,10 1,20 320 400 500 620 2240 1990 1750 1540 8000 11 000 15 000 20 000 90 72 58 48 330 470 630 800 2170 1700 1390 1200 310 400 500 700 2310 2000 1750 1360 Ð 40 58 75 Ð 20 000 15 100 12 700 720 000 800 000 880 000 960 000 1,30 1,40 1,50 1,60 850 1200 2000 3500 1220 930 600 365 Ð Ð Ð Ð Ð Ð Ð Ð 1050 1350 1800 3100 990 830 660 410 1200 2300 4000 7500 860 480 300 170 88 100 140 450 11 800 11 140 8 500 2 830 1 040 000 1 120 000 1 200 000 1 280 000 1,70 1,80 1,90 2,00 6000 10 000 16 000 25 000 225 140 95 64 Ð Ð Ð Ð Ð Ð Ð Ð 5200 9000 14 800 30 000 260 160 100 53 14 000 24 000 Ð Ð 100 60 Ð Ð 1 600 Ð Ð Ð 850 Ð Ð Ð 1 360 000 1 440 000 1 520 000 1 600 000 (A/m) H Aria H (A/m) H Lamiere a cristalli orientati B (A/m) H Lamiere al silicio (A/m) (A/m) D1.8 Isteresi magnetica Un altro fenomeno peculiare dei materiali magnetici • lÕisteresi magnetica: magnetizzando un nucleo ferromagnetico e annullando poi la forza magnetizzante H, il materiale rimane magnetizzato con una induzione residua Br, anche in assenza di corrente magnetizzante. Per illustrare tale fenomeno si supponga di magnetizzare un nucleo di materiale ferromagnetico (per esempio, quello di figura D1.11) e di riportare su un grafico cartesiano le relative coppie di valori B-H, ipotizzando che la corrente magnetizzante possa variare sia in intensitˆ (da zero a IM) che come verso di percorrenza dellÕavvolgimento, determinando, di conseguenza, una forza magnetizzante variabile tra gli estremi +HM e ÐHM; il cambiamento di segno implica anche lÕinversione delle linee di forza del campo magnetico allÕinterno del nucleo. Con riferimento al grafico di figura D1.15, si ha che inizialmente, facendo variare H da zero a +HM, si ottiene lÕandamento della curva di prima magnetizzazione O-a, al termine della quale lÕinduzione magnetica assume il valore +BM. Facendo diminuire il valore della corrente, la forza magnetizzante si riduce, il materiale si smagnetizza e si riduce di conseguenza il valore dellÕinduzione, seguendo per˜ un andamento diverso dal precedente (curva a-b), caratterizzato da valori di B pi• elevati, a paritˆ di H, rispetto alla prima magnetizzazione. Annullando H (corrente nulla nella bobina) permane una induzione residua Br, dipendente dal tipo di materiale, ossia il nucleo magnetico rimane magnetizzato anche in assenza di una causa esterna (punto b del grafico). 241 D1 • Grandezze magnetiche e loro legami, circuiti magnetici B +BM Br a –Hc b –HM c +HM H f +Hc O e d –Br –BM Figura D1.15 Ciclo di isteresi di un materiale ferromagnetico. Questo comportamento, verificabile sperimentalmente, è giustificato dal fatto che una parte dei domini magnetici che costituiscono il nucleo rimangono orientati nella precedente direzione di magnetizzazione, anche in assenza della forza magnetizzante esterna. Invertendo il senso della corrente e facendone aumentare l’intensità fino a IM, il valore di H passa da zero a –HM, a cui corrisponde l’induzione –BM, secondo l’andamento della curva b-d. Il valore –Hc che produce l’annullamento dell’induzione (punto c) è detto forza coercitiva, dicitura derivata dal verbo “coercire” che significa forzare, costringere. Esso è, infatti, il valore della forza magnetizzante che determina la smagnetizzazione forzata del nucleo magnetico. Riducendo fino all’annullamento il valore della corrente, diminuisce fino a zero il valore di H (curva d-e), però il nucleo resta magnetizzato con induzione residua negativa –Br (le linee di campo hanno verso opposto al precedente). Per smagnetizzare completamente il nucleo si deve far crescere positivamente H fino al valore della forza coercitiva +Hc (punto f). Facendo ulteriormente aumentare fino ad HM la forza magnetizzante, il nucleo si magnetizza nuovamente e si ritorna al punto a di induzione +BM, seguendo la curva f-a. Ripetendo le vicende descritte, senza variare il valore HM, le fasi di magnetizzazione e smagnetizzazione si ripetono identicamente alle precedenti, salvo la curva di prima magnetizzazione, che non verrà più percorsa. L’insieme delle curve a-b-c-d e d-e-f-a viene detto ciclo d’isteresi, denominando come isteresi magnetica il complesso dei fenomeni che accompagnano la magnetizzazione ciclica dei materiali ferromagnetici. La forma effettiva del ciclo d’isteresi dipende dal tipo di materiale ferromagnetico, di cui costituisce una caratteristica peculiare. In particolare, vengono denominati materiali duri quelli con elevata forza coercitiva e materiali dolci quelli che si smagnetizzano facilmente, in quanto aventi piccoli valori di Hc. D1.9 Flusso magnetico Si consideri (figura D1.16) un campo magnetico di induzione B costante, con linee di forza rettilinee e parallele e si supponga di disporre, perpendicolarmente al campo stesso, una superficie che abbracci le linee di forza del campo. 90° B Figura D1.16 Flusso magnetico: caso della superficie perpendicolare ➝ al vettore B . Modulo D • Elettromagnetismo, circuiti magnetici 242 Si definisce flusso magnetico Φ relativo alla superficie considerata il prodotto dell’intensità del vettore induzione per l’area della superficie perpendicolare alle linee di campo: Φ = ΒS [D1.14] L’unità di misura del flusso magnetico è il weber (Wb); dalla [D1.14] si ha: 1 Wb 1 Wb = 1 T × 1 m 2 1T= 1 m2 e quindi il flusso di 1 Wb si ha quando l’induzione di 1 T interessa la superficie di 1 m2. Il flusso magnetico è una grandezza che indica, in un certo senso, il numero di linee di forza (che si possono denominare, a questo punto, anche linee di flusso) che si concatenano con una superficie normale alla loro direzione. Infatti, supponendo per convenzione che al valore B = 1 T corrisponda una certa densità di linee di flusso (numero di linee per unità di superficie), il prodotto Φ = BS indicherà il numero totale di linee di flusso che interessano la superficie considerata. L’esame della relazione [D1.14] porta alle seguenti conclusioni: • • • Figura D1.17 Aumentando la sezione del tubo di flusso, l’induzione magnetica diminuisce. il flusso magnetico, a parità di superficie, aumenta con l’induzione magnetica, in quanto sulla superficie interessata si ha una maggiore densità di linee di flusso; il flusso magnetico, a parità di induzione, aumenta con l’area della superficie, in quanto, a parità di densità di linee di flusso, una superficie maggiore abbraccerà un maggior numero di linee; a parità di flusso magnetico l’induzione è inversamente proporzionale alla superficie; nella figura D1.17 le due superfici si concatenano con lo stesso flusso e quindi dovrà essere B1S1 = B2S2. S1 B2 S2 B1 Φ1 = Φ Φ2 B 1 S 1 = B 2 S 2 Φ S 2 > S 1 ⇒ B2 < B1 Φ ➝ Superficie non perpendicolare al vettore B ➝ Se la superficie piana considerata forma col vettore B un angolo α diverso da 90° (figura D1.18 a), nella [D1.14] si deve considerare l’area della superficie che si ottiene ➝ proiettandola su un piano perpendicolare a B . α Figura D1.18 a, b Calcolo del flusso magnetico nel caso α ≠ 90°. B b b′ b a a) α α b′ = b senα b) Nell’esempio considerato la dimensione a rimane inalterata, mentre la dimensione b diventa b ′ = b senα, come evidenziato nella figura D1.18 b. 243 D1 • Grandezze magnetiche e loro legami, circuiti magnetici La nuova superficie sarà pari a S ′ = a b senα = S senα e il flusso magnetico sarà dato da: Φ = BS senα [D1.15] Flusso magnetico per una superficie inclinata di➝αα rispetto a B L’espressione [D1.15] è una formula generale, nella quale rientra la [D1.14] come caso particolare (α = 90°; senα = 1); nel caso che sia α = 0° (superficie parallela alle linee di flusso) si ha Φ = 0, in quanto nessuna linea di flusso si concatena con la superficie. Una spira elettrica di forma rettangolare, con lati a = 5 cm e b = 10 cm, è posta in un campo magnetico di induzione B = 0,6 T. Calcolare il flusso magnetico quando l’angolo α vale: 30°, 45°, 60°, 90°. ESEMPIO 8 ■ La superficie della spira è pari a: S = ab = 5 × 10 −2 × 10 × 10 −2 = 50 × 10 −4 m 2 La funzione trigonometrica senα vale, nei casi indicati: sen 30° = 0,5 sen 45° = 0,707 sen 60° = 0,866 sen 90° = 1 Applicando la formula [D1.15] nei quattro casi richiesti, si ha: Φ1 = BS sen 30°=0,6 × 50 × 10 −4 × 0, 5 = 15 × 10 −4 Wb Φ2 = BS sen 45°=0,6 × 50 × 10 −4 × 0, 707 = 21, 2 × 10 −4 Wb Φ3 = BS sen 60°=0,6 × 50 × 10 −4 × 0, 866 = 26 × 10 −4 Wb Φ4 = BS sen 90°=0,6 × 50 × 10 −4 × 1 = 30 × 10 −4 Wb Come era lecito attendersi, il flusso magnetico maggiore si ha nel caso di spira perpendicolare al vettore induzione. D1.10 Riluttanza e permeanza, legge di Hopkinson Si consideri un nucleo magnetico costituito da un materiale di permeabilità magnetica μ, con sezione perpendicolare alle linee di flusso di valore S costante e lunghezza media l, sul quale è avvolta una bobina di N spire, percorse dalla corrente I. Nella figura D1.19 è stato rappresentato un nucleo toroidale, ma nulla cambia nel caso di un nucleo di forma diversa. S N I I − + Il flusso magnetico che si crea nel nucleo è dato da: Φ = BS = μ HS = μ Fm S l Figura D1.19 Nucleo toroidale di sezione circolare. Modulo D • Elettromagnetismo, circuiti magnetici 244 Il fattore: ℘= μS l [D1.16] è detto permeanza magnetica del nucleo e dipende dalle caratteristiche magnetiche del materiale e dalle dimensioni geometriche del nucleo. La grandezza reciproca della permeanza, data da: ℜ= 1 l = ℘ μS [D1.17] è detta riluttanza magnetica del nucleo e dipende anch’essa dalle caratteristiche magnetiche e dalle dimensioni del nucleo stesso. Sostituendo la [D1.16] e la [D1.17] nell’espressione del flusso, si ottengono due diverse relazioni tra il flusso magnetico nel nucleo e la forza magnetomotrice del circuito magnetizzante, che esprimono ambedue, in forma matematica, la legge di Hopkinson dei circuiti magnetici: Φ = ℘Fm Espressioni della legge di Hopkinson Φ= [D1.18] Fm ℜ [D1.19] Dall’espressione [D1.19] si deduce che la riluttanza è una grandezza che indica l’opposizione di un nucleo magnetico a farsi magnetizzare; infatti, all’aumentare di ℜ diminuisce il flusso magnetico prodotto da una data f.m.m. e quindi, se è costante S, diminuisce l’induzione B. L’aumento di ℜ implica la diminuzione di℘ e quindi la permeanza magnetica è una grandezza che indica la facilità di magnetizzazione di un nucleo magnetico; essa rappresenta, per la [D1.18], il valore del flusso magnetico per unità di f.m.m. Entrambe queste grandezze sono legate alla permeabilità magnetica e alle dimensioni del nucleo. In particolare, dall’esame delle espressioni [D1.16] e [D1.17] si deduce che: • all’aumentare di μ la permeanza aumenta e la riluttanza diminuisce, in accordo con il significato di permeabilità, che indica proprio la facilità di magnetizzazione di un materiale magnetico; • all’aumentare di S la permeanza aumenta e la riluttanza diminuisce, in quanto, a parità di altre condizioni, il flusso magnetico aumenta; • all’aumentare di l la permeanza diminuisce e la riluttanza aumenta, dato che diminuisce, a parità di f.m.m., la forza magnetizzante H = Fm/l agente sul nucleo. La legge di Hopkinson consente di stabilire un’analogia tra circuiti magnetici ed elettrici, secondo la seguente corrispondenza: flusso Φ f.m.m. Fm riluttanza ℜ permeanza ℘ ⇔ ⇔ ⇔ ⇔ corrente I tensione V resistenza R conduttanza G legge di Hopkinson Φ =℘Fm = Fm/ℜ ⇔ legge di Ohm I = GV = V/R Per questa ragione la legge di Hopkinson è detta anche legge di Ohm magnetica. 245 D1 • Grandezze magnetiche e loro legami, circuiti magnetici Unità di misura Per definire in modo appropriato l’unità di misura della permeanza e della riluttanza si può partire dalla seguente relazione, che verrà chiarita nel capitolo seguente, quando si troverà un legame tra la tensione indotta in un circuito e la variazione del flusso magnetico che lo interessa: 1 Wb = 1 V × 1 s Dalla relazione [D1.18] si ricava: Φ [℘] = [F ] [ m] = Vs =Ωs=H A dove per la f.m.m. è stato usato l’ampere e non l’amperspire, dato che il numero di spire è, in realtà, adimensionato ed è stata introdotta una nuova unità di misura, l’henry (H), pari a: 1 H = 1 Ω × 1 s. Per la riluttanza, essendo ℜ = 1/℘, si avrà: [ℜ ] = H −1 Quanto sopra consente anche di giustificare l’uso dell’henry su metro come unità di ℘l misura della permeabilità; essendo μ = si ricava infatti: S [μ] = Hm H = m2 m Un nucleo di forma toroidale, con sezione circolare, è costituito da materiale ferromagnetico che presenta una permeabilità relativa pari a 1500 quando l’intensità del vettore induzione è di 1 T. Il toroide ha diametro interno 16 cm e diametro esterno 20 cm. Calcolarne la permeanza e la riluttanza; calcolare, inoltre, il flusso magnetico e la f.m.m. necessaria per ottenere B = 1 T. ESEMPIO 9 ■ Rappresentando il nucleo in sezione, si ottiene il disegno di figura D1.20, nel quale sono evidenziati il diametro interno Di, quello esterno De, il diametro medio Dm corrispondente alla linea di forza centrale, e il diametro d della sezione del nucleo, perpendicolare alle linee di forza. d Con semplici relazioni geometriche si ottiene: Dm = d= De + Di 20 + 16 = = 18 cm = 0,18 m 2 2 De Di 20 16 − = − = 2 cm 2 2 2 2 l = π Dm = π × 0,18 = 0, 565 m S= π d 2 π × 0, 02 2 = = 3,14 × 10 −4 m 2 4 4 Figura D1.20 Esempio 9. La permeabilità del nucleo magnetico è pari a: μ = μ0 μr = 1, 257 × 10 −6 × 1500 = 1, 886 × 10 −3 H m Con le espressioni [D1.16] e [D1.17] si calcolano la permeanza e la riluttanza: ℘= μ S 1, 886 × 10 −3 × 3,14 × 10 −4 = = 10, 5 × 10 −7 H l 0, 565 ℜ= Di Dm De l 1 1 = = = 9, 52 × 10 5 H −1 μ S ℘ 10, 5 × 10 −7 Modulo D • Elettromagnetismo, circuiti magnetici 246 Il flusso magnetico nel nucleo è pari a: Φ = BS = 1 × 3,14 × 10 −4 = 3,14 × 10 −4 Wb La f.m.m. necessaria a produrre l’induzione di 1 T si ricava, con la legge di Hopkinson, mediante la formula inversa della [D1.19]: Fm = ℜΦ = 9, 52 × 10 5 × 3,14 × 10 −4 = 299 Asp Questo valore, pari anche a NI, serve poi per dimensionare la bobina magnetizzante. ESEMPIO 10 Ripetere l’esempio 9 nel caso che il nucleo toroidale sia costituito da materiale non ferromagnetico, con μ ≅ μ0. ■ Le dimensioni geometriche del nucleo non cambiano, mentre per le altre grandezze si ricava: μ ≅ μ0 = 1, 257 × 10 −6 ℘= H m l 1 1 μ S 1, 257 × 10 −6 × 3,14 × 10 −4 = = = 0,143 × 1010 H −1 = = 6, 98 × 10 −10 H ℜ = μ S ℘ 6, 98 × 10 −10 l 0, 565 Fm = ℜΦ = 0,143 × 1010 × 3,14 × 10 −4 = 449 × 10 3 Asp Φ = BS = 1 × 3,14 × 10 −4 = 3,14 × 10 −4 Wb Dai risultati ottenuti si vede che, a causa della minore permeabilità, la permeanza è diminuita e la riluttanza è aumentata; il flusso magnetico è rimasto costante, ma la f.m.m. necessaria per ottenerlo è aumentata. Se si eseguono i calcoli di confronto si vedrà che gli aumenti e le diminuzioni sono proprio in rapporto 1:1500, che è il valore della permeabilità relativa. ESEMPIO 11 Mediante un flussometro (strumento per misurare il flusso magnetico) e un amperometro sono stati misurati i valori Φ = 2 mWb nel nucleo magnetico di un solenoide e I = 5 A nella bobina magnetizzante, composta da 500 spire. Calcolare la riluttanza e la permeanza del circuito magnetico. ■ Dalla legge di Hopkinson scritta nella forma [D1.19] si ricava, come formula inversa: ℜ= Fm NI 500 × 5 = = = 1, 25 × 10 6 H −1 Φ Φ 2 × 10 −3 e, quindi: ℘= 1 1 = = 0, 8 × 10 −6 H ℜ 1, 25 × 10 6 D1.11 Legge della circuitazione magnetica NI che consente di calcolare la forza magnetizzante, sia l per un solenoide rettilineo che toroidale, dando l’opportuno valore a l. Da essa si ricava facilmente l’espressione: Si consideri la relazione H = Fm = NI = Hl che sancisce l’uguaglianza tra la f.m.m. e il prodotto Hl. [D1.20] 247 D1 • Grandezze magnetiche e loro legami, circuiti magnetici All’espressione [D1.20] si può dare un’interpretazione più generale: considerata una linea di forza chiusa, scomponibile in➝tratti elementari di lunghezza Δl1, Δl2, …, Δli, …, Δln, per ognuno dei quali il vettore H agisce nella direzione della linea di forza, con intensità H1, H2, …, Hi, …, Hn, vale la relazione: n FmT = ∑ H i Δli [D1.21] i =1 Legge della circuitazione magnetica dove il primo termine è la f.m.m. totale agente lungo la linea chiusa, somma delle f.m.m. di tutte le bobine magnetizzanti concatenate con la linea considerata, mentre il secondo termine, pari alla somma dei prodotti tra il valore assunto dalla forza magnetizzante e la lunghezza del tratto in cui tale valore si mantiene costante, è detta circui➝ tazione del vettore H . La legge precedente prende il nome di legge della circuitazione magnetica e consente di calcolare la f.m.m. necessaria per ottenere un determinato valore della forza magnetizzante nei vari tratti di un circuito magnetico. È importante osservare che la f.m.m. totale va calcolata tenendo conto del segno dei vari contributi, nel senso che se una bobina esercita un’azione magnetizzante opposta a quella assunta come positiva, la sua f.m.m. va considerata negativa nel computo della f.m.m. totale. Nel nucleo magnetico di figura D1.21, di spessore costante e permeabilità relativa uguale a 1500, la lunghezza della linea di flusso media è pari a lm = 20 cm e la lunghezza della parte in aria (traferro) è δ = 1 mm. Se N1 = 100 spire e N2 = 20 spire, calcolare il valore della corrente I per avere una induzione al traferro di 0,5 T. + ESEMPIO I N1 δ N2 I – ■ Le due bobine sono collegate in serie, in quanto interessate dalla stessa corrente I. Tenendo conto del senso di avvolgimento e del verso di percorrenza della corrente, si vede che la loro azione magnetizzante è concorde ed è tale da orientare le linee di campo in senso orario. Per verificarlo basta porre il palmo della mano destra nel senso di percorrenza della corrente: il pollice indicherà il verso delle linee di forza. Le due f.m.m. si sommeranno e si avrà: FmT = Fm1 + Fm 2 = N1 I + N 2 I = ( N1 + N 2 ) I e, quindi, è come se agisse una sola bobina di (N1 + N2) spire. Figura D1.21 Esempio 12. 12 Modulo D • Elettromagnetismo, circuiti magnetici 248 L’intero percorso della linea di forza può essere diviso in due parti: • • una parte, di lunghezza l1 = lm − δ = 20 − 0,1 = 19, 9 cm = 0,199 m, che si svolge nel materiale ferromagnetico; una parte, di lunghezza l2 = δ = 1 mm = 1 × 10 −3 m , che si svolge in aria. I due tratti sono magneticamente in serie, ossia sono interessati dallo stesso valore del flusso magnetico; tutte le linee di forza, infatti, interessano sia il tratto in aria che quello nel materiale ferromagnetico. Φ Φ Le induzioni nei due tratti saranno pari a B1 = e B2 = . Le aree delle due sezioni S1 S2 trasversali alle linee di flusso sono praticamente uguali, in quanto il nucleo ha spessore costante ed è del tutto trascurabile il fenomeno magnetico per il quale, passando dalla parte in ferro a quella in aria, la larghezza del tubo di flusso tende ad aumentare (figura D1.22). Si può ritenere pertanto che sia: Φ S Quello che invece non è costante nei due tratti è il valore della forza magnetizzante, data dal rapporto B/μ, poiché il materiale ferromagnetico e l’aria hanno valori della permeabilità molto diversi tra loro. Tenendo conto del valore dato B = 0,5 T, per i due tratti si avranno i seguenti valori di H: B1 = B2 = B = Figura D1.22 Allargamento delle linee di flusso a causa dell’interruzione del circuito magnetico (traferro). H1 = 0, 5 Asp B B = = = 265, 2 m μ1 μ0 μr 1, 257 × 10 −6 × 1500 H2 = 0, 5 Asp B B = = = 398 × 10 3 −6 m μ2 μ0 1, 257 × 10 Il valore 1500 volte più elevato di H2 rispetto ad H1 testimonia la maggiore difficoltà che si incontra nel magnetizzare l’aria rispetto a un materiale ferromagnetico. Applicando la legge [D1.21] della circuitazione magnetica alla linea di forza media, concatenata con entrambe le bobine, si ha: FmT = H 1l1 + H 2 l2 ( N1 + N 2 ) I = H1l1 + H 2 l2 (100 + 20 ) I = 265, 2 × 0,199 + 398 × 10 3 × 1 × 10 −3 120 I = 52, 8 + 398 e, quindi: I= 52, 8 + 398 = 3, 76 A 120 È da notare che la f.m.m. necessaria per magnetizzare il traferro (398 Asp) è, in realtà, non molto maggiore di quella necessaria per la parte in ferro (52,8 Asp), nonostante l’elevata differenza tra i valori di H; questo è dovuto al fatto che la lunghezza del traferro è molto minore di quella del nucleo ferromagnetico. ESEMPIO 13 Ripetere l’esempio 12 nel caso che la bobina di N2 spire venga avvolta in senso opposto all’altra. ■ In questo caso le due f.m.m. sono discordi e, quindi, si ha: FmT = Fm1 – Fm 2 = N1 I – N 2 I = ( N1 – N 2 ) I = 80 I Tutto il resto dell’esercizio rimane uguale; dall’applicazione della legge della circuitazione si ricava: 52, 8 + 398 I= = 5, 64 A 80 I = 52, 8 + 398 80 La corrente necessaria per la magnetizzazione è, in questo caso, ovviamente maggiore, dato che una delle due bobine esercita un’azione smagnetizzante. D1 • Grandezze magnetiche e loro legami, circuiti magnetici 249 D1.12 Induttanza Una bobina elettrica di N spire, avvolta su un nucleo magnetico, che può essere anche di tipo non ferromagnetico come l’aria, costituisce un induttore. L’induttore può essere visto come un bipolo, dato che interagisce con il resto del circuito a cui è collegato mediante due morsetti (figura D1.23). Come il resistore è caratterizzato dalla resistenza e il condensatore dalla capacità, anche l’induttore ha un parametro che lo identifica, l’induttanza. Figura D1.23 Simbolo generale dell’induttore. L Per definire tale parametro si consideri il funzionamento dell’induttore: quando è percorso da una corrente di intensità costante I, esso produce un campo magnetico, le cui linee di forza si concatenano con le spire della bobina, come nel caso del solenoide rettilineo, che è un tipico esempio di induttore. Il prodotto: Φc = NΦ [D1.22] tra il flusso magnetico e il numero di spire della bobina è detto flusso concatenato. Per definizione si considera come induttanza il rapporto: L= Φc I [D1.23] tra il flusso concatenato e l’intensità della corrente che lo ha prodotto. Se nella [D1.23] si pone I = 1 A, si vede che numericamente L e Φc coincidono e, quindi, si può dire che l’induttanza rappresenta il valore del flusso concatenato per unità di corrente magnetizzante. L’equazione caratteristica dell’induttore è data da: Φc = LI [D1.24] Flusso concatenato in funzione della corrente Nel caso che sia L costante, la [D1.24] è l’equazione tipica di una retta passante per l’origine, del tipo y = mx, rappresentata nella figura D1.24. Φc Φc Φ O =L I I Figura D1.24 Caratteristica Φc = f (I ) per un induttore con L costante. Modulo D • Elettromagnetismo, circuiti magnetici 250 Applicando la legge di Hopkinson alla [D1.23] si ottiene: L= Φc ΝΦ N℘Fm N℘NI = = = Ι I I I L = N 2℘ = N2 ℜ [D1.25] Sostituendo nella [D1.25] l’espressione della permeanza, si ha anche: Espressione dell’induttanza in funzione dei parametri della bobina L= N 2 μS l [D1.26] formula che lega l’induttanza di una bobina alle sue caratteristiche costruttive. La [D1.26] mostra che l’induttanza aumenta con il numero di spire e con la sezione del nucleo su cui è avvolta la bobina, mentre diminuisce all’aumentare della lunghezza del nucleo. Il valore di L dipende anche, in modo direttamente proporzionale, da quello della permeabilità magnetica. È da rilevare inoltre che, per avere un’induttanza costante per tutti i valori della corrente magnetizzante, la permeabilità deve essere costante al variare del grado di magnetizzazione del nucleo. Ciò porta alla seguente conclusione: un induttore si comporta da bipolo lineare, presentando un’induttanza costante, solo quando è costante il valore della permeabilità del nucleo e, quindi, se il materiale usato non è di tipo ferromagnetico o se funziona solo sul tratto lineare della caratteristica di magnetizzazione. L’unità di misura dell’induttanza è l’henry (H); dalla [D1.25] si vede infatti che L, essendo legato a ℘ da un fattore adimensionato, deve avere la sua stessa unità di misura che è, appunto, l’henry. ESEMPIO 14 Calcolare l’induttanza di un solenoide rettilineo composto da 200 spire avvolte su un nucleo non ferromagnetico, di diametro 2 cm e lunghezza 10 cm. ■ La sezione del nucleo è pari a: S= π d 2 π × 22 = = 3,14 cm 2 = 3,14 × 10 −4 m 2 4 4 Usando la [D1.26] con μ ≅ μ0, si ottiene: L= ESEMPIO 15 N 2 μ S 200 2 × 1, 257 × 10 −6 × 3,14 × 10 −4 = = 1, 58 × 10 −4 H=0,158 mH 0,1 l Calcolare il numero di spire occorrente per avere L = 1 mH nel caso del solenoide dell’esempio 14. ■ Il valore di N si ricava con la formula inversa della [D1.26]: N= 1 × 10 −3 × 0,1 Ll = = 503 sppire 1, 257 × 10 −6 × 3,14 × 10 −4 μS 251 D1 • Grandezze magnetiche e loro legami, circuiti magnetici D1.13 Energia del campo magnetico Quando un circuito elettrico crea un campo magnetico vi è uno scambio di energia: il circuito, durante la fase di magnetizzazione, fornisce energia elettrica all’induttore, energia che, a magnetizzazione conclusa, resta immagazzinata nello spazio interessato dal campo magnetico a livello di energia potenziale, in grado di compiere lavoro, come avviene, per esempio, in un elettromagnete che attira un pezzo di ferro. Durante la smagnetizzazione, invece, l’energia viene restituita al circuito induttore. Per valutare analiticamente il valore dell’energia del campo magnetico si consideri un induttore lineare, di induttanza L costante, con le N spire percorse da una corrente variabile i. Facendo aumentare i da zero al valore finale I, il flusso concatenato ϕc varierà anch’esso da zero a Φc = LI, con la legge lineare ϕc = Li, rappresentata dal segmento di retta di figura D1.25. ϕc Φc I W = Φc 2 B A ΔW Δϕ c O im I Δi Figura D1.25 Induttore con L costante: l’area del triangolo OAB corrisponde all’energia magnetica. i Prendendo in esame l’incremento finito di flusso concatenato Δϕc e considerando il valore medio im della corrente in tale intervallo, l’area del rettangolo evidenziato rappresenta il prodotto Δϕc im. Esso equivale all’incremento di energia elettromagnetica che si ha nell’induttore, conseguente all’incremento del flusso concatenato. Che tale prodotto sia un’energia lo si può vedere esaminando le unità di misura: [Δϕ c im ] = Wb × A = V × s × A = W × s = J Si avrà, quindi: ΔW = Δϕ c im Per calcolare l’energia totale che, in seguito alla magnetizzazione del volume interno all’induttore, resta immagazzinata nel componente, occorre sommare tutti i contributi che si hanno quando il flusso concatenato passa da zero al valore Φc. La somma delle aree dei vari rettangoli corrisponde a quella del triangolo OAB e, quindi: W= Φc I 2 [D1.27] Energia magnetica [D1.28] Energia magnetica in funzione dell’induttanza Sostituendo l’espressione Φc = LI si ricava facilmente: 1 W = LI 2 2 L’energia immagazzinata in un induttore dipende, quindi, dalla sua induttanza e dal valore della corrente magnetizzante, che gioca un ruolo importante in quanto compare al quadrato: un aumento del doppio della I fa aumentare di quattro volte l’energia e così via. Modulo D • Elettromagnetismo, circuiti magnetici 252 1 CV 2 dell’energia del campo elet2 trico: la struttura matematica è la stessa, L e C hanno lo stesso ruolo, mentre vi è lo scambio tra V e I, dato che un condensatore si “carica in tensione”, a differenza dell’induttore, per il quale la grandezza che indica il livello di magnetizzazione è la corrente. Operando sulla [D1.27] con le leggi che legano le grandezze magnetiche, si ottengono altre utili espressioni dell’energia del campo magnetico: Si noti l’analogia tra la [D1.28] e la formula W = Altre espressioni dell’energia magnetica W= ESEMPIO 16 F Φ Φc I NΦ I = ⇒ W= m 2 2 2 [D1.29] FmΦ ℜΦΦ 1 1 Φ2 = ⇒ W = ℜΦ 2 = 2 2 ℘ 2 2 [D1.30] W= Calcolare l’energia magnetica immagazzinata in un induttore di induttanza L = 5 mH, quando la corrente vale 2 A. Calcolarne inoltre la riluttanza, sapendo che la bobina è composta da 100 spire. ■ Con la [D1.28] si calcola l’energia magnetica: 1 2 LI = 0, 5 × 5 × 10 −3 × 2 2 = 10 mJ 2 Il flusso magnetico è dato da: W = Φ= Φc LI 5 × 10 −3 × 2 = = = 0,1 mWb N N 100 La riluttanza del circuito magnetico si calcola con la formula inversa ricavabile dalla [D1.30]: ℜ= 2 W 2 × 10 × 10 −3 −1 6 = 2 = 2 × 10 H Φ2 0,1 × 10 −3 ( ) Energia magnetica specifica Per energia magnetica specifica si intende il rapporto tra l’energia del campo magnetico e il volume del mezzo magnetico sede del campo stesso e quindi essa rappresenta l’energia magnetica per unità di volume, espressa in joule su metro cubo. Nel caso di un induttore di lunghezza l e sezione S, il volume è dato da lS e l’energia dalla [D1.29]. Tenendo conto che Fm = Hl e Φ = BS, si avrà: Ws = W FmΦ HlBS = = lS 2 lS 2 lS e, quindi: Energia magnetica specifica Ws = 1 BH 2 [D1.31] 253 D1 • Grandezze magnetiche e loro legami, circuiti magnetici Usando la relazione B = μH si ottengono le espressioni equivalenti: Ws = Ws = 1 μH 2 2 [D1.32] 1 B2 2 μ [D1.33] Nel caso di materiale magnetico con permeabilità costante, la legge B = μH è l’equazione di una retta passante per l’origine e la formula [D1.31] corrisponde all’area del triangolo evidenziato sulla caratteristica di magnetizzazione di figura D1.26. B Ws = BH 2 B O H H Figura D1.26 Materiale magnetico con μ costante: l’area evidenziata in colore corrisponde all’energia magnetica specifica. La corrispondenza tra l’area compresa fra la curva di magnetizzazione e l’asse delle ordinate e l’energia magnetica specifica vale, in realtà, anche se la caratteristica non è lineare (figura D1.27). B Ws B O H H Calcolare l’energia magnetica specifica del solenoide rettilineo dell’esempio 14, quando la corrente magnetizzante è pari a 5 A. ■ La forza magnetizzante è data da: H= Fm NI 200 × 5 Asp = = = 1 × 10 4 m l l 0,1 L’energia specifica si calcola con la [D1.32], ottenendo: Ws = 1 2 μ H 2 = 0, 5 × 1, 257 × 10 −6 × (10 4 ) = 62, 85 J m 3 2 Figura D1.27 Materiale ferromagnetico (μ variabile): l’area evidenziata in colore corrisponde all’energia magnetica specifica. ESEMPIO 17 Modulo D • Elettromagnetismo, circuiti magnetici 254 Energia persa nel ciclo d’isteresi Si consideri (figura D1.28) una parte del ciclo d’isteresi di un materiale ferromagnetico, composto dalla curva di magnetizzazione f-a e da quella di smagnetizzazione a-b. Durante le varie fasi del ciclo vi è uno scambio di energia tra il circuito esterno e l’induttore sede del campo magnetico, precisamente: • • durante la magnetizzazione il circuito esterno fornisce energia, che viene immagazzinata nello spazio sede del campo magnetico; durante la smagnetizzazione l’induttore restituisce energia al circuito. B BM Figura D1.28 Rappresentazione grafica degli scambi energetici durante il ciclo d’isteresi. g Energia restituita dal nucleo magnetico durante la smagnetizzazione a Energia che rimane nel nucleo magnetico b O f HM + H Energia fornita al nucleo magnetico durante la magnetizzazione Nel caso in esame l’energia specifica fornita durante la magnetizzazione corrisponde all’area della figura piana O-f-a-g, mentre quella restituita durante la smagnetizzazione è data dall’area della figura b-a-g. Dato che le due curve non coincidono, l’energia restituita è minore di quella fornita e la differenza corrisponde all’area della figura interna O-f-a-b. Considerando tutto il ciclo d’isteresi succede che per ogni ciclo la differenza tra l’energia specifica fornita dal circuito elettrico magnetizzante e quella restituita a tale circuito corrisponde all’area interna del ciclo d’isteresi ed è, quindi, tanto più elevata quanto maggiore è l’area del ciclo stesso. Questa energia si trasforma in calore, producendo il riscaldamento del nucleo magnetico. Il valore dell’energia persa nell’unità di tempo corrisponde a una potenza, detta perdita per isteresi magnetica. B BM Figura D1.29 In un materiale non ferromagnetico (μ costante) non vi sono né ciclo di isteresi né perdite per isteresi. – HM O HM H – BM Nei materiali non ferromagnetici, di permeabilità costante, il fenomeno non si verifica, in quanto, essendo le caratteristiche di magnetizzazione e smagnetizzazione lineari e coincidenti, non vi è isteresi e l’area interna alle curve è nulla (figura D1.29). Esercizi di verifica Esercizio 1 Un nucleo di materiale magnetico ha permeabilità magnetica costante, con μr = 1500. Il nucleo è di forma rettangolare, con dimensioni medie 20 × 15 cm e sezione 4 cm2; su di esso è montata una bobina, attraversata da una corrente di valore 0,5 A. Calcolare il numero di spire necessario per ottenere B = 0,5 T, il flusso magnetico, la forza magnetizzante, la permeanza, la riluttanza e l’induttanza. Supponendo di praticare nel nucleo un traferro di spessore 0,5 mm, calcolare la corrente necessaria per ottenere lo stesso valore di B, le energie magnetiche specifiche nel ferro e nel traferro e l’energia magnetica totale. A ; ℘ = 1,075 × 10–6 H; [Risultati: N = 372 spire; Φ = 2 ××10–4 Wb; H = 265,4 m ℜ = 9,3 ××105 H–1; L = 0,149 H; I ′ = 1,034 A; Ws0 = 99,5 kJ/m3; Ws1 = 66,4 J/m3; W = 0,0385 J] Esercizio 2 Un nucleo magnetico di forma toroidale, di sezione circolare, con De = 30 cm e Di = 25 cm, è composto da materiale non ferromagnetico, con permeabilità relativa circa pari a 1. Facendo circolare nell’avvolgimento una corrente di 2 A si ottiene un flusso magnetico di 2,5 μWb. Calcolare il numero di spire dell’avvolgimento, i valori dell’induzione e della forza magnetizzante, la riluttanza e la permeanza del nucleo, l’induttanza della bobina, l’energia magnetica totale. [Risultati: N = 1751 spire; B = 5,09 mT; H = 4053 A/m; ℜ = 14 ××108 H–1; ℘ = 7,143 × 10–10 H; L = 2,188 mH; W = 4,376 mJ] Esercizio 3 Un nucleo magnetico di forma toroidale, di sezione circolare, ha diametro esterno 18 cm e interno 14 cm. Il nucleo è costituito da acciaio fuso, presenta un traferro di spessore 0,2 mm ed è magnetizzato mediante una bobina di 500 spire. Calcolare la corrente necessaria per avere B = 0,7 T, il flusso magnetico, l’induttanza, l’energia magnetica totale, le energie specifiche del ferro e del traferro, la corrente magnetizzante necessaria per avere la stessa induzione in assenza di traferro. [Risultati: I = 0,444 A; Φ = 2,2 ××10–4 Wb; L = 0,248 H; W = 0,0244 J; Ws0 = 195 kJ/m3; Ws1 = 77 J/m3; I ′ = 0,221 A] Esercizio 4 In un solenoide rettilineo le spire sono avvolte in un solo strato su un nucleo di materiale con permeabilità magnetica costante con μr ≅ 1, di forma cilindrica, lungo 30 cm e con diametro d = 4 cm. L’avvolgimento è in filo tondo, con diametro del filo df = 0,8 mm, copre interamente il nucleo e funziona con densità di corrente 4 A/mm2. Trascurando il campo esterno al solenoide, calcolare la forza magnetizzante, il flusso magnetico, l’induzione magnetica, la permeanza, la riluttanza e l’induttanza. A ; Φ = 3,95 μμ Wb; B = 3,14 mT; ℘ = 5,26 × 10–9 H; [Risultati: H = 2500 m ℜ = 190 × 106 H–1; L = 0,741 mH] Esercizio 5 In un solenoide rettilineo la bobina elettrica, avente 333 spire, è montata su un nucleo di materiale magnetico avente permeabilità magnetica costante, con μr = 2500, di lunghezza 20 cm e diametro 8 cm. Calcolare la corrente necessaria per produrre l’induzione magnetica di 1,2 T, il flusso magnetico, l’induttanza del solenoide, l’energia magnetica totale e specifica. J [Risultati: I = 0,23 A; Φ = 6,03 mWb; L = 8,73 H; W = 0,231 J; Ws = 229,3 —3 ] m 255 Esercitazioni D1 • Grandezze magnetiche e loro legami, circuiti magnetici Modulo D • Elettromagnetismo, circuiti magnetici 256 Esercitazioni Esercizio 6 Un induttore ha L = 0,1 H e N = 250 spire. Calcolare la corrente necessaria affinché esso accumuli un’energia magnetica pari a 1,25 J. Calcolare inoltre il flusso magnetico, la f.m.m., la permeanza e la riluttanza magnetiche. H; ℜ = 625 × 103 HÐ1] [Risultati: I = 5 A; Φ = 2 mWb; Fm = 1250 Asp; ℘ = 1,6 μμ Test di verifica Quesiti a risposta aperta 1. Spiegare che cosa sono le linee di forza di un campo magnetico e come si determina la loro direzione e il loro verso. 2. Definire le caratteristiche (direzione, verso, intensità) del vettore induzione magnetica. 3. Come varia l’induzione magnetica nel punto centrale di una spira circolare in funzione dell’intensità di corrente e del raggio della spira? 4. Dato un solenoide rettilineo, per il quale si suppone trascurabile il campo magnetico esterno, dire come si determinano, partendo dal numero di spire, dall’intensità di corrente e dalla lunghezza del solenoide, la forza magnetomotrice, la forza magnetizzante e l’intensità del vettore induzione magnetica. 5. Spiegare la differenza tra la forza magnetomotrice e la forza magnetizzante. 6. Dato un solenoide toroidale dire come si determinano, partendo dal numero di spire, dall’intensità di corrente e dal raggio medio del toroide, la forza magnetomotrice, la forza magnetizzante e l’intensità del vettore induzione magnetica. 7. Definire che cos’è la permeabilità relativa e classificare, in funzione di essa, i materiali magnetici. 8. Disegnare e spiegare la caratteristica di prima magnetizzazione di un materiale ferromagnetico. 9. Spiegare il fenomeno dell’isteresi magnetica. 10. Se si suppone costante la sezione di un tubo di flusso, come varia il flusso magnetico in funzione dell’induzione? 11. Indicare il legame tra il flusso e la forza magnetomotrice secondo la legge di Hopkinson. 12. Che cosa stabilisce, per un circuito magnetico chiuso, la legge della circuitazione magnetica? 13. Definire l’induttanza di un induttore. 14. Come si calcola l’energia magnetica in funzione dell’induttanza? 15. Che cos’è e da quali fattori dipende l’energia magnetica specifica? 16. Che cosa sono le perdite per isteresi magnetica? D2 257 Interazioni tra circuiti elettrici e campi magnetici In questa unità verranno presentati alcuni fenomeni dell’elettromagnetismo che rivestono particolare interesse per le loro applicazioni in campo elettrico, in quanto costituiscono i principi fondamentali su cui si basa il funzionamento di varie apparecchiature, dalle macchine elettriche (trasformatore, motori e generatori elettrici) agli strumenti di misura analogici (amperometri, voltmetri, wattmetri ecc.). D2.1 Forza agente su un conduttore elettrico Nel paragrafo D1.2 è stata introdotta l’esperienza di Faraday, secondo la quale su un filo conduttore, percorso da corrente elettrica e posto in un campo magnetico, si sviluppa una forza che, considerata come grandezza vettoriale, ha le seguenti caratteristiche: • • • intensità F = BIl direttamente proporzionale al valore dell’induzione magnetica nel punto in cui è posto il conduttore, all’intensità della corrente e alla lunghezza della parte di conduttore interessata dal campo magnetico; direzione perpendicolare sia al campo magnetico che alla corrente; verso individuato dal pollice della mano sinistra disposta lungo il conduttore nel senso della corrente, con le linee di forza del campo entranti nel palmo della mano. ➝ Le figure D2.1 e D2.2 mostrano la direzione e il verso del vettore F , secondo due diverse rappresentazioni grafiche: nella prima figura le linee di forza del campo magnetico sono perpendicolari al piano del disegno ed entranti nello stesso (indicate dai segni + + + ...), nella seconda la corrente è perpendicolare al piano del disegno ed Figura D2.1 Forza agente su un conduttore posto in un campo magnetico ➝ di induzione B costante, con linee di forza entranti nel foglio. B I F I F Figura D2.2 Forza agente su un conduttore posto in un campo magnetico di induzione ➝ B costante, con linee di forza giacenti su piani paralleli al foglio. Modulo D • Elettromagnetismo, circuiti magnetici 258 Bt α entrante nello stesso (indicata dalla coda della freccia), mentre le linee di campo giacciono sul piano del disegno e su quelli a esso paralleli, per una certa lunghezza l. In ogni caso la lunghezza da considerare è sempre quella interessata dalle linee del campo magnetico; la parte di conduttore fuori dall’azione del campo magnetico non è soggetta ad alcuna forza. La legge F = BIl vale quando l’induzione magnetica è costante in ogni punto del conduttore elettrico. In caso contrario bisogna dividere il conduttore in tanti tratti elementari, di lunghezza Δl1, Δl2, …, Δli, …, Δln, su ognuno dei quali l’induzione magnetica, supposta perpendicolare al tratto di conduttore, vale B1, B2, …, Bi, …, Bn, calcolare le forze elementari su ognuno dei tratti con la legge ΔFi = Bi IΔli e sommare vettorialmente le varie forze, calcolandone la risultante. B Bn I Figura D2.3 La forza agente sul conduttore è proporzionale a Bn = B senα. Si consideri ora (figura D2.3) un conduttore disposto non perpendicolarmente alla direzione delle linee di forza di un campo magnetico costante, avente la stessa induzione magnetica B in ogni punto. Il vettore B può essere scomposto in due vettori componenti, Bn perpendicolare al conduttore e Bt nella direzione del conduttore stesso. La forza esercitata dal campo magnetico è dovuta alla componente normale dell’induzione, pari a Bn = B senα e quindi si avrà: Forza agente su un conduttore F = Bn Il = BIl senα [D2.1] A seconda del valore di α la forza varierà, assumendo il valore massimo FM = BIl quando α = 90° (figura D2.4 a) e il valore zero quando α = 0° (figura D2.4 b). Quindi un conduttore immerso in un campo magnetico avente la stessa direzione della corrente non è soggetto ad alcuna forza. I Figura D2.4 a, b La forza agente è massima se il conduttore è perpendicolare alle linee di flusso, nulla se è allineato con esse. ESEMPIO 1 α = 90° B B I a) α = 90° senαα = 1 F = FM = BI b) α = 0 ° senαα = 0 F=0 Un conduttore di lunghezza l = 0,5 m, percorso dalla corrente I = 10 A, • posto in un campo magnetico di induzione costante B = 1 T. Calcolare la forza agente sul conduttore nei seguenti casi: α = 30¡, α = 45¡, α = 60¡, α = 90¡. ■ Applicando la formula [D2.1] per i quattro casi previsti si ha: α = 30°⇒ F = BIl sen 30° = 1 × 10 × 0,5 × 0,5 = 2,5 N α = 45° ⇒ F = BIl sen 45° = 1 × 10 × 0,5 × 0,707 = 3,535 N α = 60° ⇒ F = BIl sen 60° = 1 × 10 × 0,5 × 0,866 = 4,33 N α = 90° ⇒ F = BIl sen 90° = 1 × 10 × 0,5 × 1 = 5 N 259 D2 • Interazioni tra circuiti elettrici e campi magnetici D2.2 Coppia agente su una spira Si consideri (figura D2.5) una spira elettrica, percorsa dalla corrente I, posta in un campo magnetico di induzione costante, con linee di forza parallele tra loro. I lati BC e AD (lati attivi) sono posti all’interno del campo per una lunghezza a, mentre i lati AB e CD, di lunghezza d, sono fuori dal campo magnetico. Su ognuno dei lati attivi agirà una forza F perpendicolare a B e al conduttore, come mostrato nella rappresentazione piana di figura D2.6. B a α d I A Figura D2.5 Spira posta in un campo magnetico di induzione ➝ B costante. Si suppone che i lati AB e CD siano fuori dal campo. C I B D B Figura D2.6 Coppia di forze agenti su una spira posta in un campo magnetico di ➝ induzione B costante. b = d cos α F d F α d B b La forza agente su ogni conduttore di lunghezza a è data da: F = BIa. Essendoci due forze uguali, parallele e di verso opposto, sulla spira agirà una coppia di forze, il cui momento è dato da: C = Fb = BIab, dove b è il braccio della coppia, legato alla dimensione d della spira e all’angolo α di inclinazione della spira rispetto alle linee di campo, secondo la relazione b = d cos α (figura D2.7). Sostituendo nell’espressione del momento si ha: C = BIad cosα α b Figura D2.7 Calcolo del braccio della coppia di forze. [D2.2] Il prodotto ad tra le dimensioni della spira è pari all’area S della sua sezione interna e, quindi, si ottiene: C = BIS cosα [D2.3] Coppia agente su una spira L’espressione [D2.3] mostra che il momento della coppia (o, semplicemente, la coppia) agente sulla spira varia in funzione dell’angolo α, con valori estremi dati da: • • C = CM = BIS quando α = 0° (cosα = 1), ossia quando il piano della spira è parallelo alle linee di campo e il braccio della coppia è massimo (figura D2.8 a); C = 0 quando α = 90° (cosα = 0), ossia quando il piano della spira è perpendicolare alle linee di campo e il braccio della coppia è nullo (figura D2.8 b). F B B F B F b=d F B a) αα = 0° b=d C = BIS b) α α = 90° b=0 C=0 Figura D2.8 a, b Spira posta in un campo magnetico di ➝ induzione B costante: casi α = 0° e α = 90°. Modulo D • Elettromagnetismo, circuiti magnetici 260 Coppia prodotta da un campo magnetico radiale Per avere una coppia costante, indipendente dalla posizione della spira, il campo magnetico deve essere radiale, ossia con le linee di forza dirette tutte verso il centro della spira e perpendicolari in ogni punto alla circonferenza che la spira stessa descriverebbe con un movimento rotatorio intorno al proprio centro. In questo caso il braccio delle forze è sempre pari alla dimensione d e, quindi, si ha: Coppia su una spira in un campo magnetico radiale C = BIS [D2.4] per qualsiasi posizione della spira. Un modo per ottenere un campo magnetico radiale è quello di porre, tra le espansioni polari di un magnete, un nucleo cilindrico di ferro dolce, in grado di modificare l’andamento delle linee di forza e di renderle radiali nel traferro circostante il nucleo stesso (figura D2.9). Figura D2.9 L’interposizione di un nucleo di ferro dolce tra le espansioni polari di un magnete rende radiale il campo nel traferro. S N Coppia agente su una bobina Se invece di una spira si considera una bobina di N spire, ogni lato sarà composto da N conduttori e quindi la forza agente su un lato sarà pari a N volte quella relativa a una spira, come pure la coppia totale ottenuta. Si avrà pertanto: Coppia agente su una bobina C = NBIS cos α [D2.5] C = NBIS [D2.6] oppure: a seconda che la coppia sia dovuta a un campo con linee di forza parallele o radiali. ESEMPIO 2 Calcolare la coppia agente su una spira quadrata, di dimensioni 10 × 10 cm, percorsa dalla corrente I = 5 A e posta in un campo magnetico di induzione costante B = 1 T con linee di forza parallele, nelle seguenti posizioni: α = 0°, α = 30°, α = 60°, α = 90°. ■ La sezione della spira è S = 10 × 10 = 100 cm2 = 100 × 10 – 4 m2; applicando la formula [D2.3] per i diversi valori dell’angolo si ottiene: α = 0° ⇒ C = BIS cos 0° = 1 × 5 × 100 × 10 −4 × 1 = 500 × 10 −4 Nm α = 30°⇒ C = BIS cos 30° = 1 × 5 × 100 × 10−4 × 0,866 = 433 × 10−4 Nm α = 60°⇒ C = BIS cos 60° = 1 × 5 × 100 × 10 −4 × 0,5 = 250 × 10−4 Nm α = 90°⇒ C = BIS cos 90° = 1 × 5 × 100 × 10 −4 × 0 = 0 261 D2 • Interazioni tra circuiti elettrici e campi magnetici Ripetere l’esempio precedente nel caso di una bobina di 100 spire posta in un campo magnetico con linee di forza radiali. ESEMPIO 3 ■ In questo caso occorre applicare l’espressione [D2.6], dato che il valore di C è indipendente dalla posizione: C = NBIS = 100 × 1 × 5 × 100 × 10 −4 = 5 Nm e il valore che si ottiene è pari a 100 volte quello dell’esempio 2 nel caso α = 0°. D2.3 Forze agenti tra conduttori paralleli Tra due conduttori percorsi da corrente, considerati per semplicità rettilinei e paralleli, si instaurano delle forze, di attrazione o di repulsione a seconda dei versi delle correnti, dovute al campo magnetico creato da un conduttore e agente sull’altro. La forza agente su ogni conduttore è direttamente proporzionale al prodotto delle correnti e inversamente proporzionale alla distanza tra i conduttori (figura D2.10 a, b). Questo fenomeno fu evidenziato per la prima volta mediante l’esperienza di Ampère e le forze agenti sui conduttori sono comunemente dette forze elettrodinamiche. I2 I1 F F F I2 I1 F Figura D2.10 a, b Forze elettrodinamiche tra conduttori percorsi da corrente. d d a) Conduttori percorsi da correnti nello stesso verso si attirano. b) Conduttori percorsi da correnti di verso opposto si respingono. Nella figura D2.11 a, b è stata rappresentata la situazione che si crea su un piano perpendicolare al conduttore, nei due casi di correnti concordi (a) e discordi (b). B2 B1 I1 1 F F 2 I2 F B1 1 I1 F 2 I2 B2 a) Correnti nello stesso verso b) Correnti in verso opposto Supponendo di essere nel vuoto (o nell’aria, avente quasi la stessa permeabilità magnetica), l’intensità del vettore induzione B1 creato dalla corrente I1 nel punto in cui è posto il conduttore 2 è data dalla [D1.1], facendo comparire d invece di r: μ I B1 = 0 1 2π d Figura D2.11 a, b Forze elettrodinamiche: rappresentazione ➝ ➝ dei vettori F e B . Modulo D • Elettromagnetismo, circuiti magnetici 262 Sul conduttore 2 agirà la forza F, che dipende dalla corrente I2 e dall’induzione B1: F = B1I2l, essendo l la lunghezza comune dei due conduttori. Sostituendo si ha: F= μ 0 I1 I2 l 2π d [D2.7] Facendo lo stesso ragionamento per il conduttore 1, soggetto all’induzione B2, si ottiene la stessa espressione. Nel caso di conduttori posti in un mezzo magnetico di permeabilità μr ≠ 1, occorre considerare la permeabilità del mezzo invece di quella del vuoto, ottenendo: Forza tra conduttori paralleli F= μ 0 μ r I1 I2 l 2π d [D2.8] e la forza diventa maggiore, dipendentemente dal valore di μr. Nel caso di due conduttori percorsi dalla stessa corrente (come i due fili di andata e ritorno di un cavo elettrico), si ha I1 = I2 = I e, quindi: Forza tra conduttori paralleli con correnti uguali F= μ 0 μ r I 2l 2π d [D2.9] Quanto è stato detto a proposito delle forze elettrodinamiche si può così riassumere: ➔ due conduttori paralleli, percorsi da corrente, sono soggetti ognuno a una forza di attrazione (correnti concordi) o di repulsione (correnti discordi), che aumenta con il prodotto delle intensità delle due correnti (o con il loro quadrato, se uguali), con la permeabilità del mezzo magnetico dove sono posti i conduttori e con la lunghezza degli stessi; la forza diminuisce, invece, all’aumentare della distanza tra i conduttori. ESEMPIO 4 Calcolare le forze elettrodinamiche agenti per ogni metro di lunghezza su due conduttori, percorsi dalla stessa corrente I = 100 A, posti a distanza di 5 cm, nei seguenti due casi: in aria e all’interno di una materiale ferromagnetico con μr = 2000. ■ Usando l’espressione [D2.9], con l = 1 m, μr = 1 e μr = 2000 per i due casi, si ha: F= μ 0 I 2l 1,257 × 10 −6 × 100 2 × 1 N = = 0,04 −2 2π d 2π 5 × 10 m F= μ 0 μ r I 2l N = 2000 × 0,04 = 80 m 2π d D2.4 Induzione elettromagnetica Il fenomeno dell’induzione elettromagnetica (da non confondere con il vettore induzione magnetica), scoperto nella prima metà dell’800, consiste nella generazione di tensioni e di correnti indotte all’interno di circuiti elettrici, interessati da un campo magnetico variabile. La variabilità del campo magnetico, e più precisamente del flusso magnetico concatenato con il circuito, è proprio la condizione imprescindibile affinché vi sia nel circuito la nascita di una tensione indotta, cioè provocata dalla variazione del flusso, e di una conseguente corrente, se il circuito è chiuso. 263 D2 • Interazioni tra circuiti elettrici e campi magnetici Se il circuito si concatena con un flusso costante nel tempo, non si crea alcuna tensione e non circola in esso alcuna corrente. Vari esperimenti hanno verificato tale fenomeno e hanno mostrato che il valore della tensione indotta è direttamente proporzionale alla variazione ΔΦc del flusso concatenato e inversamente proporzionale all’intervallo di tempo Δt durante il quale si ha tale variazione, secondo la relazione: ΔΦc E= Δt Relazione tra la variazione di flusso e la tensione indotta [D2.10] nota come legge di Faraday-Neumann. L’espressione [D2.10] indica che la tensione indotta è pari al rapporto incrementale tra le grandezze Φc e t e quindi dipende dalla pendenza della curva che lega le due grandezze: quanto maggiore è la pendenza tanto più grande è la variazione ΔΦc a parità di Δt e quindi tanto più elevata è la tensione indotta. La [D2.10] giustifica anche la relazione che lega il weber al volt: essendo ΔΦc = E Δt, si ha che 1 Wb = 1 V × 1 s. Calcolare la tensione indotta in un circuito che si concatena con un flusso variabile nel tempo secondo il grafico di figura D2.12. ESEMPIO 5 ■ L’intervallo di tempo considerato può essere diviso in quattro intervalli elementari, durante i quali il flusso varia linearmente, la pendenza dei singoli tratti rimane costante e, di conseguenza, è costante anche la tensione indotta. I valori degli intervalli di tempo e delle rispettive variazioni di flusso concatenato sono pari a: Δt1 = 2 − 0 = 2 ms Δt2 = 3 − 2 = 1 ms ΔΦc1 = 10 − 0 = 10 mWb Δt3 = 7 − 3 = 4 ms ΔΦc 2 = 10 − 10 = 0 mWb Δt4 = 9 − 7 = 2 ms ΔΦc 3 = 12 − 10 = 2 mWb ΔΦc 4 = 0 − 12 = −12 mWb Applicando la [D2.10] si ricavano i corrispondenti valori della tensione indotta: E1 = ΔΦc1 10 × 10 −3 = =5V 2 × 10 −3 Δt1 E2 = ΔΦc 2 0 = =0V 1 × 10 −3 Δt 2 E3 = ΔΦc 3 2 × 10 −3 = = 0, 5 V 4 × 10 −3 Δt 3 E4 = ΔΦc 4 −12 × 10 −3 = = −6 V 2 × 10 −3 Δtt 4 Φ c (mWb) Figura D2.13 Esempio 5. Variazione della tensione indotta in funzione del tempo. E (V) 12 10 5 0 0 2 3 Δt1 Δt2 7 Δt3 9 t (ms) 5V 0 2 3 0,5 V 7 Δt4 Figura D2.12 Esempio 5. Variazione del flusso concatenato in funzione del tempo. –6 –6 V 9 t (ms) Modulo D • Elettromagnetismo, circuiti magnetici 264 il cui grafico, in funzione del tempo, è riportato nella figura D2.13, dalla quale si può notare che: • • • negli intervalli di tempo in cui la pendenza è maggiore si ha la maggiore tensione indotta; negli intervalli di tempo in cui il flusso concatenato rimane costante la tensione indotta è nulla; negli intervalli di tempo in cui il flusso concatenato diminuisce (variazione negativa) si inverte il segno della tensione. Se il circuito che subisce il fenomeno dell’induzione elettromagnetica è chiuso e non vi è alcun altro generatore in grado di far circolare corrente, la tensione indotta si comporta da forza elettromotrice e genera una corrente che, a sua volta, provoca un campo magnetico indotto. Esperimenti successivi a quelli di Faraday hanno dimostrato che la corrente indotta genera un campo magnetico che si oppone alle variazioni di quello induttore; se il flusso concatenato induttore tende a diminuire il campo indotto ha un effetto magnetizzante, concorde con quello induttore, e viceversa. Queste osservazioni hanno portato alla formulazione della legge di Lenz: ➔ il verso della tensione indotta è sempre tale da opporsi alla variazione del flusso concatenato induttore. Per tener conto di tale opposizione, nella relazione [D2.10] viene spesso posto il segno “–”, esprimendo matematicamente la legge di Faraday-Neumann-Lenz nel modo seguente: Legge di FaradayNeumann-Lenz E=− ΔΦc Δt [D2.11] Nel prosieguo della trattazione si userà spesso anche la formulazione senza il segno: il non tenere conto del segno “−” è una procedura corretta se, nell’attribuire il verso della tensione indotta, si tiene conto del fatto che la stessa deve opporsi alla variazione del flusso induttore. Dall’espressione [D2.10] si ricava: Espressione dell’impulso di tensione E Δt = ΔΦc [D2.12] Il prodotto EΔt, pari alla variazione del flusso concatenato, è detto anche impulso di tensione; esso si misura in weber o in volt per secondo e corrisponde, sul grafico E = f(t), all’area del rettangolo elementare avente altezza E e base Δt. D2.5 Tensione indotta in un conduttore in moto relativo rispetto al campo magnetico Si consideri (figura D2.14) un conduttore elettrico che si muove di moto rettilineo uniforme, con velocità costante v, in un campo magnetico di induzione B costante, le cui linee di forza sono tra loro parallele ed “entranti” perpendicolarmente nel piano del disegno. Il conduttore è collegato, mediante due guide conduttrici, a un resistore esterno di resistenza R; si suppone che la resistenza propria del conduttore e quella delle guide sia trascurabile rispetto a R. Tutto il complesso costituirà una bobina con N = 1 spira, di sezione S variabile in funzione della posizione del conduttore, concatenata con un flusso Φc = NΦ = Φ = BS che sarà anch’esso variabile con la sezione e quindi sul conduttore verrà indotta una tensione che, comportandosi da f.e.m., farà circolare una corrente I, dato che il circuito è chiuso e non vi sono altri generatori. 265 D2 • Interazioni tra circuiti elettrici e campi magnetici H H′ I I v Fr B Fm K R Figura D2.14 Conduttore in moto rettilineo uniforme in un campo magnetico ➝ di induzione B costante: funzionamento da generatore. K′ t1 t2 Δs b a Se nell’intervallo di tempo Δt = t2 – t1 il conduttore ha percorso lo spazio Δs = vΔt, la variazione del flusso concatenato è stata pari a: ΔΦc = Φc 2 − Φc1 = BS2 − BS1 = Bbl − Bal = Bl (b − a) = Bl ( −Δ s) La tensione indotta è data da: E=− Bl ( − Δs) BlΔs ΔΦc =− = Δt Δt Δt Il rapporto Δs = v è pari alla velocità di traslazione del conduttore e quindi si avrà: Δt E = Blv [D2.13] ossia: ➔ la tensione indotta in un conduttore che si muove di moto traslatorio in un campo magnetico di induzione costante è direttamente proporzionale ai valori dell’induzione magnetica, della velocità e della lunghezza del conduttore interessato dalle linee di flusso. È facile constatare che allo stesso risultato si sarebbe arrivati facendo traslare le linee di campo con il conduttore fermo, alla stessa velocità, ma in senso opposto; questo perché la velocità che compare nella [D2.13] è la velocità relativa del conduttore rispetto al campo magnetico, pari alla differenza vettoriale tra le due velocità. Se entrambi i sistemi (circuito elettrico e magnete induttore) si muovessero alla stessa velocità e nello stesso senso, non ci sarebbe tensione indotta, dato che il conduttore risulterebbe fermo rispetto al campo magnetico. La presenza di una tensione in un circuito chiuso determina la circolazione di una corrente che, per la legge di Lenz, deve opporsi alla causa che l’ha determinata. Dato che, nel caso in esame, il flusso concatenato diminuisce, la corrente deve produrre un campo magnetico avente lo stesso verso di quello preesistente e quindi deve circolare in senso orario nella spira e dal punto K al punto H nel conduttore (figura D2.14). Affinché la corrente possa circolare in questo senso, la tensione indotta deve comportarsi da f.e.m., con la polarità positiva in H e negativa in K. Tensione indotta in un conduttore in movimento Modulo D • Elettromagnetismo, circuiti magnetici 266 I H Il valore della corrente circolante è dato da: + E R – Figura D2.15 Funzionamento da generatore: schema elettrico equivalente. v (pollice) 90° 90° (indice) 90° E E Blv = R R [D2.14] Si è ottenuto, in questo modo, un generatore elettrico elementare, che forza la circolazione della corrente sul circuito esterno, dalla sua polarità positiva a quella negativa (figura D2.15). La polarità della tensione indotta può essere stabilita, oltre che con il ragionamento precedente, anche con la regola di Fleming o delle tre dita della mano destra (figura D2.16): disponendo il medio, l’indice e il pollice a 90° tra loro, vi è la seguente corrispondenza: K B I= – + medio ⇒ indica la polarità della grandezza elettrica (tensione indotta) indice ⇒ indica il verso della grandezza magnetica (vettore induzione) pollice ⇒ indica il verso della grandezza meccanica (vettore velocità) La circolazione della corrente nel conduttore fa nascere una forza meccanica (conduttore percorso da corrente, posto in un campo magnetico), diretta nella direzione del moto, ma in verso opposto (figura D2.14), in base alla regola della mano sinistra richiamata al paragrafo D2.1. Tale forza è da intendere come forza resistente, in quanto opposta alla direzione del moto: per far muovere il conduttore a velocità v costante occorre allora applicare una forza motrice uguale e opposta a quella resistente esercitata dal campo, in modo da avere: Fm − Fr = ma = 0 Fm = Fr = F = BIl (medio) dato che v = costante implica un’accelerazione nulla. Figura D2.16 Regola delle tre dita della mano destra (di Fleming) per individuare il verso della tensione indotta. Quanto descritto corrisponde al comportamento da generatore elettrico, al quale il sistema meccanico esterno fornisce la forza motrice che determina il movimento della parte mobile, movimento a cui si oppone il sistema elettromagnetico, mediante la forza resistente. La tensione indotta si comporta da forza elettromotrice e determina la circolazione della corrente elettrica verso l’utilizzatore esterno, così come avviene nei bipoli generatori. Si consideri ora (figura D2.17) lo stesso sistema di figura D2.14, ma alimentato da un generatore di corrente costante I. I fenomeni elettromagnetici che avvengono sono gli stessi, ma la loro sequenza logica cambia. In particolare si ha che: H H′ I Fr Figura D2.17 Conduttore in moto rettilineo uniforme in un campo magnetico ➝ di induzione B costante: funzionamento da motore. I v B Fm K t1 K′ t2 Δs b a V 267 D2 • Interazioni tra circuiti elettrici e campi magnetici • la corrente I, circolando da H verso K nel conduttore posto in un campo magnetico, fa nascere una forza motrice Fm = BIl, diretta verso destra; supponendo che questa forza motrice sia contrastata da una forza resistente Fr applicata da un sistema meccanico esterno, uguale e opposta a Fm, il conduttore si muoverà di moto rettilineo uniforme verso destra; sul conduttore, a causa della diminuzione del flusso concatenato con la spira, nasce una tensione indotta E = Blv, positiva in H e negativa in K, che si comporta come forza controelettromotrice, in quanto contrasta la circolazione della corrente I del generatore; essa, infatti, tenderebbe a creare una circolazione di corrente in senso orario nella spira, in modo da rinforzare il flusso concatenato che è diminuito (figura D2.18). • • Si ottiene, in questo modo, il comportamento da motore elettrico in cui il sistema elettromagnetico crea la forza motrice che determina il movimento della parte mobile, movimento a cui si oppone il carico meccanico collegato al motore, mediante la forza resistente. La corrente elettrica deve essere fornita da un generatore esterno e a essa si oppone la tensione indotta, così come avviene negli utilizzatori attivi. H Figura D2.18 Funzionamento da motore: schema elettrico equivalente. I + E vn I V α vt = v cosα vt – vn = v senα v Figura D2.19 La tensione indotta nel conduttore dipende solo dalla componente normale v➝ n della velocità. B K Se il conduttore (figura D2.19) si muove nel campo magnetico in direzione non perpendicolare alle linee di forza, occorre scomporre il vettore velocità nelle seguenti componenti: • • velocità tangenziale vt = v cosα , che non produce alcuna tensione indotta, in quanto origina un movimento che “non taglia” le linee di flusso del campo e quindi non fa variare il flusso concatenato; velocità normale vn = v senα , dalla quale dipende la tensione indotta, essendo l’unica componente che determina la variazione del flusso concatenato. L’espressione [D2.13] diventa pertanto: E = Blvn = Blv senα [D2.15] Per il sistema elettromagnetico di figura D2.14 la corrente indotta è pari a 5 mA, R = 1 kΩ, B = 1 T, l = 0,5 m. Calcolare la velocità normale di traslazione del conduttore e la tensione indotta. ■ La tensione indotta è data da: E = IR = 5 × 10 −3 × 1 × 10 3 = 5 V Dalla [D2.13] si ricava: v= E 5 = = 10 m/s Bl 1 × 0,5 Tensione indotta in un conduttore in movimento (αα≠ 90°) ESEMPIO 6 Modulo D • Elettromagnetismo, circuiti magnetici 268 D2.6 Funzionamento da generatore e da motore, potenza elettrica e meccanica Nel paragrafo precedente sono stati descritti i principi di funzionamento elementari dei generatori e dei motori elettrici, di tipo elettromagnetico; le macchine elementari viste sono del tutto ideali e hanno un movimento di traslazione, non rotatorio come avviene in pratica. Nonostante questi limiti, i concetti espressi sono pienamente validi e possono essere approfonditi considerando le potenze in gioco nei due casi. Generatore elettrico Un generatore elettrico è, in generale, un sistema che trasforma la potenza meccanica Pm fornita da un motore primo nella potenza elettrica Pe data a una rete elettrica utilizzatrice (figura D2.20). Indicando con Pp la potenza persa nel blocco di generazione, il bilancio delle potenze impone che sia: Pm = Pp + Pe Figura D2.20 Schema a blocchi di un sistema di trasformazione della potenza meccanica in elettrica. Motore primo Pm Generatore elettrico [D2.16] Pe Utilizzatore elettrico Nel caso di figura D2.14 la potenza meccanica fornita dall’esterno è quella che serve a far muovere il conduttore nel campo magnetico e quindi è legata alla forza motrice secondo la relazione: Pm = Fm v La potenza elettrica è quella che il sistema fornisce al resistore esterno, data da: Pe = EI Il sistema che genera potenza elettrica è stato considerato ideale, in quanto non si è tenuto conto né dell’attrito né della resistenza elettrica del filo generatore. Le due potenze, meccanica ed elettrica, dovranno quindi essere uguali. Si ha infatti: Pm = Fm v = BIlv = BlvI = EI = Pe Motore elettrico Un motore elettrico è, in generale, un sistema che trasforma la potenza elettrica Pe fornita da una rete elettrica di alimentazione nella potenza meccanica Pm data a un utilizzatore meccanico (figura D2.21). Indicando con Pp la potenza persa nel blocco motore, il bilancio delle potenze impone che sia: Pe = Pp + Pm Nel caso di figura D2.17 la potenza elettrica fornita dall’esterno è pari a: Pe 5 VI 5 EI [D2.17] 269 D2 • Interazioni tra circuiti elettrici e campi magnetici dato che la tensione V imposta dal generatore è uguale a quella indotta, avendo trascurato le cadute di tensione interne. Rete elettrica di alimentazione Pe Pm Motore elettrico Utilizzatore meccanico Figura D2.21 Schema a blocchi di un sistema di trasformazione della potenza elettrica in meccanica. La potenza meccanica che il sistema fornisce all’esterno è legata alla forza motrice prodotta dal motore, secondo la relazione: Pm = Fm v = BlIv = BlvI = EI ed è esattamente pari a quella elettrica, avendo considerato il sistema privo di perdite di potenza. Il sistema funzionante da motore di figura D2.17 viene alimentato con tensione V = 5 V. Sapendo che B = 1 T e l = 0,20 m, calcolare la velocità del conduttore necessaria per avere una potenza meccanica di 10 W. ■ Essendo Pm = Pe e V = E, la corrente circolante è data da: I = La velocità del conduttore dovrà essere uguale a: v = ESEMPIO Pe 10 = =2A V 5 Pm P 10 = m = = 25 m/s Fm BlI 1 × 0,2 × 2 D2.7 Tensione indotta in una spira rotante in un campo magnetico Si supponga che una spira aperta di forma rettangolare (figura D2.22), di dimensioni l e d, venga posta in rotazione con velocità angolare ω costante all’interno di un campo magnetico di induzione B costante, con linee di forza perpendicolari all’asse della spira. Il movimento della spira presuppone che sulla stessa agisca una coppia motrice, in grado di produrne la rotazione. Si ipotizza, inoltre, che i lati FG e MN siano attivi durante il movimento, mentre i lati FN e GM siano posti fuori dal campo magnetico. Rappresentando lo schema su un piano perpendicolare alla spira stessa, si ottiene la v è quella periferica di ogni conduttore, legata alla figura D2.23, nella quale la velocità ➝ velocità angolare dalla relazione: ωd v=ω r = 2 G d M F ω N B Figura D2.22 Spira rotante in un campo magnetico ➝ di induzione B costante. 7 Modulo D • Elettromagnetismo, circuiti magnetici 270 La componente della velocità che “taglia” le linee di flusso è quella normale, perpendicolare alle linee di campo e data da: vn = v senα = ω r senα = ωd senα 2 Su ogni conduttore attivo, in movimento all’interno del campo magnetico, nasce una tensione indotta Ec, data dall’espressione [D2.15]: Ec = Blv sen α = Bl ωd sen α 2 le cui polarità, individuate con la regola delle tre dita della mano destra, sono riportate nella figura D2.24. Le tensioni indotte nei due conduttori hanno lo stesso valore e agiscono in modo concorde tra loro e quindi la tensione indotta nella spira sarà la somma delle due: Es = 2 Ec = 2 Bl ωd sen α = Bl ω d sen α 2 [D2.18] Essendo ld = S la sezione della spira, il prodotto Bld = BS = ΦM rappresenta il flusso magnetico massimo che si può concatenare con la spira, ossia il flusso che la spira abbraccia quando è perpendicolare alle linee di campo (α = 0°). Considerando inoltre che α è lo spostamento angolare della spira rispetto alla posizione verticale di partenza (t = 0), dato da α = ω t, e sostituendo nella [D2.18] si ottiene: es = ω Φ M sen (ω t ) [D2.19] dove con la lettera minuscola è stato evidenziata la variabilità nel tempo della tensione indotta. La relazione [D2.19] è molto importante: da essa si vede che: ➔ la tensione indotta in una spira che si muove di moto circolare uniforme in un campo magnetico di induzione costante non è costante nel tempo, ma varia con la funzione sen (ωt), ossia varia con legge sinusoidale. –G d B v vn α vt r ω B Figura D2.23 Scomposizione della velocità nelle sue componenti, normale e tangenziale. Ec vn F +M + vn Ec vn v B vt + Es – N– Figura D2.24 Polarità delle tensioni indotte. 271 D2 • Interazioni tra circuiti elettrici e campi magnetici Si è ottenuta, in questo modo, una tensione alternata sinusoidale. Dato che il seno di un angolo può assumere al massimo il valore uno, indicando con EM = ω ΦM il valore massimo della tensione sinusoidale, la (D2.19) diventa: es = E M sen (ω t ) [D2.20] Tensione indotta in una spira rotante L’andamento nel tempo della tensione es è rappresentato nella figura D2.25: la tensione varia periodicamente, riprendendo gli spessi valori a ogni giro della spira. Le posizioni della spira relative ai valori α = 0, α = π/2, α = π, α = 3π/2, α = 2π, sono riportate nella figura D2.26 a, b, c, d. es EM π 2 0 3π 2 2π π 5π 2 Figura D2.25 Andamento sinusoidale della tensione indotta nella spira. ωt Ð EM 2 1 α=0 α = 2π B α=π 2 1 2 B 2 a) es = 0 α=π α=3π 2 1 2 B B 1 b) es = EM c) es = 0 d) es = – EM In merito ai fenomeni elettromagnetici che si hanno nel caso della spira rotante, si possono ripetere le considerazioni fatte per il conduttore in movimento traslatorio; brevemente si può osservare che: • • • si ha tensione indotta anche se la spira è ferma e ruota il campo magnetico, dato che, anche in questo caso, conta la velocità relativa della spira rispetto al campo; nel funzionamento da generatore la spira è posta in rotazione da un motore primo esterno, che fornisce la coppia motrice e la potenza meccanica, mentre la spira erogherà corrente (e, quindi, potenza elettrica) all’utilizzatore elettrico collegato ai suoi capi (la tensione indotta si comporta da f.e.m.); su ogni lato della spira nascerà, a causa del campo magnetico, una forza meccanica e quindi una coppia di forze avente la funzione di coppia resistente; nel funzionamento da motore la spira è alimentata da un generatore elettrico esterno che fornisce la potenza elettrica (la tensione indotta si comporta da f.c.e.m.); la coppia di forze generate dal campo magnetico ha funzione di coppia motrice e pone in rotazione la spira che trasmette il suo moto al carico meccanico, moto al quale si opporrà la coppia resistente del carico. Figura D2.26 a, b, c, d Posizioni tipiche della spira: la tensione è nulla quando la spira è perpendicolare ➝ al vettore B . Modulo D • Elettromagnetismo, circuiti magnetici 272 ESEMPIO 8 Calcolare la tensione massima che si ha in una spira che ruota con velocità di 1000 giri /min in un campo magnetico di induzione B = 1,2 T e ha una sezione di 200 cm2. Calcolare, inoltre, la tensione indotta dopo 1/8 di giro. ■ Una velocità di 1000 giri/min corrisponde a 1000/60 giri/s; dato che 1 giro = 2π radianti, la velocità angolare sarà data da: ω= 1000 × 2π = 104, 7 rad s 60 Il flusso massimo è pari a: ΦM = BS = 1, 2 × 200 × 10 −4 = 24 mWb e, quindi, il valore massimo della tensione indotta è uguale a: E M = ω ΦM = 104, 7 × 24 × 10 −3 = 2, 51 V Dopo un ottavo di giro si ha α = sarà pari a: 2π π = e, quindi, la tensione indotta nella spira 8 4 ⎛π⎞ e2 = E M sen ⎜ ⎟ = 2, 51 × 0, 707 = 1, 775 V ⎝ 4⎠ D2.8 Autoinduzione I + V L R Si consideri (figura D2.27) un induttore di induttanza L costante, inserito in un circuito in cui è possibile variare la corrente circolante I. Il flusso concatenato con l’induttore è dato da Φc = LI ed è variabile nel tempo con la corrente. L’induttore sarà soggetto a un flusso concatenato variabile, prodotto dalla sua stessa corrente, e quindi ai suoi capi nascerà una tensione per autoinduzione magnetica, dove il termine “autoinduzione” indica che la causa del fenomeno induttivo è da imputare allo stesso circuito che ha prodotto il flusso magnetico. Indicando con ΔΦc la variazione del flusso concatenato nell’intervallo di tempo Δt, dovuta alla variazione ΔI della corrente, si avrà: ΔΦc = L ΔI Figura D2.27 Autoinduzione magnetica. Tensione indotta per autoinduzione ΔΦc e, quindi, la tensione indotta per autoinduzione nella bobina sarà data da E = − , Δt da cui si ricava immediatamente: E = −L ΔI Δt [D2.21] formula in cui compare il rapporto incrementale ΔI/Δt, che può essere interpretato come la velocità di variazione della corrente nel tempo, analogamente al rapporto Δs/Δt che rappresenta la velocità di un corpo che percorre lo spazio Δs nel tempo Δt. Dall’esame della [D2.21] si deduce che il valore della tensione di autoinduzione • direttamente proporzionale allÕinduttanza della bobina e alla velocitˆ di variazione della corrente; quanto più la corrente nel circuito varia rapidamente, tanto maggiore è l’incremento (o il decremento) ΔI nello stesso intervallo di tempo Δt e tanto maggiore sarà la tensione indotta. 273 D2 • Interazioni tra circuiti elettrici e campi magnetici Considerando un intervallo infinitesimo di tempo dt, a cui corrisponde la variazione di, il rapporto incrementale diventa la derivata di/dt della corrente rispetto al tempo e la [D2.21] assume la forma: e = −L di dt [D2.22] In merito alla polarità della tensione indotta va precisato che: • • se la corrente aumenta, si ha ΔI > 0 e quindi dalla [D2.21], essendo L e Δt entrambi positivi, si ricava E < 0; la tensione indotta, per la legge di Lenz, deve opporsi all’aumento della corrente e quindi dovrà avere la polarità indicata nella figura D2.28 a, in modo che il verso effettivo della tensione (– E), positiva, sia in opposizione alla corrente; se la corrente diminuisce, si ha ΔI < 0 ed E > 0; la tensione indotta deve opporsi alla diminuzione della corrente, favorendone la circolazione nella maglia e quindi dovrà avere la polarità indicata nella figura D2.28 b. I I + + – V E = – L ΔI (> 0) Δt E = – L ΔI (< 0) Δt – E (> 0) R – V R + a) I aumenta, ΔI > 0, E < 0 Figura D2.28 a, b Polarità della tensione di autoinduzione con la convenzione di segno dei generatori. + b) I diminuisce, ΔI < 0, E < 0 In entrambi i casi la corrente esce dal “+” della tensione indotta, secondo la convenzione di segno dei generatori. Dato che nelle reti elettriche gli induttori sono considerati come utilizzatori, conviene usare la convenzione di segno di questi ultimi, con corrente entrante dove c’è il “+” della tensione indotta; per far questo occorre considerare le espressioni [D2.21] e [D2.22] senza il segno “–”, ottenendo: Δi E=L Δt [D2.23] Tensione di autoinduzione: convenzione di segno degli utilizzatori Le polarità della tensione indotta sono indicate nella figura D2.29 a, b. I I + + V V + E = L ΔI (> 0) Δt R – a) I aumenta, ΔI > 0, E > 0 + E = L ΔI (< 0) Δt – E (> 0) R b) I diminuisce, ΔI < 0, E < 0 – Figura D2.29 a, b Polarità della tensione di autoinduzione con la convenzione di segno degli utilizzatori. Modulo D • Elettromagnetismo, circuiti magnetici 274 ESEMPIO 9 La corrente in una bobina di induttanza L = 10 mH aumenta linearmente da 0 a 5 A in 5 ms, rimane poi costante per 10 ms e si annulla nei successivi 20 ms. Calcolare la tensione indotta e l’impulso di tensione nei tre intervalli di tempo indicati. ■ Le variazioni di corrente nei tre intervalli sono date da: ΔI1 = 5 − 0 = 5 A ΔI 2 = 5 − 5 = 0 A Applicando la [D2.23] si ottiene: E1 = L E2 = L ΔI 3 = 0 − 5 = −5 A ΔI1 5 = 10 × 10 −3 = 10 V Δt1 5 × 10 −3 ΔI 2 ΔI 0 −5 = 10 × 10 −3 = 0 V E3 = L 3 = 10 × 10 −3 = −2, 5 V −3 Δt 2 Δt 3 10 × 10 20 × 10 −3 Per ogni intervallo di tempo l’impulso di tensione è dato da: U = EΔt = LΔI e, quindi, si ha: U1 = E1 Δt1 = 10 × 5 × 10 −3 = 50 mWb U 2 = E2 Δt 2 = 0 mWb U 3 = E3 Δt 3 = −2, 5 × 20 × 10 −3 = −50 mWb Sommando i tre valori si ottiene zero, dato che la variazione totale di corrente è nulla. Nella figura D2.30 sono riportati gli andamenti nel tempo della corrente e della tensione indotta; le aree del grafico E = f(t) rappresentano gli impulsi di tensione. I (A) 5 0 5 15 35 t (ms) E (V) 10 U1 U2 = 0 Figura D2.30 Esempio 9. 0 Ð 2,5 5 15 U3 35 t (ms) Si può notare che la tensione indotta è maggiore nei tratti in cui la pendenza del grafico di I(t) è più accentuata, mentre è nulla nei tratti in cui la corrente è costante. Inoltre, la tensione è positiva quando la corrente aumenta e viceversa. 275 D2 • Interazioni tra circuiti elettrici e campi magnetici D2.9 Mutua induzione Nella figura D2.31 sono rappresentate due bobine di N1 e N2 spire, avvolte sullo stesso nucleo magnetico. Le due bobine sono mutuamente accoppiate, in quanto la circolazione di corrente in una delle due produce un flusso magnetico nel nucleo, che va a interessare, in tutto o in parte, anche l’altra bobina. Questo è quanto avviene, per esempio, nei trasformatori elettrici. N1 N2 Figura D2.31 Bobine mutuamente accoppiate, avvolte sullo stesso nucleo magnetico. Figura D2.32 Bobine montate coassialmente attorno al nucleo magnetico. Nella pratica costruttiva, per migliorarne l’accoppiamento, le due bobine vengono spesso disposte in modo coassiale, una all’interno dell’altra (come indicato nella figura D2.32). Nella figura D2.33 a, b è riportato lo schema di due bobine mutuamente accoppiate, nei casi in cui è alimentata la bobina 1 e l’altra è aperta (figura D2.33 a) e viceversa (fig. D2.33 b). I flussi magnetici che compaiono nello schema hanno il seguente significato: • nel caso a il flusso Φu è il flusso utile che, prodotto dalla bobina 1, va a interessare anche tutte le spire della bobina 2; il flusso Φd1 è, invece, il flusso disperso che, prodotto dalla bobina 1, non si richiude entro nessuna spira della bobina 2; Φ1 è il flusso totale della bobina 1, somma dei due flussi; • nel caso b il flusso Φu è ancora il flusso utile, questa volta prodotto dalla bobina 2 e che si richiude in tutte le spire della bobina 1; il flusso Φd2 è, invece, il flusso disperso che, prodotto dalla bobina 2, non si richiude entro nessuna spira della bobina 1; Φ2 è il flusso totale della bobina 2, somma dei due flussi. I1 I2 Φu 1 N1 Φ d1 2 1 N2 N1 2 Φ d2 N2 Φu a) Φ 1 = Φ u + Φ d1 b) Φ 2 = Φ u + Φ d2 Considerando il caso di figura D2.33 a e applicando la legge di Hopkinson e la relazione ℘ = L/N2, si ricava l’espressione del flusso totale prodotto dalla bobina 1: Φ1 = ℘Fm1 = ℘N1 I1 = LI L1 N1 I1 = 1 1 2 N1 N1 Il flusso utile che si richiude nella bobina 2 è una parte di questo flusso; introducendo il coefficiente adimensionato α1 = Φu/Φ1, variabile tra 0 (flusso utile nullo) e 1 (flusso utile uguale a quello totale e quindi flusso disperso nullo), si ottiene: α LI Φu = α1Φ1 = 1 1 1 N1 Figura D2.33 a, b Circuiti mutuamente accoppiati: flusso utile e flussi dispersi. Modulo D • Elettromagnetismo, circuiti magnetici 276 Il flusso concatenato con la bobina 2 è dato da: Φc 2 = Φu N 2 = α1 L1 I1 N 2 N1 Si definisce coefficiente di mutua induzione M il rapporto tra il flusso concatenato con la bobina 2 e la corrente della bobina 1 che l’ha prodotto: M= Φc 2 α1 L1 N 2 = I1 N1 [D2.24] Ripetendo il ragionamento precedente per il caso della figura D2.33 b è facile verificare che il coefficiente di mutua induzione tra le bobine, pari in questo caso al rapporto Φc1/I2 sarà dato da: M= α 2 L2 N1 N2 [D2.25] Moltiplicando membro a membro le espressioni [D2.24] e [D2.25] si ha: M2 = α1 L1 N 2 α 2 L2 N1 = α1α 2 L1 L2 N1 N2 Indicando con k = α1α 2 il coefficiente o fattore di accoppiamento tra le due bobine, si ottiene infine: Coefficiente di mutua induzione M = k L1 L2 [D2.26] relazione che lega il coefficiente di mutua induzione alle induttanze delle due bobine e al loro fattore di accoppiamento. Il coefficiente k è un numero adimensionato, per cui l’unità di misura di M è la stessa dell’induttanza, cioè l’henry (H). Se le due bobine hanno la stessa induttanza L si ricava facilmente la relazione M = kL. Riguardo i valori che può assumere il fattore di accoppiamento, si ha che: • • k = 0 (M = 0) indica che l’accoppiamento tra le bobine è nullo e quindi nessuna linea di flusso prodotta dall’avvolgimento magnetizzante si concatena con l’altro; k = 1 M = L1 L2 indica che l’accoppiamento tra le due bobine è perfetto, in quan- ( ) to tutto il flusso prodotto da una bobina si concatena con l’altra (flussi dispersi nulli). L’accoppiamento è tanto più stretto quanto più k si avvicina a 1, tanto più debole o lasco quanto più il valore di k è prossimo a zero. ESEMPIO 10 Calcolare il coefficiente di mutua induzione tra due bobine le cui induttanze sono L1 = 0,1 H e L2 = 25 mH, con coefficiente di accoppiamento 75%. ■ Utilizzando la [D2.26] con k = 0,75, si ricava: M = k L1 L2 = 0, 75 0, 1 × 25 × 10 −3 = 0, 0375 H=37,5 mH 277 D2 • Interazioni tra circuiti elettrici e campi magnetici Tensione indotta per mutua induzione Se nel circuito di figura D2.33 a la corrente I1 viene resa variabile nel tempo, accadono due fenomeni di induzione elettromagnetica: • • nella bobina 1 nasce una tensione per autoinduzione, dovuta alla variazione di I1, in modo analogo a quanto visto nel paragrafo precedente; nella bobina 2 nasce una tensione di mutua induzione, dovuta alla variazione del flusso concatenato Φc2, variazione conseguente a quella di I1; l’avvolgimento 1 è detto induttore in quanto produce la variazione di flusso, mentre l’avvolgimento 2 è detto indotto, dato che subisce gli effetti di tale variazione. Indicando con ΔI1 la variazione della corrente nell’intervallo di tempo Δt e supponendo M costante, la variazione del flusso concatenato con la bobina 2, in base alla [D2.24], è pari a: ΔΦc 2 = M ΔI1 e, quindi, la tensione indotta nella bobina 2 sarà data, per la legge di Faraday-Neumann, da: E2 = M ΔI1 Δt [D2.27] Tensione indotta di mutua induzione Come si vede, è stata usata l’espressione senza il segno “−”; però si deve sempre tener conto della legge di Lenz e quindi la polarità di E2 deve essere tale da opporsi alla variazione del flusso concatenato Φc2. Per capire come va applicata la legge di Lenz in questo caso, si consideri lo schema di figura D2.34, in cui si suppone che entrambe le bobine siano avvolte in senso antiorario e che la bobina 2 sia chiusa su un resistore. A C I1 I2 – 1 C 2 – N1 N2 E2 R + + R I2 D I2 B D Se I1 aumenta (ΔI1 > 0) per la [D2.27] si ha E2 > 0; tale tensione deve far circolare nel secondario la corrente I2 in modo che essa, attraversando la bobina 2, produca un flusso di reazione diretto verso l’alto, opposto al flusso induttore che sta aumentando; ciò avviene se la tensione E2 è positiva in D e negativa in C. Si può anche dire, più correttamente, che la f.m.m. di reazione N2I2 deve essere smagnetizzante, in modo da opporsi all’aumento della f.m.m. N1I1. Per evitare possibili confusioni dovute al senso di avvolgimento delle bobine che, cambiando, fa variare il senso del flusso, viene adottata la seguente convenzione per i circuiti mutuamente accoppiati (figura D2.35): quando la corrente entrante nel morsetto segnato con il pallino di una bobina aumenta, la tensione mutuamente indotta nell’altra è positiva sul corrispondente morsetto segnato. Ovviamente se la corrente entrante nel morsetto segnato diminuisce, si inverte la polarità della tensione indotta. Figura D2.34 Se I1 aumenta, la corrente I2 deve circolare in modo tale da sviluppare una f.m.m. in opposizione al flusso induttore. Figura D2.35 Convenzione di segno per i circuiti mutuamente accoppiati. Modulo D • Elettromagnetismo, circuiti magnetici 278 Il fenomeno della mutua induzione è molto importante ed è alla base del funzionamento di molte macchine elettriche: sfruttando questo fenomeno è possibile trasferire energia elettrica tra due circuiti elettricamente separati, dato che la variazione della corrente in un circuito fa nascere tensione nell’altro (e anche corrente, se il circuito è chiuso). ESEMPIO 11 Con i dati dell’esempio 10 si calcolino le tensioni indotte di auto e mutua induzione che si hanno quando la corrente nella prima bobina subisce una variazione incrementale di 50 A/s. ■ Il dato 50 A/s corrisponde al rapporto incrementale ΔI1 /Δt. Nella prima bobina si ha una tensione di autoinduzione, mentre nella seconda avviene un fenomeno di mutua induzione. Le due tensioni indotte saranno pari a: E1 = L1 ΔI1 = 0,1 × 50 = 5 V Δt E2 = M ΔI1 = 0, 0375 × 50 = 1, 875 V Δt Esercizi di verifica Esercizio 1 Nello schema di figura D2.36 il conduttore H-K ha una resistenza propria R2 e si muove di moto rettilineo uniforme entro un campo magnetico di induzione B costante. Calcolare: la velocità del conduttore; la tensione indotta; la forza esercitata dal campo sul conduttore, specificando se è motrice o resistente; la tensione VHK, le potenze elettriche e il rendimento del sistema in movimento. Supponendo di invertire il senso del moto, calcolare i nuovi valori della corrente e della forza. H R1 E1 = 6 V = 40 cm I R1 = 2 Ω v + B=1T R2 = 0,5 Ω B R2 E1 I = 1,6 A Figura D2.36 Esercizio 1. K [Risultati: v = 5 m/s; E2 = 2 V; F = 0,64 N (motrice); VHK = 2,8 V; Pa = 4,48 W; Pu = 3,2 W; Pp = 1,28 W; η = 0,714; I′= 3,2 A; F′= 1,28 N, resistente] Esercizio 2 Nello schema di figura D2.37 il conduttore H-K ha una resistenza propria Ri e si muove di moto rettilineo uniforme entro un campo magnetico di induzione B costante. Calcolare: la forza esercitata dal campo sul conduttore, specificando se è motrice o resistente; la tensione indotta sul conduttore; la tensione VHK; le resistenze Ri e R; le potenze elettriche del sistema in movimento. I H v = 2,5 m s = 50 cm v Ri K V R B = 0,6 T I=2A ηη = 0,75 B Figura D2.37 Esercizio 2. [Risultati: F = 0,6 N (resistente); E = 0,75 V; VHK = 0,563 V; Ri = 0,0937 Ω; R = 0,281 Ω; Pg = 1,5 W; Pu = 1,125 W; Pp = 0,375 W] Esercizio 3 Per la bobina di figura D2.38, interessata da un campo magnetico di induzione B costante, calcolare: la coppia prodotta dal campo, con la bobina nella posizione di figura; la forza agente su ogni conduttore; la forza agente su ogni lato; la coppia massima che il campo può produrre sulla bobina, specificando in quale posizione si ha tale coppia; la corrente necessaria per produrre la stessa coppia se l’angolo α vale 30° anziché 45°. 279 Esercitazioni D2 • Interazioni tra circuiti elettrici e campi magnetici Modulo D • Elettromagnetismo, circuiti magnetici 280 Esercitazioni F d N = 150 spire B 45° = 60 cm I = 1,5 A F d = 30 cm α = 45° B = 0,21 T Figura D2.38 Esercizio 3. [Risultati: C = 6 Nm; Fc = 0,189 N; Fl = 28,4 N; CM = 8,5 Nm; I′= 1,22 A] Esercizio 4 Calcolare la coppia agente sulla bobina dell’esercizio 3, nel caso di campo magnetico con linee di forza radiali. [Risultato: C = 8,5 N] Esercizio 5 Determinare la forza elettrodinamica che si origina tra due conduttori a barra, lunghi 10 m, di sezione rettangolare 5 × 20 mm, posti in aria alla distanza di 20 cm, quando la densità di corrente in ognuno di essi è di 5 A/mm2. [Risultato: F = 2,5 N] Esercizio 6 Calcolare la forza di cui all’esercizio precedente, nel caso che, in seguito a un cortocircuito, la corrente nelle barre diventi 20 volte maggiore di quella che si ha nel funzionamento normale. [Risultato: F = 1000 N] Esercizio 7 Una spira elettrica, di dimensioni 10 × 15 cm, ruota con velocità angolare costante in un campo magnetico uniforme di induzione B = 1,3 T. Calcolare: il flusso magnetico massimo concatenato con la spira; la velocità di rotazione, espressa in giri/min, per avere nella spira una EM = 2 V. [Risultati: ΦM = 19,5 mWb; n = 980 giri/min] Esercizio 8 Su un nucleo chiuso di materiale ferromagnetico con traferro, avente permeabilità relativa μr = 1200 supposta costante, lunghezza della parte in ferro 60 cm, lunghezza del traferro 0,3 mm, sezione trasversale 10 cm2, sono montate due bobine con N1 = 500 spire ed N2 = 800 spire, con coefficiente di accoppiamento k = 0,8. Calcolare: le induttanze delle bobine; il coefficiente di mutua induzione; le tensioni indotte nelle due bobine quando nella prima la corrente circolante, pari a 2 A, si annulla linearmente in 10 ms e la seconda bobina è aperta. [Risultati: L1 = 0,393 H; L2 = 1 H; M = 0,501 H; E1 = − 78,5 V; E2 = − 100 V] Esercizio 9 Due bobine, aventi rispettivamente N1 = 400 spire e N2 = 250 spire, mutuamente accoppiate al 75%, sono montate su un nucleo magnetico di riluttanza totale 358,1 kH−1. Calcolare: le induttanze delle due bobine; il coefficiente di mutua induzione; le tensioni indotte quando nella prima bobina la corrente varia secondo il grafico di figura D2.39 e la seconda bobina è aperta. 281 D2 • Interazioni tra circuiti elettrici e campi magnetici 0,3 0 2 5 7 10 t (ms) Figura D2.39 Esercizio 9. Andamento nel tempo della corrente I1. – 0,3 [Risultati: L1 = 0,447 H; L2 = 0,175 H; M = 0,21 H; E1: 67 V, 0 V, – 134 V, 44,7 V; E2: 31,5 V, 0 V, − 63 V, 21 V] Esercizio 10 Su due bobine mutuamente accoppiate sono state svolte le seguenti prove: a) tenendo aperta la seconda bobina e facendo aumentare linearmente la corrente nella prima da zero a 10 A in 0,1 s, sono state misurate le tensioni indotte E1 = 10 V e E2 = 6 V; b) tenendo aperta la prima bobina e facendo aumentare linearmente la corrente nella seconda da zero a 10 A in 0,1 s, sono state misurate le tensioni indotte E1 = 6 V e E2 = 5 V. Calcolare: le induttanze delle due bobine; il coefficiente di mutua induzione; il fattore di accoppiamento; il numero di spire della seconda bobina, sapendo che N1 = 300 spire. [Risultati: L1 = 0,1 H, L2 = 0,05 H, M = 0,06 H; k = 0,849; N2 = 212 spire] Test di verifica Quesiti a risposta aperta 1. Spiegare come varia l’intensità della forza prodotta da un campo magnetico uniforme su un conduttore rettilineo percorso da corrente, in funzione dell’angolo di inclinazione del conduttore rispetto alle linee di forza del campo magnetico. 2. Su due spire perfettamente uguali tra loro agiscono due campi magnetici diversi: uno con linee di forza tra loro parallele e l’altro con linee di forza radiali. A parità di induzione magnetica B, quali differenze vi sono tra le coppie di forze prodotte nei due casi? 3. Da quali fattori dipendono il verso e l’intensità delle forze agenti tra due conduttori rettilinei e paralleli, percorsi da due correnti diverse? 4. Enunciare, in generale, la legge dell’induzione elettromagnetica di Faraday-Neumann-Lenz e spiegare la sua applicazione nel caso dell’autoinduzione. 5. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si comporta da utilizzatore attivo? 6. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si comporta da generatore elettrico? 7. Ricavare l’espressione della tensione indotta in una spira rotante con velocità angolare costante in un campo magnetico uniforme. 8. Spiegare il fenomeno della generazione di una tensione indotta per mutua induzione magnetica. Esercitazioni I1 (A) Modulo D • Elettromagnetismo, circuiti magnetici 282 Esercitazioni Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. La forza esercitata da un campo magnetico su un conduttore elettrico disposto perpendicolarmente al vettore B è una grandezza di che tipo? a È una grandezza scalare, la cui intensità è data dal prodotto BIl. b È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a BIl. c È una grandezza vettoriale, di intensità pari a BIl, avente lo stesso verso della corrente elettrica. d È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a Blv. 2. Considerando due conduttori paralleli, di lunghezza unitaria e percorsi da corrente, su ognuno di essi si genera una forza avente quali caratteristiche? a Direttamente proporzionale alle intensità delle correnti e alla permeabilità magnetica del mezzo e inversamente proporzionale alla distanza tra i conduttori. b Direttamente proporzionale alle intensità delle correnti, alla permeabilità magnetica del mezzo e alla lunghezza dei conduttori e inversamente proporzionale alla loro distanza. c Di valore indipendente dalla permeabilità magnetica relativa del mezzo. d Inversamente proporzionale alla distanza tra i conduttori e quindi crescente man mano che i conduttori vengono allontanati. 3. Un conduttore che si muove di moto rettilineo uniforme, perpendicolarmente alle linee di forza di un campo magnetico di induzione costante, quando si comporta da generatore? a Quando la tensione indotta nel conduttore si oppone alla circolazione di corrente nel conduttore stesso. b Quando la forza esercitata dal campo magnetico sul conduttore è di tipo motrice, avente lo stesso verso della velocità. c Quando diventa sede di una tensione indotta E = Blv che, agendo da f.e.m., provoca la circolazione di una corrente verso l’utilizzatore esterno. d Quando diventa sede di una tensione indotta E = BlI che, agendo da f.e.m., provoca la circolazione di una corrente verso l’utilizzatore esterno. 4. La tensione indotta in una spira che si muove di moto circolare uniforme in un campo magnetico di induzione B costante come varia nel tempo e che valore massimo ha? a Varia sinusoidalmente nel tempo e ha valore massimo indipendente dalla velocità angolare della spira. b Varia sinusoidalmente nel tempo e ha valore massimo direttamente proporzionale alla velocità angolare della spira e al flusso magnetico. c È costante nel tempo, di valore direttamente proporzionale alla velocità angolare della spira. d Varia sinusoidalmente nel tempo e ha valore massimo indipendente dall’intensità dell’induzione magnetica. 5. A che cosa è dovuta la tensione indotta per autoinduzione in un induttore magnetico? a b c d Alla variazione del flusso prodotto da un altro induttore. Al movimento della bobina all’interno di un campo magnetico. Alla variazione nel tempo della corrente circolante in un altro induttore, mutuamente accoppiato col primo. Alla variazione nel tempo della corrente circolante nell’induttore. 283 Fenomeni transitori nei circuiti induttivi Si esaminerà, in questa unità, il comportamento di un induttore durante l’intervallo di tempo in cui esso scambia energia con il circuito a cui è collegato. Durante questo tempo il flusso magnetico concatenato con le spire dell’induttore varia: quando esso aumenta si parla di transitorio di magnetizzazione, in caso contrario di transitorio di smagnetizzazione. Il termine “transitorio” indica, analogamente alla carica e scarica di un condensatore, che il fenomeno non è permanente, ma temporaneo, e pertanto cessa dopo un certo tempo; questo avviene nelle reti in cui sono presenti generatori elettrici di tipo continuo, che impongono tensioni e correnti costanti nel tempo: quando l’induttore è completamente magnetizzato, la corrente che lo percorre raggiunge il valore costante imposto dal regime di funzionamento del circuito e la tensione ai suoi capi, nel caso di induttore ideale privo di resistenza, si annulla. Così non avviene nel caso di reti alimentate con generatori in corrente alternata. D3.1 Transitorio di magnetizzazione di un induttore Si consideri (figura D3.1) un circuito formato da un generatore di tensione continua, di f.e.m. E, collegato a un induttore di induttanza L, supposto inizialmente smagnetizzato; un interruttore permette di collegare l’induttore al generatore. La resistenza R rappresenta quella complessiva del circuito, compresa la resistenza interna del generatore. + E L R t = 0Ð i=0 vL = 0 Figura D3.1 Magnetizzazione di un induttore: istante immediatamente precedente la chiusura dell’interruttore. D3 Modulo D • Elettromagnetismo, circuiti magnetici 284 La trattazione verrà svolta supponendo che l’induttore sia lineare, con induttanza L 2 costante; dato che L = N ℘, l’ipotesi fatta implica che sia costante la permeanza magnetica e che quindi l’induttore sia avvolto in aria o su un materiale non ferromagnetico oppure che funzioni sul tratto lineare della caratteristica di magnetizzazione di un nucleo ferromagnetico. Si ipotizzerà inoltre, salvo quando diversamente specificato, che l’induttore abbia una resistenza elettrica propria nulla o comunque trascurabile rispetto a quella totale del circuito esterno. Per spiegare quello che avviene nel circuito durante il transitorio di magnetizzazione, occorre considerare che il comportamento di un induttore è determinato dalla tensione di autoinduzione, data da: vL = L Δi Δt [D3.1] L’esame della [D3.1] porta a due importanti considerazioni. • In un induttore ideale, senza resistenza elettrica propria, attraversato da una corrente costante I e soggetto al solo flusso concatenato di autoinduzione, tale flusso è costante nel tempo e non vi è alcuna tensione indotta (nella formula [D1.1] l’incremento ΔI è nullo); questo significa che l’induttore ideale, attraversato da corrente costante nel tempo, si comporta come un cortocircuito. i • L’induttore non consente brusche variazioni di corrente nel circuito in cui è inserito, ossia la corrente non può “saltare” da un valore all’altro nello stesso istante di tempo, come avverrebbe, per esempio, nel caso indicato nella figura D3.2. Se così fosse si avrebbe una variazione Δi di valore finito (1 A nel caso di figura) in un intervallo di tempo Δt = 0 e, in base alla [D3.1], nascerebbe una tensione indotta di valore infinito, cosa evidentemente impossibile. La corrente in un induttore deve variare, quindi, con continuità. 2A 1A 0 t Δt = 0 Figura D3.2 La corrente in un induttore non può variare con discontinuità. Si consideri, adesso, quello che avviene nel circuito di figura D3.1 in seguito alla – chiusura dell’interruttore. Verrà indicato con t = 0 l’istante immediatamente prece+ dente la chiusura dell’interruttore, con t = 0 quello immediatamente successivo a tale chiusura e con t → ∞ il termine del periodo transitorio, quando le grandezze elettriche sono a regime. − • per t = 0 (figura D3.1) l’induttore è scollegato dal generatore ed è smagnetizzato, per cui si ha i = 0 e vL = 0; • per t = 0 (figura D3.3 a) la corrente è ancora nulla, dato che, non essendo trascorso alcun tempo dalla chiusura dell’interruttore e non essendo possibili salti di corrente, si conserverà il valore precedente; per quanto riguarda la tensione vL, essendo Ri = 0, si avrà: VL0 = E, ossia sull’induttore si localizzerà tutta la f.e.m. del generatore; + + + i i E Figura D3.3 a, b Magnetizzazione di un induttore: condizioni iniziali (a) e a regime (b). E L R a) t = 0+ L vL vL R i=0 vL = VL0 = E b) t ➝ ∞ i ➝ If = E vL ➝ VLf = 0 R 285 D3 • Fenomeni transitori nei circuiti induttivi • per t → ∞ (figura D3.3 b) la fase transitoria si è estinta e l’induttore si comporta come un cortocircuito, con VLf = 0; la corrente nel circuito assumerà il suo valore finale, dato da: If = E R [D3.2] Valore finale della corrente Durante il transitorio di magnetizzazione, l’equazione che lega la corrente alle altre grandezze del circuito si ricava applicando il secondo principio di Kirchhoff alla maglia: − E + Ri + vL = 0 [D3.3] da cui, sostituendo la [D3.1], si ricava: Δi − E + Ri + L =0 Δt [D3.4] Equazione caratteristica del processo di magnetizzazione Nell’equazione [D3.4] compaiono, analogamente a quella della carica del condensatore, gli incrementi finiti delle grandezze i e t; passando agli infinitesimi di e dt, si ottiene l’equazione differenziale seguente: − E + Ri + L di =0 dt [D3.5] la cui soluzione dà la funzione i = f(t) che descrive l’andamento della corrente durante la fase di magnetizzazione dell’induttore. La tensione indotta è legata alla f.e.m. e alla corrente dalla relazione seguente, che si ricava dalla [D3.3]: vL = E − Ri [D3.6] Per arrivare in modo intuitivo a definire i grafici della corrente e della tensione indotta si possono fare le seguenti considerazioni: • • • • all’istante iniziale di chiusura dell’interruttore, la corrente è nulla e la tensione indotta ha il valore iniziale VL0 = E; a regime la corrente arriva al valore finale If = E/R e la tensione tende a zero; durante il periodo transitorio la corrente aumenta e la tensione indotta, per la [D3.6], diminuisce; la pendenza della curva della corrente, rappresentata dai valori del rapporto incrementale: ΔI vL = Δt L diminuisce, in quanto si riduce vL; la corrente, pertanto, aumenterà con incrementi sempre minori. Tensione sull’induttore Modulo D • Elettromagnetismo, circuiti magnetici 286 La corrente e la tensione indotta varieranno, in base alle considerazioni esposte e analogamente a quanto succede nella carica di un condensatore, secondo gli andamenti esponenziali di figura D3.4 a, b, di tipo crescente per la corrente e decrescente per la tensione. Figura D3.4 a, b Magnetizzazione di un induttore: andamento nel tempo della corrente e della tensione indotta. vL a) i If b) VL0 O t O t Le relative espressioni matematiche sono le seguenti: t ⎛ − ⎞ i = I f ⎜1 − e τ ⎟ ⎠ ⎝ Leggi di variazione della corrente e della tensione vL = VL 0 e − t τ [D3.7] [D3.8] dove τ è la costante di tempo del sistema. Anche in questo caso è possibile definire il tempo di assestamento all’1%, dato da: Ta = 4, 6τ [D3.9] e avente significato identico a quello introdotto nel paragrafo C2.1 e nella scheda PRE-2. Espressione della costante di tempo È possibile ricavare l’espressione della costante di tempo del circuito R-L partendo dalla seguente definizione: la costante di tempo è uguale al tempo necessario per magnetizzare l’induttore fino a una corrente pari a quella finale E/R, supponendo che la magnetizzazione avvenga con tensione costante, uguale a quella iniziale. In questo caso la tensione indotta dovrà sempre essere uguale a quella iniziale E; il flusso concatenato varierà da zero a Φc = LIf nel tempo τ e quindi dovrà essere: E= ΔΦc Φc − 0 Φc LI f L E = = = = Δt τ τ τ τ R da cui si ricava: Costante di tempo del circuito R-L τ= L R [D3.10] 287 D3 • Fenomeni transitori nei circuiti induttivi Dall’esame dell’espressione [D3.10] si deduce che: • • all’aumentare della resistenza elettrica del circuito la costante di tempo diminuisce e la magnetizzazione dell’induttore avviene più velocemente; all’aumentare dell’induttanza la costante di tempo aumenta e il fenomeno diventa più lento; dato che l’energia magnetica è direttamente proporzionale a L, aumenta anche l’energia accumulata nell’induttore al termine della sua magnetizzazione. Caso dell’induttore inizialmente magnetizzato Se l’induttore è inizialmente magnetizzato, con corrente iniziale I0, e tende esponenzialmente alla corrente If , la legge di variazione della corrente è data da: ( ) i = I f + I0 − I f e − t τ [D3.11] Legge di variazione della corrente rappresentata dal grafico di figura D3.5. i If Figura D3.5 Andamento nel tempo della corrente, partendo dal valore iniziale I0. I0 O t L’espressione [D3.11] può essere considerata una formula generale, valida ogni volta che la corrente varia esponenzialmente da un valore iniziale a uno finale. Da essa discende l’espressione [D3.7], come caso particolare per I0 = 0. Una formula analoga può essere scritta per la tensione indotta: ( ) vL = VLf + VL 0 − VLf e − t τ [D3.12] Legge di variazione della tensione Nel caso VLf = 0, dalla [D3.12] si ricava la [D3.8]. Un induttore di induttanza L = 0,1 H, inizialmente smagnetizzato, viene collegato a un generatore di f.e.m. E = 100 V, tramite un circuito che presenta complessivamente una resistenza di 10 Ω. Calcolare: la costante di tempo, la tensione indotta iniziale, la corrente finale, il tempo di assestamento all’1% e l’energia magnetica accumulata dopo tale tempo. ■ Con le formule [D3.10] e [D3.9] si calcolano i valori della costante di tempo e del tempo di assestamento: τ= L 0,1 = = 0, 01 s=10 ms R 10 Ta = 4, 6 τ = 4, 6 × 10 = 46 ms La tensione indotta iniziale è uguale alla f.e.m. del generatore: VL0 = E = 100 V ESEMPIO 1 Modulo D • Elettromagnetismo, circuiti magnetici 288 E 100 = = 10 A R 10 Al tempo di assestamento la corrente nell’induttore è il 99% di quella finale, ossia uguale a: La corrente finale è data dalla [D3.2]: I f = I = 0, 99 I f = 0, 99 × 10 = 9, 9 A e, quindi, l’energia magnetica accumulata nell’induttore è pari a: W = ESEMPIO 2 1 2 LI = 0, 5 × 0,1 × 9, 9 2 = 4, 9 J 2 Per l’induttore dell’esempio precedente calcolare la corrente nel circuito e la tensione indotta al tempo t1 = 30 ms e il tempo t2 necessario affinché la corrente arrivi al valore I2 = 8 A. ■ Dato che l’induttore è inizialmente smagnetizzato, la corrente e la tensione varieranno con le leggi espresse dalla [D3.7] e dalla [D3.8]; sostituendo il valore di t1 si ha: t 30 ⎛ ⎛ ⎞ − ⎞ − I1 = I f ⎜ 1 − e τ ⎟ = 10 ⎜ 1 − e 10 ⎟ = 9, 5 A ⎝ ⎠ ⎝ ⎠ VL1 = VL 0 e t − 1 τ = 100 e − 30 10 = 4, 98 V Per calcolare il tempo t2 bisogna applicare la formula [P2.2] della scheda PRE-2 del modulo C, ottenendo: ⎛ I ⎞ 8⎞ ⎛ t 2 = −τ ln ⎜ 1 − 2 ⎟ = −10 ln ⎜ 1 − ⎟ = 16,1 mss ⎠ ⎝ I 10 ⎝ f ⎠ D3.2 Transitorio di smagnetizzazione di un induttore Si consideri un induttore lineare di induttanza L, inserito nel circuito di figura D3.6 a, in cui un tasto T può mettere in cortocircuito il generatore di tensione, in modo da annullare la tensione VAB. Si deve anche supporre che il generatore venga diseccitato o aperto, in modo che non fornisca più alcuna corrente. – Nell’istante immediatamente prima della chiusura di T (t = 0 ), supponendo che il circuito sia a regime, la corrente sarà uguale a quella finale I′f = E/R raggiunta durante il precedente transitorio di magnetizzazione e la tensione indotta sarà nulla, essendo la corrente costante. + All’istante t = 0 (immediatamente dopo la chiusura di T) il circuito si presenterà come nella figura D3.6 b. La corrente nell’induttore, dovendo conservare il valore che aveva precedentemente, sarà pari a I0 = I′f , mentre la tensione indotta sarà esattamente uguale a quella sul resistore, con polarità opposta rispetto alla fase precedente; si avrà quindi: Tensione iniziale sull’induttore vL = VL 0 = − RI 0 [D3.13] L’induttore, non più collegato al generatore, inizierà a smagnetizzarsi, trasferendo l’energia accumulata durante la magnetizzazione al resistore, che la dissiperà sotto forma di calore. L’induttore, in questo caso, si comporta da “generatore temporaneo”, sostenendo la circolazione della corrente con l’energia posseduta; dato, però, che tale energia diminuisce man mano che viene dissipata in calore dal resistore, la corrente circolante diminuirà nel tempo, tendendo a zero. È da notare che il verso della corrente non subisce variazioni, passando dalla fase di magnetizzazione a quella di smagnetizzazione. 289 D3 • Fenomeni transitori nei circuiti induttivi A + i E T L B i vL vR R L i vL R vR L vL R a) a) t = 0– b) i = I′f = E R vL = 0 c) b) t = 0+ i = I0 = I′f vR = RI0 vL = VL0 = – RI0 t ➝ ∞ i ➝ If = 0 vR ➝ 0 Per t → ∞ (figura D3.6 c) il processo di smagnetizzazione risulterà concluso, tutta l’energia dell’induttore sarà stata dissipata dal resistore e nel circuito non vi sarà più né corrente né tensione indotta. Riassumendo quanto detto in precedenza e tenendo presente che anche per la smagnetizzazione gli andamenti nel tempo delle grandezze sono di tipo esponenziale, si può osservare che: • • • • • • vL ➝ VLf = 0 Figura D3.6 a, b, c Smagnetizzazione di un induttore: condizioni iniziali (a, b) e a regime (c). la corrente nel circuito dell’induttore partirà dal valore iniziale I0 e tenderà al valore finale If = 0, con un decadimento esponenziale; la corrente conserverà il verso che aveva nella fase di funzionamento precedente la magnetizzazione; la tensione indotta partirà dal valore iniziale VL0 e tenderà al valore finale VLf = 0, anch’essa con legge esponenziale decrescente; il verso della tensione indotta sarà opposto rispetto a quello che aveva durante la magnetizzazione; la costante di tempo del processo è ancora data da τ = L/R, dove R è la resistenza del circuito di smagnetizzazione e può non avere lo stesso valore della resistenza di magnetizzazione; la durata pratica del processo di smagnetizzazione è ancora pari a 4,6τ, istante nel quale la corrente nell’induttore sarà uguale all’1% di quella iniziale. Le espressioni analitiche delle forme d’onda della corrente e della tensione indotta si possono ricavare da quelle generali [D3.11] e [D3.12], considerando nulli i valori finali; si ottengono le funzioni: i = I0 e − vL = VL 0 e t τ − [D3.14] t τ [D3.15] i cui grafici sono rappresentati nelle figure D3.7 e D3.8. Nella figura D3.8 è stato evidenziato che la tensione indotta durante la smagnetizzazione è opposta (e quindi negativa) rispetto a quella che si ha durante la magnetizzazione, assunta come riferimento positivo. Caso della smagnetizzazione incompleta Se l’induttore non si smagnetizza completamente, ma, a causa del circuito in cui è inserito, la corrente passa dal valore iniziale I0 a quello finale If < I0, si ha ancora una di- Leggi di variazione della corrente e della tensione Modulo D • Elettromagnetismo, circuiti magnetici 290 i Figura D3.7 Smagnetizzazione di un induttore: andamento nel tempo della corrente. I0 i I0 If O t vL O t Figura D3.9 Smagnetizzazione incompleta di un induttore. O VL0 t VL0 = – RI0 Figura D3.8 Smagnetizzazione di un induttore: andamento nel tempo della tensione indotta. minuzione esponenziale della corrente, la cui equazione rientra nella formula generale [D3.11] e il cui grafico è rappresentato nella figura D3.9. La tensione indotta partirà da un valore iniziale dipendente dai parametri del circuito è tenderà a zero, dato che a transitorio estinto si ha ancora ΔI = 0, secondo l’andamento esponenziale decrescente descritto dalla formula [D3.15]. ESEMPIO 3 Un induttore di induttanza L = 0,15 H, inizialmente magnetizzato con I0 = 2 A, si smagnetizza in un circuito avente resistenza R = 3 Ω . Calcolare l’energia magnetica nell’induttore all’istante t1 = 0,1 s. L 0,15 = 0, 05 s ■ La costante di tempo del circuito di smagnetizzazione è data da: τ = = R 3 Usando la [D3.14] si calcola la corrente nell’istante t1: I1 = I 0 e valore a cui corrisponde l’energia: W1 = ESEMPIO 4 t − 1 τ =2e − 0 ,1 0 ,05 = 0, 271 A 1 2 L I1 = 0, 5 × 0,15 × 0, 2712 = 5, 51 mJ 2 Ripetere l’esempio precedente supponendo che la corrente finale nell’induttore sia If = 0,5 A. ■ In questo caso la corrente I1 si calcola applicando la [D3.11]: ( ) I1 = I f + I 0 − I f e t − 1 τ = 0, 5 + ( 2 − 0, 5 ) e − 0 ,1 0 ,05 = 0, 703 A e, quindi: W1 = 1 2 L I 1 = 0, 5 × 0,15 × 0, 7032 = 37,1 mJ 2 291 D3 • Fenomeni transitori nei circuiti induttivi D3.3 Risoluzione di reti induttive nel periodo transitorio In questo paragrafo verranno esaminate reti elettriche contenenti un solo induttore, di induttanza costante. Non si considererà la presenza contemporanea di più induttori e quindi l’unico fenomeno elettromagnetico di cui bisognerà tener conto è l’autoinduzione. Per risolvere la rete nel periodo transitorio di magnetizzazione e smagnetizzazione dell’induttore, durante il quale le grandezze elettriche (corrente e tensione) nel lato contenente l’induttore variano nel tempo con legge esponenziale, bisogna calcolare tre elementi caratteristici di tali grandezze: il valore iniziale, il valore finale e la costante di tempo, noti i quali si ricavano le leggi di variazione della corrente e della tensione indotta mediante le formule generali [D3.11] e [D3.12]. Per il calcolo della resistenza del circuito di magnetizzazione o di smagnetizzazione che compare nell’espressione [D3.10] della costante di tempo si ricorre generalmente alla determinazione del generatore equivalente di Thevenin del relativo circuito. Occorre inoltre tener presente la durata del funzionamento: se l’induttore resta collegato al circuito di magnetizzazione o di smagnetizzazione per un tempo non inferiore a 4,6τ, si può considerare che la corrente e la tensione siano arrivate ai valori di regime, altrimenti occorre calcolarne i valori nell’istante in cui si ha la variazione di configurazione del circuito. Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro comportamento sia oppure no influenzato direttamente dall’induttore: per esempio la tensione in un resistore collegato in serie con un induttore, data da v = Ri, segue l’andamento esponenziale della corrente. Gli esempi seguenti hanno lo scopo di chiarire quanto precedentemente esposto. Per la rete di figura D3.10 calcolare, dopo la chiusura dell’interruttore T, la costante di tempo del circuito di magnetizzazione e gli andamenti della corrente e della tensione sull’induttanza, disegnandone i relativi grafici. Determinare, inoltre, l’andamento della corrente nel resistore R2, sia prima che dopo la chiusura di T. R1 T A R3 + R2 E ESEMPIO L E = 25 V R1 = 10 Ω R2 = 40 Ω R3 = 2 Ω L = 0,2 H Figura D3.10 Esempio 5. B ■ Con l’applicazione del teorema di Thevenin alla rete a sinistra dell’interruttore, si ottiene: RTh = R1 R2 10 × 40 = =8Ω R1 + R2 10 + 40 ETh = E R2 25 × 40 = = 20 V R1 + R2 10 + 40 Il circuito equivalente è riportato nella figura D3.11. Il valore della costante di tempo è dato da: τ= 0, 2 L = = 0, 02 s RTh + R3 8 + 2 5 Modulo D • Elettromagnetismo, circuiti magnetici 292 A Figura D3.11 Esempio 5. Riduzione del circuito di figura D3.10 mediante l’applicazione del teorema di Thevenin. R3 + i ETh vL L RTh i 2A Figura D3.12 Esempio 5. Andamento nel tempo della corrente i. B 0 t Poiché a regime l’induttanza si comporta come un cortocircuito, il valore finale della corrente i è uguale a: If = 20 ETh = =2A RTh + R3 8 + 2 La corrente aumenterà esponenzialmente da zero a 2 A, secondo la legge: t t ⎛ ⎞ − ⎛ − ⎞ i = I f ⎜ 1 − e τ ⎟ = 2 ⎜ 1 − e 0,02 ⎟ ⎠ ⎝ ⎝ ⎠ rappresentata nella figura D3.12. La tensione indotta vL partirà dal valore iniziale VL0 = ETh = 20 V (I0 = 0) e tenderà esponenzialmente a zero, secondo la legge: vL = VL 0 e − t τ = 20 e − vL t 0 ,02 20 V rappresentata nella figura D3.13. Figura D3.13 Esempio 5. Andamento nel tempo della tensione vL. 0 t Per calcolare l’andamento della corrente in R2, si considerino i circuiti di figura D3.14 a, b, rappresentanti, rispettivamente, la rete data prima della chiusura di T e dopo tale chiusura, in condizioni di regime, con l’induttanza sostituita da un cortocircuito. R1 Figura D3.14 a, b Esempio 5. Circuiti per il calcolo del valore iniziale (a) e finale (b) della corrente i2. I1f A I20 + a) B Si ricava: I 20 = 25 E = = 0, 5 A R1 + R2 10 + 40 A I2f + R2 E R1 R2 E b) B R3 293 D3 • Fenomeni transitori nei circuiti induttivi I1 f = E = Req I 2 f = I1 f 25 E = = 2,1 A 40 × 2 R2 R3 10 + R1 + 40 + 2 R2 + R3 R3 2,1 × 2 = = 0,1 A R2 + R3 40 + 2 La corrente i2 diminuirà esponenzialmente da 0,5 A a 0,1 A, con la seguente legge, ricavata applicando l’espressione [D3.11]: ( ) i2 = I 2 f + I 20 − I 2 f e − t τ = 0,1 + ( 0, 5 − 0,1) e − t 0 ,002 = 0,1 + 0, 4 e − t 0 ,02 il cui grafico è riportato nella figura D3.15. i2 0,5 A 0,1 A 0 t Per il circuito di figura D3.16, a regime con l’interruttore aperto, calcolare le correnti i1, i2, iL e la tensione vL e disegnarne gli andamenti nel tempo, prima e dopo la chiusura dell’interruttore. i1 i2 iL R2 + L E1 = 24 V R1 = R2 = 100 Ω vL R3 = 50 Ω E1 L = 200 mH Figura D3.16 Esempio 6. B ■ Interruttore aperto La corrente nell’induttore è nulla, essendo il ramo aperto; anche la tensione vL è nulla, dato che l’induttore si comporta a regime come un cortocircuito. Nella maglia a sinistra dell’interruttore le due correnti sono uguali, essendo le resistenze in serie. Si avrà quindi: IL0 = 0 ESEMPIO R3 A R1 Figura D3.15 Esempio 5. Andamento nel tempo della corrente i2. – VL 0 = 0 (istante t = 0 ) I10 = I 20 = E1 24 = = 0,12 A R1 + R2 100 + 100 ■ Interruttore chiuso Applicando il teorema di Thevenin si ottiene il circuito equivalente di figura D3.17, per il quale si ha: RTh = ( R1 / / R2 ) + R3 = 100 + 50 = 100 Ω 2 ETh = E1 24 = = 12 V 2 2 6 294 Modulo D • Elettromagnetismo, circuiti magnetici + iL ETh Figura D3.17 Esempio 6. Circuito equivalente di Thevenin con l’interruttore chiuso. vL L RTh Il valore della costante di tempo è dato da: τ = L 200 × 10 −3 = = 2 ms RTh 100 La corrente iL avrà un andamento esponenziale crescente, da zero al valore finale: I Lf = ⎛ secondo la legge: iL = I Lf ⎜ 1 − e ⎝ − t τ ETh 12 = = 0,12 A RTh 100 t ⎛ ⎞ − ⎞ 0 ,002 ⎟⎠ = 0, 12 ⎜⎝ 1 − e ⎟⎠ + La tensione indotta partirà, all’istante t = 0 , dal valore iniziale VL 0 = ETh = 12 V e tenderà esponenzialmente a zero, con legge: vL = VL 0 e − t τ = 12 e − t 0 ,002 Con l’interruttore chiuso la tensione vAB sarà data da: t t t t t – ⎞ ⎛ − − − − vAB = R3iL + vL = 50 × 0,12 ⎜ 1 − e 0,002 ⎟ + 12 e 0,0002 = 6 − 6 e 0,002 + 12 e 0,002 = 6 + 6 e 0,002 ⎠ ⎝ t ⎞ ⎛ − vAB = 6 ⎜ 1 + e 0,002 ⎟ ⎠ ⎝ + legge che indica un andamento esponenziale decrescente da 12 V (t = 0 ) a 6 V (t → ∞ ). Applicando la legge di Ohm e il primo principio di Kirchhoff, si calcolano gli andamenti delle correnti i1 e i2: t ⎞ ⎛ − 6 ⎜ 1 + e 0,002 ⎟ t ⎞ ⎛ − ⎠ ⎝ v = 0, 06 ⎜ 1 + e 0,002 ⎟ i2 = AB = 100 R2 ⎠ ⎝ i1 = i2 + iL = 0, 06 + 0, 06 e − t 0 ,002 + 0,12 − 0,12 e − t 0 ,002 i1 = 0,18 − 0, 06 e − t 0 ,002 + Per t = 0 gli esponenziali assumono il valore 1 e si ha: i1 ( 0 + ) = 0,18 − 0, 06 = 0,12 A i2 ( 0 + ) = 0, 06 (1 + 1) = 0,12 A che sono esattamente i valori che avevano le due correnti prima della chiusura dell’interruttore. Per t → ∞ gli esponenziali si annullano e si ricavano i valori di regime delle due correnti: I1 f = 0,18 A I 2 f = 0, 06 A Si può notare che è rispettata la condizione I1f = I2f + ILf stabilita dal primo principio di Kirchhoff. D3 • Fenomeni transitori nei circuiti induttivi Gli andamenti richiesti delle correnti e della tensione sono riportati nelle figure D3.18, D3.19, D3.20, D3.21. iL (A) vL (V) 0,12 A 12 V 0 t (ms) Figura D3.18 Esempio 6. Andamento nel tempo della corrente iL. 0 t (ms) Figura D3.19 Esempio 6. Andamento nel tempo della tensione vL. i1 (A) 0,18 i2 (A) 0,12 0,12 0,06 0 Figura D3.20 Esempio 6. Andamento nel tempo della corrente i1. t (ms) 0 Figura D3.21 Esempio 6. Andamento nel tempo della corrente i2. t (ms) 295 Modulo D • Elettromagnetismo, circuiti magnetici Esercitazioni 296 Esercizi di verifica Esercizio 1 Un induttore viene magnetizzato mediante un generatore reale di tensione, avente E = 12 V e R = 6 Ω; sapendo che la corrente iniziale nell’induttore è nulla e che all’istante t1 = 0,1 s si ha I1 = 0,5 A, calcolare: la costante di tempo; l’induttanza; il tempo t2 necessario per avere una corrente pari all’85% di quella finale; l’energia magnetica nell’induttore in tale istante. [Risultati: τ = 0,348 s; L = 2,09 H; t2 = 0,66 s; W2 = 3,02 J] Esercizio 2 Un induttore di induttanza L = 0,5 H viene magnetizzato, partendo da corrente nulla, mediante un generatore reale di tensione avente E = 10 V; la costante di tempo del circuito è 0,1 s. Calcolare: la resistenza del circuito; la corrente finale nell’induttore; la tensione iniziale ai suoi capi; la corrente e la tensione indotta nell’istante t1 = 0,25 s; il tempo t2 necessario per avere una tensione ai capi dell’induttore di 4 V; l’energia magnetica immagazzinata nell’induttore al termine del periodo transitorio. [Risultati: R = 5 Ω; If = 2 A; V0 = 10 V; I1 = 1,84 A; V1 = 0,821 V; t2 = 91,6 ms; Wf = 1 J] Esercizio 3 Durante la fase di magnetizzazione il flusso concatenato con un induttore di induttanza L = 0,1 H passa dal valore iniziale di 5 mWb al valore finale, a regime, di 50 mWb. Sapendo che la resistenza del circuito di magnetizzazione vale 10 Ω determinare: la legge di variazione della corrente nel tempo; l’istante t1 in cui il flusso concatenato vale 15 mWb. t – –––– 0,01; [Risultati: i = 0,5 – 0,45 e t1 = 2,51 ms] Esercizio 4 Una bobina di induttanza L = 25 mH viene magnetizzata e, a regime, raggiunge un livello di energia magnetica pari a 0,45 J. Supponendo di smagnetizzarla mediante un circuito di resistenza R = 2,5 Ω, calcolare: la corrente e la tensione iniziali di smagnetizzazione, la corrente I1 dopo 20 ms dall’inizio della smagnetizzazione, il tempo t2 dopo il quale l’energia magnetica della bobina diventa la metà di quella iniziale. [Risultati: I0 = 6 A; VL0 = – 15 V; I1 = 0,812 A; t2 = 3,466 ms] Esercizio 5 Nel circuito di figura D3.22 la chiusura del contatto T determina la magnetizzazione dell’induttore, fino alle condizioni di regime. Calcolare: la costante di tempo; l’intensità di corrente e l’energia finale dell’induttore; gli andamenti della tensione vL, della corrente iL e della corrente i1 prima e dopo la chiusura di T, disegnandone i relativi grafici. R2 A T i1 I01 iL R1 L VL I01 = 0,5 A R1 = 40 Ω R2 = 10 Ω L = 0,2 H B Figura D3.22 Esercizio 5. [Risultati: ττ= 4 ms; ILf = 0,4 A; WLf = 16 mJ; vL diminuisce esponenzialmente da 20 V a zero; iL aumenta esponenzialmente da zero a 0,4 A; I1 = 0,5 A (prima della chiusura) e diminuisce esponenzialmente da 0,5 A a 0,1 A dopo la chiusura] 297 D3 • Fenomeni transitori nei circuiti induttivi Nel circuito di figura D3.23 l’interruttore T viene chiuso e lasciato in tale posizione fino al termine del periodo transitorio. Calcolare: la costante di tempo; le espressioni di iL e vL in funzione del tempo, disegnandone i grafici; il valore iniziale e finale della tensione VAB; l’espressione in funzione del tempo della tensione su R2. R2 A T + R3 E1 iL I02 R1 L B E1 = 20 V R1 = 20 Ω I02 = 0,5 A R2 = 5 Ω R3 = 15 Ω L = 0,08 H vL [ ( Risultati: ττ= 2 ms; iL = 0,75 1 – e Figura D3.23 Esercizio 6. t – –– ττ ) ; vL = 30 e t – –– ττ ; VAB0 = 30 V; ( VABf = 15 V; vR2 = 3,75 1 – e t – –– ττ )] Esercizio 7 La rete di figura D3.24 è inizialmente in condizioni di regime, con T aperto. L’interruttore T viene poi chiuso, fino al raggiungimento del nuovo regime, e infine riaperto. Calcolare: i valori di VAB e iL prima della chiusura di T; il valore di VAB subito dopo la chiusura di T; la costante di tempo con T chiuso; i valori finali della corrente e dell’energia dell’induttore con T chiuso; la costante di tempo con T aperto; la tensione iniziale sull’induttore con T aperto. Verificare che il valore finale della iL con T aperto coincide con quello iniziale della prima fase e disegnare gli andamenti nel tempo della tensione e della corrente dell’induttore. T A iL R1 R2 L + I03 E1 E1 = 25 V R1 = 10 Ω L = 50 mH I03 = 0,5 A R2 = 50 Ω E2 = 10 V E2 + B Figura D3.24 Esercizio 7. ′ = 2,5 V; ττ1 = 6 ms; ILf = 2,8 A; [Risultati: VAB0 = 0 V; IL0 = 2,5 A; V AB0 ] Wf = 0,196 J; ττ2 = 5 ms; V′′ AB0 = – 3 V Esercitazioni Esercizio 6 Esercitazioni 298 Modulo D • Elettromagnetismo, circuiti magnetici Test di verifica Quesiti a risposta aperta 1. Spiegare come varia la corrente durante il transitorio di magnetizzazione di un induttore inizialmente non magnetizzato e disegnarne il relativo grafico. Specificare, in particolare, quanto vale la corrente finale e perché le variazioni di corrente che si hanno nei successivi intervalli Δt sono sempre più piccoli. 2. Disegnare e spiegare l’andamento della tensione vL durante il transitorio di magnetizzazione di un induttore. 3. Ricavare l’espressione della costante di tempo del circuito di magnetizzazione di un induttore. 4. Come varia il tempo di assestamento in funzione dei valori di R e di L? 5. Dimostrare che durante il transitorio di magnetizzazione il flusso concatenato con un induttore varia esponenzialmente con la stessa legge della corrente. 6. Spiegare come variano la corrente e la tensione durante il transitorio di smagnetizzazione di un induttore e disegnarne i relativi grafici. 7. Per quale ragione un induttore di resistenza propria trascurabile si comporta, a regime, come un cortocircuito? 8. Le costanti di tempo di magnetizzazione e di smagnetizzazione di un induttore sono necessariamente uguali? ELETTRONICA Modulo E Introduzione all’elettronica digitale Obiettivi Prerequisiti Scheda PRE-1 Semiconduttori, diodi e transistor Contenuti • E1 Gli ambiti dell’elettronica • E2 Variabili binarie, operatori logici elementari, porte logiche • E3 Il laboratorio di elettronica digitale • E4 Sistemi di numerazione • E5 Attività di laboratorio proposte Esercitazioni • Esercizi di verifica • Test di verifica 302 Modulo E • Introduzione all’elettronica digitale Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere la struttura generica di un sistema elettronico e della comunicazione tra parti analogiche e parti digitali; 2. saper descrivere i campi di variabilità di una grandezza analogica e di una grandezza digitale; 3. conoscere l’insieme delle variabili binarie con gli operatori logici elementari; 4. saper definire e rappresentare gli operatori logici elementari; 5. conoscere le principali famiglie tecnologiche dei circuiti integrati logici TTL e CMOS, le loro caratteristiche essenziali, le configurazioni dei circuiti d’uscita; 6. saper descrivere le caratteristiche di ingresso e di uscita di un circuito logico integrato e i problemi di compatibilità tra integrati di famiglie logiche differenti; 7. conoscere le funzionalità dei principali strumenti e attrezzature del laboratorio di elettronica digitale e le modalità della loro utilizzazione; 8. saper descrivere i criteri da osservare nella realizzazione di esperienze in laboratorio di elettronica digitale; 9. conoscere i principali sistemi di numerazione posizionale; 10. saper rappresentare e convertire i numeri nei codici posizionali di base 2, 16, BCD, complemento a due, ed eseguire su essi operazioni aritmetiche. Prerequisiti SCHEDA PRE-1 Semiconduttori, diodi e transistor Si suppone che lo studente conosca il significato delle grandezze elettriche tensione, corrente, resistenza, e che conosca e sappia applicare la legge di Ohm, le regole di calcolo di un partitore di tensione e il principio di sovrapposizione degli effetti. La conoscenza delle strutture di diodi e transistor, dei modelli che ne illustrano il funzionamento, e dei simboli che li rappresentano, sono utili per una maggiore comprensione delle caratteristiche elettriche dei circuiti delle varie famiglie tecnologiche. Semiconduttori puri Semiconduttori come il Silicio (Si) e il Germanio (Ge) sono tetravalenti (quattro elettroni periferici vengono condivisi tra atomi vicini). In un cristallo puro di Si o di Ge la densità di atomi è di 5 o 4,4 · 1022 atomi per cm3. A temperatura ambiente la concentrazione intrinseca di cariche libere di muoversi al loro interno è rispettivamente di 1,5 · 1010/cm3 e 2,5 · 1013/cm3, meno di una carica ogni miliardo di atomi. Quando, a causa dell'agitazione termica, un elettrone sfugge al legame che lo teneva vincolato agli atomi del reticolo cristallino, uno di quegli atomi resta con una carica positiva non più compensata da quella dell’elettrone divenendo uno ione positivo. Ogni elettrone che sfugge lascia un buco, una lacuna, e anche la lacuna, come l’elettrone, inizia a vagare all’interno del cristallo; ciò perché l’atomo rimasto senza un elettrone tende ad attirarne uno a spese dei suoi vicini, con l’effetto di una carica positiva che si sposta da Prerequisiti 303 un atomo all’altro. Naturalmente può capitare che un elettrone libero si ricombini con una lacuna. In un semiconduttore puro la densità intrinseca di elettroni liberi è uguale a quella delle lacune ni = pi. Il loro valore dipende dal materiale e dalla temperatura. Semiconduttori con impurità Se nella struttura cristallina di un semiconduttore intrinseco si introducono atomi di un elemento pentavalente, questi cedono facilmente uno degli elettroni periferici che, entrando in conduzione, lasciano altrettanti ioni positivi bloccati nella struttura cristallina; questi non tendono a catturare un altro elettrone. Si dice che il semiconduttore è stato drogato con impurità di tipo n poiché in esso le cariche libere di muoversi sono in maggioranza elettroni. Se gli atomi introdotti sono invece di tipo trivalente, ciascuno di essi cattura un elettrone a spese degli atomi di semiconduttore vicini, diviene uno ione negativo bloccato nella struttura cristallina, e genera una lacuna che, con la sua carica positiva, comincia a vagare. In questo caso si dice che il semiconduttore è drogato con impurità di tipo p poiché le cariche in esso libere di muoversi, le lacune, sono positive. In un semiconduttore drogato i portatori di carica maggioritari si ricombinano in parte con quelli minoritari facendo così diminuire la loro densità. Dette n e p la densità degli elettroni di conduzione e quella delle lacune, vale la legge di azione di massa: n · p = n2i . Giunzione p -n, diodi a semiconduttore In un cristallo di semiconduttore si creano una zona di tipo p e una di tipo n confinanti l’una con l’altra, poiché i portatori maggioritari tendono, in assenza di forze contrarie, a distribuirsi uniformemente su tutto il cristallo; da ciascuna delle rispettive zone un po’ di essi migra, diffonde, nell’altra zona. Il fenomeno termina però non appena sul confine tra le due zone si forma un campo elettrico di intensità sufficiente a contrastare il fenomeno. La figura PRE-1.1 rappresenta la situazione finale: nella zona n gli elettroni sono rappresentati da piccoli pallini neri e gli ioni donatori da cerchietti col segno +; nella zona p le lacune sono rappresentate da piccoli cerchietti blu e gli ioni accettori da cerchietti col segno –; alcuni elettroni della zona n passano nella zona p lasciando in parte non compensata la carica positiva (+) degli ioni donatori, e, in prossimità del confine, colmano un corrispondente numero di lacune; analogo discorso vale per le lacune della zona p. Il risultato complessivo è una sottile zona (mezzo micron), priva di cariche di conduzione, depletion layer, a cavallo del confine, con un campo elettrico interno diretto da n a p che contrasta la diffusione. Il dispositivo così realizzato è un diodo; la zona di tipo n è detta catodo e quella di tipo p, anodo. La figura PRE-1.2 ne riporta il simbolo. Figura PRE-1.1 Giunzione p – n. A Anodo p n K Catodo Figura PRE-1.2 Simbolo di un diodo. 304 Modulo E • Introduzione all’elettronica digitale Polarizzazione diretta della giunzione p-n L’applicazione di una tensione positiva tra anodo e catodo contrasta il campo elettrico del depletion layer, il fenomeno di diffusione riprende e il diodo entra in conduzione: elettroni diffondono nella zona p, dove sono cariche minoritarie, e lacune diffondono nella zona n, dove sono minoritarie. Il depletion layer è popolato da cariche minoritarie provenienti dalle due zone opposte, cariche che vengono via via neutralizzate da quelle maggioritarie. In questo caso si dice che il diodo è polarizzato in modo diretto. Per tensioni dirette inferiori a una soglia Vγ (0,7 V per i diodi al silicio), la corrente resta fino a 100 volte inferiore al massimo consentito, poi la tensione ai suoi capi si mantiene quasi costante e la corrente cresce esponenzialmente; occorre perciò porre in serie al diodo una resistenza che ne limiti la corrente massima. Diodi LED La ricombinazione di una coppia elettrone-lacuna avviene grazie a imperfezioni nella struttura cristallina e ad impurità di tipo metallico che funzionano come trappole; grazie a esse si riesce a dosare il tempo di vita dei portatori di carica (da 1 ns a 1 μ s). Nella ricombinazione elettrone-lacuna viene restituita energia sotto forma di calore. In altri semiconduttori come l’arseniuro di gallio una buona parte delle ricombinazioni avviene direttamente e in questo caso l’energia viene restituita sotto forma di radiazione in buona parte infrarossa e in parte visibile. I diodi LED sono realizzati con questi materiali. Polarizzazione inversa L’applicazione di una tensione positiva tra catodo e anodo, cioè nel verso opposto al precedente, allontana ancora di più i portatori maggioritari dal depletion layer; in tal caso può esserci solo una corrente molto piccola (corrente inversa di saturazione), dovuta a coppie elettrone-lacuna che si originano all’interno del depletion layer; questa corrente per i diodi al silicio è dell’ordine dei 10–9 A. Anche per la tensione inversa c’è un limite oltre il quale all’interno del depletion layer il campo elettrico diviene così forte da generare molte coppie elettrone-lacuna o da provocare, per urto delle cariche minoritarie contro gli atomi del cristallo, un effetto a valanga. Reverse recovery time Quando la tensione applicata a un circuito con resistore e diodo in serie commuta da diretta a inversa, la migrazione delle cariche da una zona all’altra si interrompe; tuttavia, a causa delle cariche minoritarie inizialmente presenti nel depletion layer, per un breve intervallo di tempo il diodo si comporta come un corto circuito, ciò finché l’eccesso di cariche minoritarie non viene eliminato grazie alla loro ricombinazione. A quest’intervallo va aggiunto un tempo di transizione dovuto all’effetto capacitivo proprio della giunzione. Complessivamente questo ritardo (detto tempo di recupero nel passaggio alla polarizzazione inversa) può valere da 1 ns a 1 μ s. Transistor BJT BJT è l’acronimo di bipolar junction transistor. I BJT sono dotati di tre elettrodi collegati rispettivamente a tre zone, dette Emettitore, Base e Collettore. Questo tipo di transistor è realizzato con una struttura simile a quella di figura PRE-1.3 dove sono visibili due giunzioni, una tra emitter e base e l’altra tra base e collettore. Qui gli elettroni di conduzione sono rappresentati da piccoli segni “–”, le lacune da pallini blu, gli ioni da cerchietti con segno + o segno –. 305 Prerequisiti Figura PRE-1.3 Struttura di un BJT n-p-n. Emitter Base n p n Collettore Con riferimento al drogaggio delle tre zone, un BJT può essere di tipo npn, come nel caso di figura, o pnp; la figura PRE-1.4 ne riporta schemi e simboli. C C C C Collettore B p B B Base n B n Base p Emettitore Emettitore E E E Collettore p n Figura PRE-1.4 Schemi e simboli di BJT pnp e npn. a) E b) c) d) Se, come in figura PRE-1.3, in un BJT npn si polarizza in modo diretto la giunzione emitter-base, e inversamente la giunzione base-collettore, gli elettroni dell’emitter diffondono nella base; di essi una piccola percentuale si ricombina con le lacune mentre la maggior parte si diffonde nel depletion layer base-collettore dove incontra un forte campo elettrico che la porta nel collettore e da qui nel circuito di polarizzazione. In queste condizioni la tensione VBE è quella di un diodo polarizzato direttamente e la corrente di collettore IC è dell’ordine di 100 volte quella di base, da cui dipende principalmente. Dette Ie, Ib, Ic, le correnti di emitter, base e collettore, è Ie = Ic + Ib. Il BJT come interruttore Il transistor viene usato anche per realizzare amplificatori analogici; qui interessa il suo funzionamento come interruttore. Nel circuito di figura PRE-1.5 il transistor va in conduzione quando è applicata una tensione VBE che polarizza in modo diretto la giunzione base-emettitore; se la corrente IC e la resistenza RC sono tali da provocare una sufficiente caduta di tensione, la tensione VCE diviene abbastanza piccola (circa 0,2 V), tanto che la giunzione base-collettore risulta polarizzata direttamente e il collegamento collettore-emitter si può considerare come un interrutore chiuso. In queste condizioni si dice che il transistor è in saturazione. RC VCC RB VBB IC IB VBE VCE E IE Figura PRE-1.5 BJT npn in conduzione. Modulo E • Introduzione all’elettronica digitale 306 Se la polarizzazione base-emitter viene annullata o invertita, la corrente si interrompe, il collegamento collettore-emitter è come un interruttore aperto, e si dice che il transistor è in interdizione. I tempi di ritardo tra una commutazione sul circuito di polarizzazione di base e la conseguente transizione da una condizione all’altra sono dell’ordine di alcune decine di ns. Discorsi del tutto analoghi valgono per il BJT di tipo pnp. Transistor MOSFET I transistor MOSFET hanno tre elettrodi detti Source, Drain e Gate. Nei MOS a canale n source e drain fanno capo a due zone n+, cioè fortemente drogate di tipo n, immerse in un substrato debolmente drogato di tipo p, e tra loro distanti qualche decina di micron. Il gate consiste in una lamina di alluminio o di silicio policristallino drogato con boro intermedia tra gli altri due elettrodi e isolata dal resto del dispositivo mediante una sottilissima zona di biossido di silicio. La figura PRE-1.6 rappresenta la struttura di un MOS a canale n. Il substrato è in genere internamente collegato con il source. MOSFET a riempimento In questi MOS non c’è inizialmente un canale conduttivo tra Source e Drain. Quando tra gate e substrato di un MOS a canale n si impone una tensione positiva superiore al valore di soglia (da 2.5 a 6 V); allora le cariche minoritarie che si accumulano nella zona sotto il gate stabiliscono un collegamento sufficientemente conduttivo tra source e drain. Discorso del tutto analogo vale per i MOSFET a riempimento a canale p, dove il substrato è di tipo n e source e drain sono di tipo p+. MOSFET a svuotamento Esistono anche MOSFET a svuotamento nei quali il canale nel substrato è precostituito da una zona leggermente drogata dello stesso tipo del drain e del source. In questo caso la tensione tra gate e source, a seconda del suo segno e dell’intensità, regola la conducibilità del canale aumentandola o diminuendola fino alla sua chiusura. La figura PRE-1.7 mostra i simboli utilizzati per i vari tipi di MOSFET. Source Figura PRE-1.6 Struttura di un MOS a canale n. Gate Drain n n p Substrato D D G D G D D G D G G G S a) S b) S c) S d) S e) S f) Figura PRE-E1.7 Simboli di MOS. a) e b) a canale p a riempimento, c) e d) a canale n a riempimento, e) e f) a svuotamento a canale n e a canale p. Gli ambiti dell’elettronica E1 Oggetto di studio dell’elettronica è la generazione, l’elaborazione e la trasformazione di segnali elettrici di potenza relativamente piccola. L’elettronica interagisce con altre grandezze del mondo fisico mediante trasduttori, ad esempio i segnali elettrici in uscita da un microfono possono essere amplificati e poi inviati a degli altoparlanti, o essere trasformati in onde elettromagnetiche ricevute a distanza dall’antenna di un ricevitore; o ancora: un computer riceve segnali dalla tastiera, dal mouse, e da altri dispositivi, li interpreta, esegue i comandi ricevuti, e ne visualizza i risultati sul monitor. Attualmente il mondo dell’elettronica è fatto di componenti passivi come resistori, condensatori, induttanze, diodi, e di componenti attivi discreti, come i transistor di vario genere, e integrati come gli amplificatori operazionali, i generatori di tensione di riferimento, i circuiti logici, le memorie, i circuiti programmabili. La conoscenza delle loro caratteristiche ne consente il corretto utilizzo e l’applicazione nella realizzazione delle funzioni più complesse. L’elettronica ha due rami principali che si sviluppano ampiamente in modo abbastanza indipendente l’uno dall’altro, essi sono il digitale e l’analogico. E1.1 L’elettronica analogica L’elettronica analogica è una parte dell’elettronica che studia il modo di generare, controllare e trasformare i segnali elettrici considerandoli come grandezze che possono acquisire tutti i possibili valori compresi all’interno del loro campo di variabilità. Segnali di questo tipo sono rappresentati in figura E1.1. Sono dispositivi analogici i raddrizzatori, i filtri, gli amplificatori, gli oscillatori e vari altri circuiti la cui risposta a un segnale di ingresso è una funzione continua. vI VSS t VSI v2 Vmin t Figura E1.1 Segnali di tipo analogico. 307 Modulo E • Introduzione all’elettronica digitale 308 E1.2 L’elettronica digitale L’elettronica digitale è una parte dell’elettronica che si occupa di circuiti i cui segnali d’ingresso e d’uscita, per la parte significativa del loro tempo, possono acquistare valori compresi solo in alcuni e ben distinti intervalli del loro campo di variabilità. La figura E1.2 mostra due esempi di segnali digitali. Figura E1.2 Segnali di tipo digitale. R/W CS Bit Come si vedrà in questa parte del testo, questo ramo si estende dalle più semplici porte logiche ai più complessi circuiti integrati, dai semplici flip-flop ai circuiti di conteggio, di memoria, di generazione o riconoscimento di sequenze, e infine ai circuiti programmabili e ai microprocessori che sono il cuore degli attuali computer. Il termine ‘digitale’ viene dalla parola inglese ‘digit’ che significa cifra. I numeri sono espressi in cifre. Di una somma di centinaia di milioni si dice che è a 9 cifre, poiché la si pensa espressa nel sistema decimale, dunque con 9 caselle ciascuna destinata a ospitare uno dei simboli da 0 a 9. I digit dell’elettronica sono cifre binarie, bit (acronimo di binary digit). In un numero espresso in binario ciascun bit può ospitare o uno zero (0) o un uno (1); ciò non impedisce di esprimere numeri comunque grandi, posto che si disponga di un adeguato numero di bit. Dal punto di vista concettuale la traduzione di un bit in segnale elettrico è presto fatta: un bit vale zero oppure uno; a ciascun bit si fa corrispondere l’uscita di un circuito la cui tensione deve essere compresa in due ben distinte fasce di valori (figura E1.3): una definita come livello basso (0), l’altra fascia definita come un livello alto (1); sono esclusi valori intermedi. Un circuito che rappresenti più bit disporrà di tante uscite quanti sono i suoi bit. La figura E1.4 propone un semplice esempio in cui con componenti passivi alimentati da una batteria si realizza elettronicamente un numero di 4 bit: con tutti gli interruttori aperti il numero in binario ABCD è 1111; se si chiudono gli interruttori SWB e SWC il numero diventa 1001, e così di seguito. Figura E1.3 Livelli logici. V Livello Alto Livello Basso Normalmente un sistema elettronico contiene sia circuiti digitali che circuiti analogici. Si pensi come esempio a un moderno sistema di registrazione dove l’input è costituito da microfoni che trasformano il segnale audio, che è analogico, in segnale elettrico, da amplificatori che portano questo segnale a livelli adatti alle caratteristiche di ingresso di dispositivi di conversione in formato digitale, da circuiti di elaborazione e memorizzazione digitale. 309 E1 • Gli ambiti dell’elettronica Figura E1.4 Rappresentazione elettrica di un numero di 4 bit. VCC R1 330 R2 330 A SWA R3 330 C B SWB R4 330 SWC D SWD GND La comunicazione tra dispositivi analogici e dispositivi digitali Della comunicazione tra le due parti, l’analogica e la digitale, si occupano particolari dispositivi elettronici detti convertitori A-D e D-A. I primi traducono un segnale analogico in una sequenza di numeri che indicano la successione dei valori del segnale analogico campionato a intervalli regolari abbastanza frequenti da consentire l’eventuale precisa ricostruzione del segnale originario. I secondi trasformano ogni numero binario, espresso mediante livelli alti e bassi, sui suoi ingressi, in un corrispondente livello di tensione. In figura E1.5 il segnale analogico, in nero, viene campionato a una frequenza 4 volte maggiore della sua massima frequenza; il segnale che se ne ottiene, in blu, presenta una successione di livelli di tensione che un convertitore A/D tradurrà in una successione di codici binari. 5 Figura E1.5 Trasformazione di una grandezza analogica in una digitale. 4 3 2 1 0 -1 -2 -3 -4 -5 0 50 100 150 200 250 300 350 400 450 500 Modulo E • Introduzione all’elettronica digitale Esercitazioni 310 Test di verifica Quesiti a risposta aperta 1. Descrivere la caratteristica comune delle grandezze di tipo analogico. 2. Dire che cosa si intende per segnale di tipo digitale. 3. Descrivere gli ambiti dell’elettronica analogica e dell’elettronica digitale. 4. Dire attraverso quali dispositivi riescono a comunicare tra loro circuiti elettronici di tipo analogico e di tipo digitale. 5. Spiegare il significato di bit. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. I valori di tensione di un segnale analogico possono: a variare con continuità da un valore estremamente negativo a uno estremamente positivo. b assumere alcuni valori compresi tra un massimo e un minimo. c assumere uno qualsiasi dei valori compresi tra un massimo e un minimo. d variare con continuità per la maggior parte del tempo all’interno di uno dei livelli consentiti. 2. I valori di tensione di un segnale digitale: a variano con continuità tra due soli livelli ammessi. b restano per la maggior parte del tempo compresi all’interno di due sole fasce di valori. c possono valere solo 0 V o 5 V. d saltano continuamente da un livello all’altro dei due soli livelli consentiti. 3. Un digit: a può valere 0 oppure 1. b può valere da 0 a 9. c è un bit. d è un simbolo mediante cui si esprimono i numeri. 4. In un sistema complesso: a l’elettronica digitale può da sola effettuare qualsiasi operazione, anche interfacciandosi col mondo fisico. b l’elettronica digitale è più adatta a realizzare le parti di elaborazione dei segnali. c l’elettronica digitale è più adatta a realizzare le parti di interfacciamento col mondo fisico. d l’elettronica analogica è più adatta a realizzare le parti di elaborazione dei segnali. 5. Un segnale analogico può essere digitalizzato: a campionandolo periodicamente. b campionandolo periodicamente a una frequenza sufficientemente alta. c codificandone con un numero sufficiente di bit i campioni prelevati a frequenza abbastanza alta. d codificandone, mediante un convertitore D-A e un numero sufficiente di bit, i campioni prelevati a frequenza abbastanza alta. Variabili binarie, operatori logici elementari, porte logiche E2 Ingressi e uscite dei circuiti digitali possono assumere solo valori di tensione compresi in una di due fasce dette livello basso e livello alto. Poiché le variabili di ingresso e di uscita di questi circuiti sono del tutto simili ai predicati contenuti in una qualsiasi proposizione ai quali si attribuiscano i valori di vero o di falso, e le funzioni da essi svolte corrispondono alle più semplici regole della logica in base alle quali, accertata la verità delle premesse, è possibile dedurre la verità o falsità delle conclusioni, questi circuiti sono anche detti circuiti logici. E2.1 Variabili binarie, bit Una variabile binaria può assumere di volta in volta uno tra due ben distinti valori possibili. Un interruttore, un LED, diodo a emissione di luce, un semaforo in cui non sia previsto il giallo, una proposizione come: “Il limite di velocità su questa strada è di 70 km/h”, sono tutti esempi di variabili binarie. In generale, i valori assunti da una variabile binaria sono convenzionalmente indicati semplicemente con 0 e 1. Si dice che si usa una logica positiva quando zero sta per basso, falso, spento, aperto, rosso, mentre uno sta per alto, vero, chiuso, acceso, verde. Quando si sostituisce zero ad alto, vero, chiuso, acceso, verde, e uno a basso, falso, spento, aperto, rosso la logica adottata è negativa. Una variabile binaria va pensata come un cassettino con giusto lo spazio per contenere uno 0 oppure un 1; per esprimere il suo valore è cioè sufficiente un bit. E2.2 Operatori logici NOT, AND, OR, circuiti con interruttori Verso la metà del XIX secolo, un matematico di nome George Boole, presentò la sua Indagine sulle leggi del pensiero…. Egli intese proporre un formalismo matematico che, applicato alle proposizioni, consentisse di calcolarne la veridicità. Egli scoprì che nella formulazione di costrutti logici, e nella loro verifica, si utilizza una struttura costituita da proposizioni che possono avere uno solo dei due valori, “vero” e “falso”, e da semplici leggi di composizione come il prodotto logico, AND (il connettivo “e”), e la somma logica, OR (il connettivo “o”). Dopo circa cento anni le leggi formulate da George Boole sono state applicate allo studio dei circuiti con interruttori che, perciò, sono anche detti circuiti logici. Un interruttore e una proposizione semplice condividono in effetti la stessa natura di una variabile binaria. Logica positiva e logica negativa 311 Modulo E • Introduzione all’elettronica digitale 312 A – A Operatore NOT 0 1 1 0 Per ogni proposizione che dichiara per vero un fatto è possibile crearne un’altra che dice esattamente il contrario. Entrambe le proposizioni possono rivelarsi vere oppure false, e tuttavia, se una risulta vera l’altra non può che essere falsa. Ad esempio di una stessa persona si potrà dire che A): “ha conseguito la laurea in matematica”, oppure che B): “non ha conseguito la laurea in matematica”. Ora, sia A che B possono essere dichiarazioni vere o false; ma se A è vera, B non può che essere falsa; se invece B è vera, A è falsa. Evidentemente queste due variabili A e B non sono tra loro indipendenti. Se la variabile indipendente è A, allora è B = B(A), cioè B è funzione di A, e visto che B Ð nega ciò che A afferma, si può scrivere: B = NOT(A) = A . La sopralineatura sul nome della variabile ne indica la negazione. La funzione NOT () è definita dalla tabella E2.1 e la si può anche pensare come un operatore: NOT è un operatore che applicato a una variabile A ne assegna una seconda B = NOT(A) che vale 1 quando A = 0 e vale 0 quando A = 1. La figura E2.1 rappresenta un circuito in cui il LED si accende quando l’interruttore è aperto (Off): quando l’interruttore è chiuso cortocircuita il ramo con il LED, assorbendo tutta la corrente erogata dalla batteria; se invece l’interruttore è aperto, tutta la corrente va sul LED. Tabella E2.1 NOT. Figura E2.1 LED = NOT(Sw). +VCC 5V 470 SW LED SW LED off on on off GND Se nella tabella che descrive la relazione tra la variabile SW e la variabile LED si sostituiscono Off o Spento con 0, e On o Acceso con 1, si ottiene esattamente la tabella della funzione NOT. Pertanto: LED = NOT(SW). B A P 0 0 0 0 1 0 1 0 0 1 1 1 Tabella E2.2 P = AND(A, B). Operatore AND Si consideri ora il seguente problema: una cassaforte si apre se in ciascuna delle due serrature A e B sono inserite le chiavi giuste. Due nuovi cassieri hanno ricevuto ciascuno una chiave ma non sanno se si tratta di chiavi della cassaforte. Come potranno andare le cose quando essi tenteranno di accedervi? Mediante la tabella E2.2, con tre colonne, una per ciascuna serratura e una per l’esito dell’operazione, si possono descrivere ordinatamente tutti i possibili casi. Le colonne A e B rappresentano, una per ciascuna serratura, le proposizioni: “è inserita la chiave giusta”. La colonna P rappresenta la proposizione: “la cassaforte si apre”; i valori 0 e 1 stanno rispettivamente per falso e vero. P(A, B), è una funzione binaria a due ingressi, la cui tabella della verità si riassume in questo modo: “La cassaforte si apre solo se nella serratura A e nella B (contemporaneamente) sono inserite le chiavi appropriate”. Il connettivo e (AND), che mette insieme le due frasi, “la chiave giusta è inserita in A” e “la chiave giusta è inserita in B”, ha il significato di congiungerle, attribuendo alla frase complessiva, e quindi alla sua conclusione “la cassaforte si apre”, il valore di vero solo se entrambi i presupposti sono veri. La verifica delle due affermazioni A e B consente di dedurre la verità della conclusione P. La funzione P (A, B), definita dalla tabella E2.2 è detta AND e la si può anche pensare come un operatore: si definisce AND un operatore che associa a una coppia di variabili binarie A e B una terza variabile P che vale 1 solo se contemporaneamente sono A = 1 e B = 1. 313 E2 • Variabili binarie, operatori logici elementari, porte logiche Si scrive P(A, B) = A AND B o, più brevemente, P(A, B) = A · B, con il segno di prodotto al posto di “AND“. Le due espressioni si leggono nello stesso modo: “P è il prodotto logico di A e B“ o anche “P è la AND di A e B”. Quando si collegano tra loro due interruttori uno dietro l’altro, come in figura E2.2 a, si dice che sono posti in serie. Due dispositivi collegati in serie sono percorsi dalla stessa corrente. Nel circuito qui rappresentato la corrente può attraversare il LED e accenderlo solo se entrambi gli interruttori vengono chiusi. Se nella tabella di figura E2.2 b che descrive il comportamento del circuito si sostituiscono Off e Spento con 0, e On e Acceso con 1, essa coincide esattamente con quella di una AND. +VCC 5V R1 330 SW1 SW2 LED a) GND SW1 SW2 LED off off off off on off on off off on on on Figura E2.2 a, b LED = AND(Sw1, Sw2). b) Operatore OR Un analogo ma diverso esempio è quello di due amici che si sono dati appuntamento per visionare un appartamento di cui entrambi hanno ricevuto la chiave. Cosa può avvenire se entrambi si recano all’appuntamento un po’ sovrappensiero? Anche qui ci sono due variabili binarie: A = “il 1° amico ha con sé la chiave” e B = “il 2° amico ha con sé la chiave”, e una funzione binaria S(A, B) = “sarà possibile entrare”. Ciascuna delle due proposizioni A e B può essere vera oppure falsa, mentre S dipende dal valore delle prime due. Di nuovo tutte le possibilità sono descritte da una tabella che si può sintetizzare con la frase: “Sarà possibile entrare se uno o (OR) l’altro (o entrambi) hanno con sé la chiave”. Questa volta le due frasi A e B sono messe insieme dal connettivo o, che ha il significato di attribuire alla conclusione S il valore di vero se uno o l’altro, anche separatamente (la o è un connettivo che disgiunge), dei presupposti è vero. B A S 0 0 0 0 1 1 1 0 1 1 1 1 Tabella E2.3 S = OR(A, B). Si dice OR una funzione S(A, B ) definita dalla tabella della verità E2.3; essa vale 1 se almeno una o entrambe le sue variabili valgono 1. Per l’operatore OR si usa il segno “+”, e si potrà scrivere: S(A, B) = A OR B, oppure S(A, B) = A + B. S(A, B) è anche detta somma logica di A e B. Nella figura E2.3 a i due interruttori sono tra loro collegati in parallelo: essi sono due possibili percorsi per la corrente che, giunta al primo nodo dove due estremità degli interruttori sono collegate insieme, si divide in due parti (non necessariamente uguali), che vanno poi a confluire sul secondo nodo. In questo caso il LED si accende se almeno uno dei due interruttori è chiuso. Se nella tabella di figura E2.3 b che descrive il comportamento del circuito si scrive 0 al posto di Off e 1 al posto di On, essa coincide esattamente con quella di una OR. Figura E2.3 a, b LED = OR(Sw1, Sw2). +VCC 5V SW1 R1 330 SW2 GND a) LED SW1 SW2 LED off off off off on on on off on on on on b) Modulo E • Introduzione all’elettronica digitale 314 Tabelle della verità Tabelle che definiscono le funzioni binarie di variabili binarie, come quelle di NOT, AND e OR, sono dette tabelle della verità. L’operatore NOT si applica a una singola variabile (è unario), AND e OR sono invece applicate ad almeno due variabili. Ciò che rende diverse AND e OR, è la terza colonna delle rispettive tabelle; le due colonne di sinistra nelle due tabelle sono identiche perché entrambe indicano, nello stesso ordine, le possibili combinazioni di valori dei due ingressi binari. Esse corrispondono ai primi quattro numeri binari espressi con 2 bit. Le funzioni binarie di variabili binarie sono anche dette funzioni booleane, esse possono avere molte variabili di ingresso, e sono definite ciascuna dalla sua tabella della verità. Nella compilazione delle tabelle della verità si ricorre alla numerazione binaria in modo da non dimenticare nessuna delle possibili combinazioni di valori delle variabili di ingresso. Seguendo quest’ordine è inoltre possibile riconoscere facilmente alcune funzioni fondamentali. Il numero di righe necessarie dipende dal numero di variabili indipendenti; se il loro numero è n, 2n è il numero di righe della tabella. Per definire una funzione binaria Q(A, B, C), di tre variabili A, B e C, occorre una tabella di 8 righe (più l’intestazione), per potervi inserire tutte le combinazioni di valori delle variabili di ingresso, cioè i codici binari dei numeri da 0 a 7. Per una funzione di quattro variabili le righe necessarie oltre all’intestazione saranno 16. Circuiti logici con relè Il relè più semplice è un dispositivo con un circuito di ingresso costituito da un avvolgimento di rame intorno a un nucleo magnetico, e da un circuito d’uscita costituito da un interruttore normalmente aperto. Quando nell’avvolgimento di rame viene fatta passare una corrente, si genera una forza magnetica che chiude l’interruttore del circuito d’uscita. In assenza della corrente, e del campo magnetico da essa generato, una molla mantiene aperto l’interruttore. Nel circuito di figura E2.4, i due interruttori in serie sono quelli di due relè i cui ingressi, rispettivamente A e B, possono essere collegati a massa oppure alla tensione di alimentazione. Le resistenze in serie agli avvolgimenti hanno la funzione di limitare in essi la corrente. Quando i circuiti d’entrata vengono interrotti, l’energia in essi accumulata si scarica velocemente e senza shock attraverso i diodi. I due livelli di tensione applicabili ad A e B sono indicati con L (Low = basso) o 0, e con H (High = alto) o 1. Se a entrambi gli ingressi viene applicato il livello 1, l’uscita U viene collegata direttamente alla tensione Vcc, e si dirà che U = H, o U = 1, altrimenti essa resta collegata a massa attraverso la resistenza R, e si dirà che U = L, o U = 0. Il circuito realizza dunque la funzione AND. In modo del tutto analogo, ma collegando in parallelo gli interruttori dei due relè, si realizza una OR. Figura E2.4 AND realizzata con due relè. VCC 5V A SW1 GND B SW2 U GND R 1k GND 315 E2 • Variabili binarie, operatori logici elementari, porte logiche E2.3 Circuiti logici integrati Dopo i relè e le valvole elettroniche sono stati inventati dispositivi come i diodi e i transistor di vario tipo che si costruiscono dentro minuscoli cristalli di semiconduttore, e si sono realizzati circuiti con transistor e diodi che si comportano secondo le tabelle della NOT, della AND e della OR. In essi i transistor sono utilizzati come interruttori elettronici comandati da un livello di tensione basso oppure alto. Spesso ci si riferisce a questi circuiti di base indicandoli come porte logiche. Si è successivamente trovato il modo di costruire, all’interno di piccoli cristalli di semiconduttore, circuiti elettronici contenenti un gran numero di porte logiche collegate in modo da ottenere le più varie e complesse funzioni. A seconda del numero di porte logiche elementari, essi sono catalogati come circuiti integrati della piccola, o della media o della larga scala di integrazione… rispettivamente: SSI, MSI, LSI, … Caratteristiche generali degli integrati Come nella costruzione di frasi composte da più proposizioni, AND, OR e NOT sono gli elementi costitutivi dei circuiti logici; per questo a ciascuno di essi è stata assegnata una rappresentazione grafica. La figura E2.5 mostra nell’ordine a sinistra i simboli delle porte logiche OR ed AND, e a destra quelli delle porte NOT. OR A B C A B NOT A AND B C A B I circuiti logici vengono costruiti dentro piccoli cristalli di semiconduttore e con caratteristiche che consentono di collegarne diversi tra loro, e in vari modi, per costruire funzioni più complesse. Alcuni integrati mettono a disposizione dell’utente singole porte logiche o singole funzioni elementari, altri forniscono funzioni logiche di media complessità frequentemente utilizzate, altri ancora sono circuiti molto complessi e potenti, capaci di eseguire più funzioni secondo come vengono programmati. Naturalmente il numero di porte logiche in essi contenuto è tanto più elevato quanto maggiore è la complessità delle funzioni realizzate. Nella realizzazione di qualunque dispositivo che utilizzi circuiti logici sono spesso necessari anche i circuiti più elementari. I dispositivi fisici che realizzano le funzioni logiche hanno dei limiti entro i quali il loro funzionamento resta coerente con il modello astratto di riferimento. Un esempio di questi limiti è l’esistenza di fasce di valori per le tensioni da applicare agli ingressi. Per questi limiti, e a seconda della tecnologia con cui i dispositivi sono costruiti, sono rispettati degli standard. Nei data sheet i produttori forniscono tutte le informazioni per l’uso corretto, inclusi gli schemi logici, l’individuazione di ingressi, uscite e alimentazioni, le caratteristiche elettriche, le condizioni fisiche entro cui è garantito il loro corretto funzionamento. Si segnalano qui di seguito alcune delle caratteristiche più importanti: • • • • • • la piedinatura, ovvero la corrispondenza tra i piedini del dispositivo integrato e i suoi circuiti logici; le tabelle della verità; la tensione di alimentazione, spesso indicata con Vcc, da applicare tra i pin Vcc e GND, o VDD e VSS; la massima tensione riconosciuta come livello basso, ViLmax; la minima tensione riconosciuta come livello alto, ViHmin; la massima tensione in uscita al livello basso, VoLmax; Figura E2.5 Simboli di porte logiche OR, AND, NOT. Modulo E • Introduzione all’elettronica digitale 316 • • • • la minima tensione in uscita al livello alto, VoHmin; le correnti massime agli ingressi ai livelli basso e alto, IiLmax e IiHmax; le correnti massime alle uscite a livello basso e alto, IoLmax e IoHmax; i tempi di propagazione, tp, e di transizione tt. Ad esempio, per i circuiti logici di tecnolgia TTL-LS per uso non militare, identificati con sigle del tipo 74LSNN, dove NN identifica il particolare circuito integrato, sono forniti i seguenti valori: Vcc = 5 ± 0,25 V; VILmax = 0,8 V; VIHmin = 2,0 V; VoLmax = 0,5 V, VoHmin = 2,7 V; IILmax = –0,36 mA; IIHmax = 20 μA; IoLmax = 8 mA, IoHmax = –0,4 mA; tpmax = 15 ns. Il segno della corrente indica che esce (segno –) o che entra (segno +) nel dispositivo. La figura E2.6 mostra lo schema logico-funzionale del circuito integrato 74HCT32; esso indica che all’interno del suo corpo, a forma di un rettangolino con 14 pin (piedini per i collegamenti), distribuiti equamente su ciascuno dei lati più lunghi, e numerati andando in senso antiorario a partire da un segno di riferimento, l’integrato contiene quattro OR e che la tensione di alimentazione va applicata tra i pin 14 e 7. Figura E2.6 Circuito integrato 74HCT32. 14 13 12 11 10 9 8 VCC 74HCT3212 GND 1 2 3 4 5 6 7 Famiglie tecnologiche dei circuiti logici Dai due principali tipi di transistor discende la sigla che contraddistingue le due principali famiglie di circuiti integrati logici; si tratta dei transistor a giunzione bipolare, BJT, e dei transistor unipolari a metallo, ossido e semiconduttore, MOS. Per ciascuna di queste tecnologie, quella a BJT e quella a MOS, allo scopo di migliorare la velocità o il consumo energetico, sono state sviluppate le diverse soluzioni elencate nello schema di figura E2.7. In essa sono anche indicati i valori della potenza dissipata (Pd) da una porta logica in condizioni di riposo e della frequenza massima dei segnali a onda rettangolare cui i dispositivi possono rispondere in modo corretto. I dispositivi TTL sono per lo più contraddistinti da una sigla che nella parte iniziale include le cifre 54 o 74; la serie 54 può essere utilizzata in condizioni di temperatura più estreme, come quelle previste nelle applicazioni militari; la serie 74, di tipo più economico, è più adatta per applicazioni commerciali. Le sigle che contraddistinguono gli integrati CMOS contengono nella parte iniziale le cifre 40 o 45. Le lettere all’inizio delle sigle indicano la casa costruttrice, le cifre finali la particolare funzione dell’integrato; per le TTL, tra le cifre iniziali (54 o 74) e le finali sono inserite delle lettere che ne specificano la particolare tecnologia (come LS, ALS, F …). 317 E2 • Variabili binarie, operatori logici elementari, porte logiche BJT Figura E2.7 Famiglie tecnologiche TTL e CMOS. ECL (Emitter Coupled Logic, le più veloci) Pd (mW) fmax(Mhz) TTL STD (Standard) 10 35 LS (Low power Schottky) 5 45 S (Schottky) 20 125 ALS (Advanced L S) 1 70 AS (Advanced S) 8 200 F (Fast) 4 130 Pd (mW) fmax(Mhz) CMOS 0.001 0.025 Serie 4000 HC/HCT 10 50 Nell’utilizzazione in uno stesso circuito di integrati di famiglie logiche diverse come CMOS e TTL occorre affrontare problemi legati alle diverse caratteristiche elettriche di ciascun integrato. I CMOS-HCT alimentati a 5 V hanno caratteristiche compatibili con i circuiti TTL. Dispositivi logici elementari integrati (SSI) Nella tabella E2.4 si riportano i valori tipici di alcune principali caratteristiche degli integrati TTL e CMOS tratti da data book. Gli integrati HCT sono perfettamente compatibili con quelli TTL, mentre quelli HC possono pilotare direttamente TTL, ma non vale il viceversa: la VoH di un TTL è inferiore alla ViHmin di qualunque CMOS. HCT e TTL sono compatibili Le serie 54 e 74 di tutti questi integrati e i loro equivalenti HCT hanno in genere la stessa piedinatura; perciò un integrato 74LSNN e uno 74HCTNN alimentati a 5 V sono il più delle volte intercambiabili. Per questo motivo nelle sigle degli integrati qui di seguito presentati le lettere “xx” che specificano la particolare tecnologia stanno a indicare sia gli integrati TTL che i QMOS-HCT. Dai valori di tensione di ingresso di un CMOS e di uscita di un TTL si deduce che un TTL non può direttamente pilotare un CMOS: il livello alto d’uscita assicurato per un TTL LS è 2,7 V, ed è ancora più basso per un TTL standard, mentre un CMOS riconosce come alto un livello di almeno 3.5 V. Un TTL non può pilotare un CMOS Un CMOS della serie 4000B non può pilotare direttamente l’ingresso di un TTL STD, non a causa dei livelli di tensione in uscita del CMOS ma perché la corrente che questo tipo di CMOS è in grado di assorbire a livello basso non è sufficiente (0,44 contro 1,6 mA). Un CMOS non può pilotare un TTL STD Tabella E2.4 Alcune caratteristiche elettriche di integrati TTL e CMOS TTL - Alimentazione Vcc = 5 V ± 5% STD TTL-LS VIL VIH IIL IIH VOL VOH IOL IOH fmax 0,8 V 0,8 V 2V 2V –1,6 mA –0,36 mA 40 μA 20 μA 0,4 V 0,5 V 2,4 V 2,7 V 16 mA 8 mA –0,4 mA –0,4 mA 35 MHz 45 MHz CMOS - Alimentazione 3÷18 V Vdd – Vss = 5V Serie 4000B HC HCT VIL VIH IIL IIH 1,5 V 1,35 V 0,8 V 3,5 V 3,15 V 2V –0,1 μA –0,1 μA –1 μA 0,1 μA 0,1 μA 1 μA VOL con IO VOH con IO 0,4 V 0,4 V 0,4 V 4,6 V –0,16 mA 3,7 V –4 mA 3,7 V –4 mA 0,44 mA 4 mA 4 mA fmax 10 MHz 50 MHz 50 MHz 318 Modulo E • Introduzione all’elettronica digitale Fan-Out (ventaglio sull’uscita) Fan-out è termine con cui si indica il numero di ingressi della stessa famiglia tecnologica collegabili a un’uscita. Si tratta in definitiva del rapporto Io/Ii; esso vale 10 nel caso di TTL-STD e 20 nel caso di TTL-LS. Ha poco senso parlare di fan-out per i CMOS dal momento che questi circuiti hanno correnti di ingresso particolarmente basse. Alcuni integrati con porte logiche elementari Le figure E2.8 e E2.9 riportano gli schemi funzionali degli integrati TTL (serie 74) e CMOS (serie 40) qui di seguito descritti. Figura E2.8 Porte logiche integrate TTL. 14 13 12 11 10 9 8 14 VCC 13 12 11 10 9 VCC 74ALS00 74LS02 GND 1 14 2 13 3 12 4 11 5 10 6 9 GND 7 8 1 14 2 13 3 12 4 11 5 10 6 9 74ALS04 74ALS08 GND GND 1 14 2 13 3 12 4 11 5 10 6 9 7 8 1 14 VCC 2 13 3 12 4 11 5 10 6 9 7 8 VCC 74xx10 74HCT32 GND 1 14 7 8 VCC VCC Figura E2.9 Porte logiche integrate CMOS. 8 2 13 3 12 4 11 5 10 6 9 GND 7 8 Vdd 1 14 2 13 3 12 4 11 5 10 6 9 7 8 Vdd 4001 4011 Vss Vss 1 2 3 4 5 6 7 1 2 3 4 5 6 7 14 13 12 11 10 9 8 16 15 14 13 12 11 10 Vdd Vdd 4049 4012 Vss 1 9 2 3 4 5 6 7 Vss 1 2 3 4 5 6 7 8 319 E2 • Variabili binarie, operatori logici elementari, porte logiche L’integrato 74xx00 è un Quad 2-input NAND Gate. La funzione NAND corrisponde alla negazione della AND; il cerchietto sull’uscita della AND indica la negazione. L’integrato 74xx02 è un Quad 2-input NOR Gate. La funzione NOR corrisponde alla negazione della OR. L’integrato 74xx04 e il 74LS05 sono HEX Inverter (NOT), hanno la stessa piedinatura, ma il secondo ha uscite open collector. L’integrato 74xx08 è un Quad 2-input AND Gate; stessa piedinatura del 74xx00. L’integrato 74xx10 è un Triple 3-input NAND Gate. L’integrato 74xx32 è un Quad 2-input OR Gate. L’integrato 4001 è un Quad 2-input NOR gate. L’integrato 4011 è un Quad 2-input NAND gate. L’integrato 4012 è un Dual 4-input NAND gate. L’integrato 4049 e il 4050 hanno la stessa piedinatura e sono rispettivamente un HEX Inverter e un HEX buffer; essi hanno la speciale (per la serie 4000B) caratteristica di poter pilotare due ingressi TTL. E2.4 Configurazioni d’uscita dei circuiti logici integrati Struttura a totem pole I circuiti d’uscita dei circuiti logici sono il più delle volte realizzati con due transistor, T1 e T2, posti tra i due estremi di alimentazione del circuito; la loro rappresentazione, figura E2.10, ricorda un palo scolpito come un totem. I due transistor funzionano come interruttori controllati in modo che se uno è chiuso l’altro è aperto. L’uscita del circuito sta proprio tra i due transistor e perciò essa presenta un livello alto, o basso, a seconda di quale dei due transistor è in conduzione; per questo i due transistor sono detti l’uno di pull up (spinge la tensione d’uscita verso il livello alto) e l’altro di pull down. Con questo tipo di uscite i limiti delle correnti IOH e IOL sono entrambi legati alle caratteristiche dei due transistor. Normalmente non è possibile collegare sulla stessa linea più uscite di circuiti logici. Lo schema in figura E2.11 mostra che se le uscite di due circuiti logici vengono collegate sulla stessa linea, può avvenire che mentre una va al livello 0 (T2) l’altra va a livello 1 (T1), e in tal caso tra l’alimentazione e massa si stabilisce un cortocircuito, attraverso il transistor di pull up del primo circuito e il transistor di pull down del secondo circuito. Ciò determina la rottura di almeno uno dei due transistor a causa della corrente eccessiva. V CC VCC A T1 u T1 A B T2 u B GND VCC T2 GND Figura E2.10 Uscita Totem pole. A T1 u B T2 GND Figura E2.11 Cortocircuito a causa del collegamento di due uscite totem pole. Modulo E • Introduzione all’elettronica digitale 320 Open collector, open drain Altre volte il circuito d’uscita ha solo un transistor con un terminale non collegato, il collettore nel caso di transistor bipolari o il drain nel caso dei CMOS, cui fa capo l’uscita del dispositivo. In tal caso si dice che l’uscita è di tipo open collector, o open drain. Questa configurazione richiede il collegamento dell’uscita a un resistore di pull up, figura E2.12. Il valore della sua resistenza si calcola in base alla corrente da fornire al circuito esterno da pilotare quando il livello è alto (e il transistor non è in conduzione). Dunque non è più prescritto il limite massimo per la corrente IoH. La resistenza si calcola con R = (Vcc – VoHmin)/Iu, dove Iu è la corrente complessiva minima richiesta in ingresso dal dispositivo pilotato dall’uscita u, e VoHmin è il valore minimo consentito per un livello alto della tensione in uscita. È possibile collegare tra loro e ad un unico resistore di pull up più uscite di tipo open collector o open drain, figura E2.13, realizzando così una AND cablata (wired AND) delle uscite. In effetti, se per esempio si collegano in tal modo due uscite, u1 e u2, e si indica con U l’uscita del circuito così ottenuto, se anche solo una delle due uscite u1 o u2 viene cortocircuitata al livello 0, anche U va al livello 0; perché U sia al livello logico 1 occorre che entrambi i circuiti di u1 e u2 si comportino come interruttori aperti, cioè siano al livello alto. Dunque è U = u1 · u2. Nel caso di un open collector la corrente d’uscita è comunque positiva, nel senso che sia al livello basso che a quello alto il transistor d’uscita riceve corrente dall’esterno. La resistenza di pull-up va inoltre dimensionata in modo da rispettare i valori limite di VoH e VoL normalmente garantiti nei circuiti pilotati dalla AND cablata. Figura E2.12 Uscita open collector. VCC VCC R Iu u A B R A u1 T1 T GND GND U VCC B u2 T2 Figura E2.13 Collegamento di due uscite open collector. GND ESEMPIO 1 Si dispone dell’integrato 74LS09 che ha al suo interno 4 porte AND open collector a due ingressi; con esso si vuole realizzare una AND cablata con 8 ingressi che sia in grado di pilotare 8 ingressi di integrati TTL-LS. Le caratteristiche d’uscita dell’integrato sono le seguenti: IoLmax = 8 mA; IoH = 100 μA. Si dimensioni un adeguato resistore di pull-up. ■ La AND con 8 ingressi si ottiene collegando le quattro uscite di ciascuna AND del 74LS09 a un unico resistore di pull-up. Dovendo dimensionare questo resistore, si dovrà tener conto dei seguenti valori caratteristici degli integrati TTL-LS: Vccmin = 4,75 V, Vccmax = 5,25 V, IiHmax = 20 μA = 0,02 mA, IiLmax = = –0,36 mA; VoHmin = 2,7 V, VoLmax = 0,5 V. Occorre garantire che l’uscita della AND cablata al livello alto valga almeno 2,7 V. La resistenza di pull-up in questo caso sarà attraversata da 4 correnti IoH, una per ogni transistor d’uscita, più 8 correnti IiH, una per ogni ingresso da pilotare. Inoltre nel caso più sfavorevole la tensione di alimentazione può valere Vccmin, quindi sulla resistenza di pull-up la caduta di tensione deve restare inferiore a Vccmin – VoHmin. Applicando la legge di Ohm si calcola il massimo valore per la resistenza: Rmax = (Vccmin – VoHmin)/(4 · IoHmax + 8 · IiHmax) = (4,75 – 2,7)/(4 · 0,1 + 8 · 0,02) V/mA = 3,66 kΩ 321 E2 • Variabili binarie, operatori logici elementari, porte logiche Occorre anche garantire che la tensione della AND cablata al livello basso resti inferiore alla VoLmax. In questo caso la caduta di tensione sulla resistenza deve essere superiore a Vccmax – VoLmax. D’altra parte in questo caso la corrente sulla resistenza di pull-up è pari a (x · IoL – 8 · IiL), dove x è il numero degli open collector che potrebbero andare al livello basso trascinando a quel livello l’uscita della AND cablata. Il caso meno favorevole è qui che la corrente sulla resistenza sia piccola, (x = 1), provocando una caduta di tensione inferiore; in questo caso la resistenza deve avere un valore sufficiente da garantire comunque in uscita il livello di tensione basso: Rmin = (Vccmax – VoLmax)/(IoLmax – 8 · IiLmax) = (5,25 – 0,5)/(8 – 8 · 0,36) = 0,93 kΩ Dovendo scegliere una resistore con valore nominale compreso tra 0,93 e 3,66 kΩ si può scegliere R = 2,7 kΩ. Uscite 3-state Quando è necessario che più dispositivi condividano la stessa linea per comunicare i loro dati in uscita occorre assicurarsi che solo un dispositivo per volta sia in grado di condizionare con il suo livello logico la linea di comunicazione mentre tutti gli altri dispositivi restano disconnessi da essa. Per realizzare la disconnessione del dispositivo occorre controllare i transistor del circuito d’uscita in modo che si comportino entrambi contemporaneamente come interruttori aperti. A tale scopo questi circuiti sono dotati di un particolare ingresso di abilitazione, E, e di appositi circuiti di controllo dei transistor d’uscita, figura E2.14. Uno dei due livelli logici applicato all’abilitatore porta entrambi i transistor in interdizione (cioè ne impedisce la conduzione), e in tal caso l’impedenza, che qui basta intendere come resistenza, tra l’uscita u e il circuito d’alimentazione è dell’ordine di 300 kΩ. L’altro livello di E abilita il circuito al suo funzionamento logico normale. In questi circuiti, l’uscita può perciò trovarsi al livello alto, al livello basso, oppure nella condizione di alta impedenza. Per questo motivo si dice che questi circuiti hanno uscite di tipo three-state, che cioè possono trovarsi in una di tre possibili condizioni. Alcuni dispositivi logici hanno la semplice funzione di ripetere potenziandolo il segnale logico ricevuto in ingresso, e sono detti buffer. Altri dispositivi a questa caratteristica uniscono quella di poter isolare la loro uscita dalla linea su cui è collegata; essi sono detti buffer three-state. La figura E2.15 ne mostra i simboli del tutto simili a quelli della NOT, ma senza alcun cerchietto e, nel caso dei 3-state, con un ingresso di controllo. I buffer possono anche essere invertenti, e in questo caso sul loro ingresso ricompare il cerchietto; un buffer 3-state trasferisce sull’uscita il segnale sul suo ingresso solo se abilitato; altrimenti si comporta come un interruttore aperto. VCC T1 E A u B A A B B A B E T2 A E GND Figura E2.14 Uscita 3-state. B Figura E2.15 Simboli di buffer. Modulo E • Introduzione all’elettronica digitale 322 E2.5 Porte logiche con trigger di Schmitt La figura E2.16 a mostra le caratteristiche minima e massima a 25 °C di un inverter della serie 40 (CMOS) alimentato a 5 V. Essa è coerente con i dati ViLmax = 1,5 V e ViHmin = 3,5 V che indicano rispettivamente il valore al di sotto del quale il segnale in ingresso è sicuramente riconosciuto come basso e quello al di sopra del quale esso è riconosciuto sicuramente come alto. Si supponga ora che l’inverter utilizzato abbia una caratteristica intermedia prossima a quella di figura E2.16 b dove VT si è indicato il valore della tensione Vi superato il quale la tensione in uscita passa da un livello all’altro. Figura E2.16 a, b, c Porta logica NOT, sue caratteristiche: reale e ideale. V0 Vi V0 V0 1,5 a) 3,5 5 Vi Vi VT b) c) Infine si immagini di realizzare con due inverter di questo tipo il circuito di figura E2.17 e, nell’ipotesi che le correnti entranti o uscenti dalle porte NOT siano sempre trascurabili, se ne analizzi la caratteristica ingresso-uscita. Partendo da Vi = VA = Vo = 0, man mano che si aumenta Vi e fino a quando resta Vo = 0 è VA = Vi · R2/(R1 + R2). Non appena VA supera il valore VT si ha la transizione dell’uscita al livello alto. Sia VT+ il valore di Vi nel momento in cui VA raggiunge VT e non è ancora avvenuta la transizione: dalla relazione precedente, e posto VA = VT, si ricava VT+ = VT · (R1 + R2)/R2; si tratta di una tensione di soglia superiore alla VT. Figura E2.17 Realizzazione di trigger di Schmitt mediante porte NOT. V0 R2 V0 Vi R1 A VT– VT+ Vi A transizione avvenuta e con Vi sostanzialmente ancora uguale a VT+ si ha V0 = Vcc (livello logico alto) e, applicando la sovrapposizione degli effetti: VA = Vi · R2/(R1 + R2) + Vcc · R1/(R1 + R2) = = VT+ · R2/(R1 + R2) + Vcc · R1/(R1 + R2) = VT + Vcc · R1/(R1 + R2) il che non fa altro che confermare il livello alto in uscita e fa intuire che (per effetto della retroazione positiva), non appena Vi raggiunge la soglia VT+ la transizione dal livello basso a quello alto avviene alquanto velocemente. Diminuendo ora la Vi, perché la transizione inversa possa avvenire occorre che VA torni ad attraversare, questa volta andando verso i valori più piccoli, la tensione VT. Poiché ora è VA = Vi · R2/(R1 + R2) + Vcc · R1/(R1 + R2), il valore di Vi per cui ciò avviene è dato da: Vi · R2/(R1 + R2) = VA – Vcc · R1/(R1 + R2) = VT – Vcc · R1/(R1 + R2) da cui: Vi = VT– = VT · (R1 + R2)/R2 – Vcc · R1/R2 = VT+ – Vcc · R1/R2 323 E2 • Variabili binarie, operatori logici elementari, porte logiche Ciò significa che per avere la transizione inversa occorre superare verso il basso la soglia precedente VT+, della quantità VH = Vcc · R1/R2. VH è l’ampiezza della curva di isteresi che caratterizza questo circuito. Circuiti con questo tipo di comportamento sono detti trigger di Schmitt; essi possono essere invertenti o non invertenti e si realizzano anche con amplificatori di vario tipo. Sui simboli dei circuiti logici con trigger di Schmitt si riporta il segno della curva di isteresi. Per le porte TTL-LS i valori delle soglie e dell’isteresi a 25 °C sono: VT– = 0,8 ÷1,2 V, VT+ = 1,4 ÷ 2 V, VHmin = 0,5 V Per le porte CMOS alimentate a 5 V sono: VT– = 1,9 ÷2,8 V, VT+ = 2,9 ÷ 3,6 V, VHmin = 0,9 V L’integrato 74ALS14 è un “Hex inverters with Schmitt Trigger Inputs”. Della stessa famiglia è l’integrato 74ALS132, un “Quad 2-input NAND Gates with Schmitt Trigger Inputs”. La figura E2.18 ne riporta gli schemi funzionali. 14 13 12 11 10 9 8 14 13 12 11 10 9 Vcc Vcc 74ALS14 74ALS132 GND 1 8 2 3 4 5 6 7 GND 1 2 3 4 5 6 7 Le porte con trigger di Schmitt sono molto utili quando il segnale in ingresso varia lentamente. Poiché esso attraversa lentamente la zona tra il livello alto e quello basso, una comune porta logica manifesterebbe sbalzi di tensione o livelli errati. Ciò non avviene con le porte triggerate dal momento che la loro uscita non si muove dal livello raggiunto finché il segnale d’ingresso non raggiunge la soglia necessaria per la transizione. E2.6 Porte di trasmissione (transmission gates) La tecnologia CMOS è la più adatta alla realizzazione di veri e propri interruttori elettronici controllati in tensione detti transmission gates. Essi sono costruiti mediante due transistor MOS, uno a canale n e l’altro a canale p. La figura E2.19 mostra lo schema elettronico e quello funzionale di questo tipo di dispositivi. Vi controlla i due gate G1 e G2 dei transistor; se Vi è a livello alto, entrambi i transistor vanno in conduzione e presentano una resistenza di qualche decina di ohm; se invece Vi è a livello basso entrambi i transistor vanno in interdizione, cioè non lasciano passare la corrente. I due terminali in/out e out/in possono dunque essere collegati in modo bidirezionale, o scollegati. Anche un segnale analogico, contenuto nell’intervallo delle tensioni di alimentazione del dispositivo, può essere applicato sull’uno o l’altro dei terminali ed essere trasmesso sull’altro. L’integrato 4016 è un quad bilateral switch; i suoi elementi hanno una particolare struttura che conferisce loro la caratteristica di veri e propri interruttori elettronici. La Figura E2.18 Porte logiche triggerate. Modulo E • Introduzione all’elettronica digitale 324 figura E2.20 ne mostra lo schema funzionale e la piedinatura. I pin di controllo sono contraddistinti dalla lettera C; gli altri pin fungono da ingresso/uscita. Quando un switch è in conduzione presenta una resistenza di alcune centinaia di ohm, quando è aperto la corrente di dispersione che può attraversarlo è dell’ordine di 0,1 μ A. In questo integrato, a parte i circuiti di protezione sull’ingresso di controllo, il circuito di ciascun switch è realizzato come nello schema della figura E2.19, perciò un switch entra in conduzione quando la tensione di controllo è al livello alto. Figura E2.19 Transmission gate. Vi G1 n in/out out/in G2 p Vi in/out Figura E2.20 Integrato con 4 transmission gate. 14 13 out/in SW 12 11 10 VDD CA 9 8 CD SW D SW C 4016 SW A SW B CB 1 2 3 4 5 CC VSS 6 7 Test di verifica Quesiti a risposta aperta 1. Proporre tre esempi di variabili binarie. 2. Dire cosa si intende per logica positiva e per logica negativa. 3. Produrre e commentare la tabella della funzione NOT. 4. Compilare la tabella della funzione AND e descriverla con una frase sintetica. 5. Compilare e descrivere sinteticamente la tabella della funzione OR. 6. Disegnare uno schema elettrico con switch e led che realizzi la funzione OR. 7. Disegnare uno schema elettrico con switch e led che realizzi la funzione AND. 8. Disegnare i simboli delle porte logiche NOT, AND e OR. 9. Riprodurre lo schema logico funzionale dell’integrato 7432. 10. Riprodurre e commentare lo schema funzionale di una configurazione d’uscita tipo totem pole. 11. Spiegare perché non si devono collegare direttamente tra loro due uscite di tipo totem pole. 12. Spiegare l’utilità di porte logiche con uscita di tipo open collector o open drain. 13. Dimostrare che collegando tra loro due uscite di porte logiche di tipo open drain si realizza la AND cablata delle uscite. 14. Dire in cosa consiste un’uscita di tipo 3-state e quale sia la sua utilità. 15. Descrivere gli intervalli dei livelli di tensione in ingresso e in uscita per i dispositivi logici. 16. Dire perché un dispositivo TTL non può pilotare l’ingresso di un CMOS. 17. Dire perché un CMOS può pilotare un dispositivo TTL-LS. 18. Predisporre e compilare la tabella della verità di una porta NAND a due ingressi. 19. Predisporre e compilare la tabella della verità di una porta NOR a due ingressi. 20. Descrivere la caratteristica ingresso-uscita di una porta NOT triggerata. 21. Descrivere la struttura di una giunzione p-n. 22. Disegnare i simboli di un transistor npn e di un pnp. 23. Disegnare i simboli di un MOS a riempimento a canale n e uno a canale p. 24. Dire come va polarizzato un transistor npn perché ci sia una corrente di collettore. 25. Dire come va polarizzato un MOS a canale n perché si comporti come un interruttore aperto. 26. Spiegare cos’è un transmission gate e se ne produca lo schema con CMOS. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. La funzione AND di due variabili: a vale 1 se entrambe assumono contemporaneamente il valore 0. b vale 0 se una delle due variabili vale 1. c vale 0 se e solo se una delle due o entrambe valgono 0. d vale 1 ogni volta che gli ingressi assumono lo stesso valore. 325 Esercitazioni E2 • Variabili binarie, operatori logici elementari, porte logiche Modulo E • Introduzione all’elettronica digitale Esercitazioni 326 2. La funzione OR di due variabili: a vale 1 se entrambe assumono contemporaneamente il valore 0. b vale 0 se una delle due variabili vale 1. c vale 0 se e solo se una delle due o entrambe valgono 0. d vale 1 ogni volta che almeno un ingresso vale 1. 3. Si può realizzare la AND cablata di due uscite collegando insieme: a le uscite di due porte logiche. b le uscite di due open collector. c le uscite di due open collector a una resistenza di pull up. d le uscite di due 3-state. 4. Collegando insieme le uscite di una porta 7405 a un resistore di pull up si ottiene: a la AND cablata degli ingressi. b la NAND degli ingressi. c la NOR degli ingressi. d la OR degli ingressi. 5. Scegliere la frase corretta. a Una porta TTL-STD può pilotare un CMOS. b Un CMOS 4000B non può pilotare un TTL a causa dei livelli delle sue uscite. c Una porta TTL-LS può pilotare non più di 5 ingressi di TTL-STD. d Qualunque CMOS può pilotare un TTL. Il laboratorio di elettronica digitale E3 Note per la realizzazione di verifiche sperimentali su circuiti logici elettronici. E3.1 Strumentazione di base Molte verifiche sui circuiti logici, sia combinatori che sequenziali, si possono effettuare con poca spesa utilizzando le seguenti attrezzature che però da sole non consentono di osservare il comportamento dei circuiti durante le loro commutazioni. • • • Una breadboard, base per il montaggio di prototipi, figura E3.1. Forbici, pinze e pinzette da elettricista, figura E3.2. Fili rigidi isolati di vario colore dal diametro di 0.5 mm, figura E3.3. Figura E3.2 Pinze, forbice, cacciavite. Figura E3.3 Fili rigidi con estremità spellate. Figura E3.1 Breadboard. • • Resistori da 1⁄4 di watt, figura E3.4. Diodi LED, figura E3.5. Figura E3.4 Resistori da 1/4 di watt. Figura E3.5 Diodi LED. 327 328 Modulo E • Introduzione all’elettronica digitale • • Un tester, figura E3.6. Un alimentatore stabilizzato che fornisca una tensione di 5 V e sia in grado di fornire correnti fino ad alcune centinaia di mA, figura E3.7. Figura E3.6 Tester. Figura E3.7 Alimentatore stabilizzato. L’osservazione dei transitori, richiede in più la disponibilità di: • • un generatore di segnali a onda quadra, strumento che fornisce tensioni impulsive di ampiezza, frequenza e durata regolabile, con frequenze fino ad alcuni MHz, figura E3.8; un oscilloscopio con almeno due canali, capace di visualizzare segnali fino a qualche decina di MHz, figura E3.9. Figura E3.8 Generatore di segnali. Figura E3.9 Oscilloscopio. E3.2 Uso della breadboard Le distanze tra i fori della breadboard corrispondono a quelle tra i piedini degli integrati DIP (Dual In Line, cioè con i pin disposti su due linee parallele). I fori in ciascuna zona centrale sono disposti su due lati separati da un solco isolante e organizzati in gruppi di 5. Sotto ciascun gruppo c’è un incavo contenente una striscia metallica incurvata ed elastica capace di serrare le estremità dei componenti elettronici che vi vengono inseriti, stabilendo tra essi il collegamento ohmico. Gli integrati con i pin su due linee parallele vanno inseriti a cavallo del solco; accanto a ciascuno dei pin restano disponibili 3 o 4 fori per l’inserimento di fili di collegamento con altri punti del circuito da realizzare. I fori periferici sono organizzati su due righe parallele corrispondenti ciascuna a due gruppi di fori metallicamente collegati. In genere si usa collegarli all’alimentazione, ciò consente di alimentare i vari dispositivi posti sulla breadboard attraverso brevi ponticelli realizzati con fili rigidi. 329 E3 • Il laboratorio di elettronica digitale E3.3 I codici a colori dei resistori Il valore nominale di un resistore e la sua precisione sono segnati su di esso mediante quattro cerchietti colorati di cui l’ultimo, il più interno, indica la precisione: 10% se di colore argento o 5% se di colore oro. I due primi cerchietti stanno al posto di due cifre decimali, e il terzo indica la potenza del 10 per cui va mol- Tabella E3.1 Codice dei colori delle resistenze tiplicato il numero espresso dalle prime due cifre. Per esempio la successione di colori giallo-viola-arancio-oro significa 47000 Ω con la precisione Colore 1°o 2° 3° posto posto del 5%. Il cerchietto giallo infatti indica un 4 (o quattro zeri se sta al penultimo posto), quello viola sta a indicare un 7, quello colore arancio, il penero 0 x100 nultimo, sta per 3 zero da porre dopo le prime due cifre. In particolare il co1 x101 lore nero al secondo posto sta per uno zero, e al terzo posto indica che bi- marrone rosso 2 x102 sogna moltiplicare per 100, cioè per 1. La tabella E3.1 riporta i valori da arancio 3 x103 attribuire a ciascun colore. giallo 4 x104 Sui resistori di precisione i cerchietti colorati sono 6, di essi i primi tre formano un numero di tre cifre da moltiplicare per una potenza del 10 con verde 5 x105 esponente da –1, colore oro, a +7 dal marrone al viola come nella tabella blu 6 x106 precedente; il quinto cerchietto indica la precisione, 5% se colore oro, 1% se viola 7 x107 marrone, 2% se rosso, 0,5% se verde, 0,25% se blu, 0,1% se viola, e infine grigio 8 – l’ultimo cerchietto indica il coefficiente di temperatura in ppm/K, 200 se bianco 9 – nero, 100 se marrone, 50 se rosso, 25 se arancio, 15 se giallo. E3.4 Utilizzazione di diodi LED e resistenze Il LED è un diodo realizzato con semiconduttori che può emettere luce. Per ora basti sapere che esso ha due estremità dette anodo e catodo, che polarizzato direttamente, cioè con una tensione Vd positiva tra anodo e catodo, può essere attraversato da una corrente Id compresa tra i 5 e i 20 mA e quando ciò avviene emette luce. In questo caso la tensione Vd si mantiene intorno ai 2 V. Con una polarizzazione diretta insufficiente, o se polarizzato inversamente entro i limiti non distruttivi, il diodo sostanzialmente non è attraversato da corrente e non emette luce. Il catodo di un LED si può riconoscere perché corrisponde all’elettrodo più grosso all’interno dell’involucro trasparente, inoltre il suo piedino metallico è il più corto e l’involucro è appiattito dal lato del catodo. Un circuito costituito da una resistenza R e un LED, come in figura E3.10, V CC collegati in serie è adatto a verificare i livelli di tensione sui circuiti logici. 5V A e K indicano i terminali del LED connessi all’anodo e al catodo; il simbolo del LED sta a indicare la sua unidirezionalità nel lasciar passare la corrente entro i limiti consentiti dalle sue caratteristiche elettriche. Si preferisce collegare il circuito alla tensione di alimentazione, mentre l’altra sua estremità, P, verrà collegata al punto da testare: il LED si accenderà se la tensione sul punto P è ad un livello basso. Infatti il più delle volte l’uscita di un circuito logico è in grado di pilotare un LED con una corrente sufficiente a farlo accendere solo se essa è al livello basso (si rivedano i valori di IOL e IOH; si ricordi però che un CMOS della serie 4000B non è comunque in grado di accendere un LED mantenendo il corP retto valore di tensione in uscita). Per dimensionare il circuito si supponga di doverlo sottoporre a una tensione di valore massimo Vcc = 5 V, e di volere per la corrente un valore Id = 10 mA. Poiché in queste condizioni sarà Vd = 2 V, sul resistore che limita la corrente si deve avere una caduta di tensione VR = Vcc – Vd = (5 – 2) = 3 V. Si può perciò calcolare R1 applicando su di essa la legge di Ohm: R1 = VR1/Id = 3 V/10 mA = 3/(10 · 10-3) = 300 Ω da cui il valore commerciale più prossimo di 330 Ω proposto in figura. R1 330 A LED K Figura E3.10 Realizzazione di una semplice sonda logica. 330 Modulo E • Introduzione all’elettronica digitale Le sonde logiche sono dispositivi analoghi a quello così realizzato, adatti a rivelare il livello logico su un punto di un circuito; esse hanno la forma di una matita la cui punta va posta sul punto da verificare e il suo LED indica il livello di tensione. Le sonde logiche possono anche segnalare, con uno o più lampeggi, un impulso o un treno di impulsi. Esistono inoltre dispositivi più complessi detti pinze logiche, adatti a verificare contemporaneamente lo stato logico di più punti di un circuito. E3.5 Utilizzazione del tester Un tester elettronico, figura E3.6, è uno strumento facilmente acquistabile che consente di effettuare misure di tensione, di corrente (continua o alternata) e di resistenza; per questo motivo è anche detto multimetro. Un commutatore consente di scegliere la funzione di misura desiderata e il valore massimo (fondo scala) previsto. Il tester si collega mediante due connettori (puntali) ai punti su cui va fatta la misurazione. Il connettore nero va inserito nel foro (boccola) indicato come COM (comune), l’altro va inserito nella boccola contrassegnata dai simboli V, mA ecc. La figura E3.11 mostra come collegare il tester nelle sue diverse applicazioni. n v VCC VCC Vr I LED GND Misura di resistenza A LED GND Misura di tensione Misura di corrente Figura E3.11 Principali utilizzazioni del tester. Per le misure di resistenza occorre portare i puntali sulle estremità (reofori) del resistore non collegato ad altri circuiti Per le misure di tensione sul ramo di un circuito i puntali vanno portati sulle estremità di quel ramo: lo strumento viene collegato in parallelo al ramo in questione. Per le misure di corrente in un ramo di un circuito occorre interrompere il ramo e inserirvi in serie il il tester in funzione di milliamperometro in modo che esso venga attraversato dalla stessa corrente che attraversa il ramo. Naturalmente sia la misura di tensione che quella di corrente, come del resto qualunque intervento di misura su un fenomeno fisico, altera la realtà del circuito rispetto a quando lo strumento non viene collegato. Tuttavia le caratteristiche del multimetro sono oggi tali da poter considerare abbastanza piccole tali alterazioni da cui la misura è affetta. Per non danneggiare lo strumento è inoltre necessario prevedere l’ordine di grandezza della misura che si intende effettuare e predisporre il commutatore dello strumento su un valore di fondo scala appena superiore al valore previsto. E3.6 Utilizzazione dell’alimentatore stabilizzato Questo strumento fornisce tra i suoi due morsetti d’uscita una tensione continua regolabile attraverso delle manopole, e il cui valore viene indicato su un quadrante. In genere è anche possibile regolare la massima corrente che può essere fornita dall’alimentatore; si tratta di una protezione dai cortocircuiti sia per l’alimentatore che per il 331 E3 • Il laboratorio di elettronica digitale suo carico. Per i circuiti digitali si utilizza il più delle volte una tensione di 5 V. Spesso gli alimentatori stabilizzati sono doppi e ciò consente di utilizzarli in circuiti che necessitano di doppia alimentazione. Nello stabilire la tensione di alimentazione per i circuiti digitali occorre tener conto della precisione del 5% richiesta, pertanto conviene preventivamente controllare mediante un tester la tensione continua fornita dall’alimentatore. E3.7 Utilizzazione del generatore di segnali In laboratorio si può disporre di segnali di forma rettangolare forniti da uno strumento generatore di segnali. Questo tipo di strumento può dare in uscita, attraverso un collegamento di tipo BNC, segnali la cui forma va scelta mediante un commutatore. Un altro commutatore e una manopola consentono di scegliere l’ordine di grandezza e di regolare la frequenza; l’ampiezza del segnale si regola mediante un’altra manopola. Spesso è anche possibile regolare la simmetria del segnale rispetto al suo periodo. Per il laboratorio di elettronica digitale si utilizza il più delle volte la forma d’onda rettangolare con commutazioni tra 0 e 5 V e se ne regola la frequenza. La figura E3.12 a mostra un cavo con connettore BNC. La sua parte esterna, la schermatura, si collega a massa, mentre la sua parte interna porta il segnale; il connettore BNC si avvita all’uscita del generatore di segnali. Utilizzando anche un connettore BNC a T, figura E3.12 b, è possibile inviare il segnale del generatore sia all’ingresso del circuito che all’ingresso di un oscilloscopio. Figura E3.12 a, b Cavo con connettore BNC (a) e connettore BNC a T (b). a) b) E3.8 Utilizzazione dell’oscilloscopio Questo strumento è dotato di almeno due ingressi, canali, di tipo BNC per i segnali da visualizzare sul suo schermo. Ciascun canale dispone di manopole per selezionare la corrispondenza tra la graduazione verticale sullo schermo e i valori della tensione; ciò consente di rilevare le ampiezze dei segnali visibili sullo schermo. Mediante un altro commutatore si regola la periodicità con cui i segnali in entrata vengono rilevati e la loro traccia riportata sullo schermo in modo da poterli osservare come una traccia fissa. Con questo commutatore si stabilisce la scala dei tempi, ed è quindi possibile misurare anche altri parametri come il periodo, la durata di ciascun impulso, i tempi di salita, il ritardo tra un segnale e l’altro. Agli oscilloscopi a raggi catodici stanno subentrando strumenti con display a LCD, più leggeri e compatti; un computer dotato di una opportuna scheda e relativo software può svolgere le medesime funzioni di un oscilloscopio e in più memorizzare i segnali rilevati. Modulo E • Introduzione all’elettronica digitale 332 E3.9 Organizzazione e realizzazione di una verifica pratica Conviene innanzi tutto disegnare uno schema logico del circuito oggetto della verifica di laboratorio e indicarvi chiaramente i collegamenti da realizzare. Oltre alle lettere con cui si contraddistinguono i punti più importanti del circuito occorre che per ogni pin di ingresso o di uscita delle parti degli integrati utilizzati sia indicato il numero che lo contraddistingue. È bene inoltre riflettere preliminarmente su come condurre l’esperienza e predisporre delle tabelle con l’elenco delle misurazioni o delle grandezze oggetto della verifica. Si consideri, come esempio da seguire nella maggior parte delle verifiche su circuiti logici, il semplice caso qui proposto in cui si voglia verificare il comportamento di una porta NAND contenuta nell’integrato 74LS00 e della successiva realizzazione di una AND con l’inserimento in uscita di una porta NOT dell’integrato 74LS04. Come prima cosa si produce lo schema dei collegamenti da realizzare, e la tabella con l’elenco dei valori da porre in ingresso e gli spazi per la registrazione delle osservazioni. Essi sono riportati in figura E3.13. Si osservi che su ciascun pin della porta usata è indicato il numero che lo identifica sull’integrato. +VCC 5V Figura E3.13 Schema dei collegamenti e predisposizione di tabella in una verifica di laboratorio. R2 1k R1 1k R3 330 R4 330 LED A 1 B SW1 SW2 2 1/4 7400 3 U 1 1/6 7404 LED 2 U A B L L L H L H H H U U GND Gli ingressi A e B del circuito sono collegati a Vcc mediante resistori di pull-up da 1 kΩ e a massa mediante due switch; in tal modo si impone loro un livello logico alto oppure basso a secondo che lo switch – sia aperto oppure chiuso. I livelli logici delle uscite U ed U sono visualizzati da LED con anodi collegati a Vcc mediante resistori da 330 Ω, e catodi collegati alle uscite; essi si accendono se il livello di quell’uscita è basso, altrimenti restano spenti. Il collegamento dei LED va fatto così perché questi integrati possono fornire una corrente massima al livello alto IOH = –0,4 mA, insufficiente a fare accendere un diodo LED, mentre la corrente massima che possono ricevere al livello basso è IOL = 8 mA. Il circuito viene poi realizzato sulla breadboard come in figura E3.14. Essa vuol suggerire alcuni criteri da seguire nel cablaggio del circuito per evitare di trovarsi a gestire un groviglio di fili dai collegamenti difficilmente controllabili. • • I fili rigidi vanno ripiegati opportunamente in modo da poterne seguire visivamente il percorso senza eccessiva difficoltà. Fili rigidi con percorsi simili devono correre parallelamente l’uno all’altro ed è bene che siano di diverso colore. 333 E3 • Il laboratorio di elettronica digitale • I fili che vanno ai pin di un integrato conviene vi giungano con una direzione perpendicolare al corpo dell’integrato stesso. Si notino inoltre alcuni particolari di utilità pratica: • • • Il dispositivo sulla sinistra è un gruppo di 8 interruttori, detto dip-switch. Ciascun switch utilizzato va collegato da un lato a una resistenza di pull-up e dall’altro a massa. I due switch utilizzati nel circuito di figura controllano ciascuno un ingresso della NAND. Nella foto l’ingresso 1 della NAND (integrato al centro della figura) è a livello basso, il 2 è a livello alto, l’uscita (pin 3) come ci si aspetta, è al livello alto (LED a sinistra spento), l’uscita della NOT è al livello basso (LED a destra acceso). In alternativa al dip switch è sufficiente un resistore di pull-up da 1 kΩ sull’ingresso e un filo che da quell’ingresso va a massa o resta scollegato; si può vedere questo tipo di soluzione sui pin 9 e 10; il 9 è al livello alto mentre il 10 è al livello basso. Il LED a destra è stato montato per funzionare da sondino logico: il suo catodo non è stato fissato direttamente su un’uscita determinata, ma a un filo abbastanza lungo la cui altra estremità può essere facilmente spostata su diversi punti da testare; nella foto l’altra estremità del filo verso va sul pin 2 della 7404. Seguire le raccomandazioni ora proposte è tanto più necessario quanto più il circuito da realizzare diviene complesso a causa della molteplicità dei collegamenti. In questi casi, inoltre, non conviene mai realizzare tutto il circuito prima di iniziare a controllarne il funzionamento, ma è meglio suddividerlo in varie sezioni da realizzare con molta cura e da verificare singolarmente. Solo dopo essersi accertati del loro buon funzionamento si procederà a collegarle l’una all’altra verificandone progressivamente il corretto funzionamento. Figura E3.14 Cablaggio di un circuito in una verifica di laboratorio. Modulo E • Introduzione all’elettronica digitale Esercitazioni 334 Test di verifica Quesiti a risposta aperta 1. Elencare le principali funzioni del tester. 2. Elencare le principali funzioni di un alimentatore stabilizzato. 3. Elencare le principali funzioni di un oscilloscopio. 4. Elencare le principali funzioni di un generatore di segnali. 5. Descrivere i collegamenti tra generatore di segnali, ingresso del circuito da testare, uscita del circuito da testare, oscilloscopio. 6. Disegnare lo schema per l’utilizzo di un LED come sonda logica. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Per misurare la corrente che fluisce in un resistore che fa parte di un circuito si deve: a collegare il tester in serie al resistore. b interrompere il circuito e collegare il tester al posto del resistore. c dopo aver predisposto il commutatore del tester sul corretto fondo scala in mA, portare i puntali del tester sui capi del resistore. d predisporre il tester per la misura dei volt e inserirlo in serie al resistore. 2. La tensione ai capi di un ramo di un circuito si misura: a predisponendo il tester sul corretto fondo scala in volt e collegandolo in parallelo al ramo. b predisponendo il tester sul corretto fondo scala e inserendo il tester in serie al ramo. c predisponendo il commutatore sulla scala dei volt e portando i puntali del tester sulle estremità del ramo dopo avere prudentemente spento il circuito. d ponendo il puntale nero a massa e l’altro sull’estremità del ramo da cui convenzionalmente entra la corrente. 3. Un LED si accende: a collegando il catodo a massa e l’anodo a 5 volt. b polarizzandolo direttamente. c collegando l’anodo a massa e il catodo all’alimentazione attraverso una resistenza di protezione. d collegando il catodo a massa e l’anodo all’alimentazione attraverso una resistenza di protezione. 4. Posto che la tensione di un diodo LED acceso valga 2 V, e che la tensione di alimentazione valga 5 V, la resistenza che limita la corrente a 5 mA deve valere: a 300 Ω b 330 Ω c 1,2 kΩ d 600 Ω E4 Sistemi di numerazione Nei circuiti digitali sia le variabili d’ingresso che quelle d’uscita sono binarie. Le combinazioni di valori delle variabili sia d’entrata che d’uscita sono perciò interpretabili come numeri binari. Inoltre alcuni circuiti digitali eseguono funzioni di calcolo basate sui numeri binari; codici binari sono anche quelli utilizzati nei circuiti di conteggio, o nei circuiti con microprocessori per selezionare locazioni di memoria, o individuare operazioni da eseguire. Lo studio dei circuiti logici richiede dunque una sufficiente familiarità con numeri binari, operazioni in binario e codici affini. E4.1 Sistemi di numerazione posizionali L’abitudine al sistema di numerazione decimale porta a volte a dimenticarne il geniale meccanismo, concepito in India e diffuso in Europa dagli arabi fin dall’ottavo secolo, su cui esso si fonda. Occorre ora ricordarlo perché lo stesso meccanismo vale per altri analoghi sistemi di numerazione come il binario e l’esadecimale. Come è noto, nel sistema di numerazione decimale, ogni numero è espresso mediante una sequenza ordinata costruita con le cifre [0, 1, 2, 3, 4, 5, 6, 7, 8, 9] e una virgola che separa la parte intera da quella frazionaria. I posti occupati da ciascuna cifra nella sequenza sono numerati a partire dalla virgola e, cominciando con 0, in ordine crescente verso sinistra e decrescente verso destra. Si dice che dieci è la base del sistema di numerazione sia per il numero dei simboli che per il meccanismo di calcolo del valore rappresentato: il valore di una cifra che occupa il posto i si ottiene moltiplicando la cifra stessa per la potenza, bi, della base b = 10. Per questo fatto, un sistema di numerazione di questo tipo è detto posizionale. Nello schema di tabella E4.1, sotto ciascuna delle cifre si è indicata la posizione da essa occupata; la posizione zero è quella delle unità. Nel calcolo del valore di ciascuna cifra la posizione corrisponde all’esponente del 10: nel calcolo del numero N di tabella E4.1, il peso della cifra 9 è 102, quello della cifra 1 è 101, e così di seguito. Dunque nel sistema decimale il numero N = 912,33 vale NoveCento + Dieci + Due + TreDecimi + TreCentesimi, ovvero: N = 912,33 = 9 · 102 + 1 · 101 + 2 · 100 + 3 · 10–1 + 3 · 10–2 Non esiste una cifra per esprimere il valore della base, b = dieci, essa viene espressa con la sequenza 10. Nel contare da zero a nove non ci sono problemi, ciascun numero ha un suo simbolo; quando non si hanno più simboli diversi da usare non si fa altro che aggiungere una cifra in più a sinistra, riempirla con l’1, e azzerare la cifra più a destra: dopo il 9 viene il 10. Dopo il 10, il conteggio può proseguire fino al 19, poi la cifra delle decine si incrementa mentre quella delle unità si riazzera: 20. E così via fino al 99. A questo punto le cifre non bastano più, e allora si ripete il trucco: 100 indica il numero successivo di 99. 9 1 2, 2 1 0 –1 –2 3 3 Tabella E4.1 Numerazione dei posti occupati dalle cifre in un sistema posizionale. 335 Modulo E • Introduzione all’elettronica digitale 336 Occorre pensare come se le cifre più significative esistessero già tutte con valore iniziale 0. Se nel contare si esplicitano solo le prime quattro cifre significative la numerazione sopra descritta appare così: p 3 2 1 0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 d Tabella E4.2 Codici binari dei primi 9 numeri. ESEMPIO 1 0000... 0009, 0010... 0099, 0100... 0999, 1000... 9999 Di sistemi posizionali se ne possono inventare quanti se ne vuole: basta stabilire una base maggiore di 1 e un corrispondente numero di simboli. E4.2 Sistema di numerazione binario Il sistema di numerazione binario usa la base due e i due simboli 0 e 1. Utilizzando una sola cifra si può contare solo da 0 a 1; il due, la base, è espresso da 10b, e il tre da 11b. Per esprimere il 4 è necessaria un’altra cifra: 100b. Con tre cifre si arriva fino al sette... Il pedice “b” sulla destra del numero indica, quando necessario, che si tratta di un codice binario. Lo schema di tabella E4.2 rappresenta i codici binari dei numeri da 0 a 8, accanto ai corrispondenti codici decimali. Nella riga in testa sono indicate le posizioni di ciascuna cifra. Questa volta la base b vale due, e il valore di una cifra si ottiene moltiplicandola per il peso, b p, che le è assegnato in base al posto occupato. Il valore in decimale del numero binario 0111, è dato da: 0111b = 0 · 23 + 1 · 22 + 1 · 21 + 1 · 20 = 7 p d 9 3 2 1 0 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 ESEMPIO 2 Per rappresentare il numero 8 si deve porre a 1 il bit di posto 3, e vanno azzerate le cifre meno significative. Per esprimere i numeri successivi nelle tre cifre meno significative si ripete la sequenza precedente; si arriva così al 15, tabella E4.3. Per proseguire oltre il quindici, occorre utilizzare anche la cifra in posizione 4 e porla a 1. Il suo valore è 1 · 24, cioè sedici. Con un 1 come cifra di posto 4 e ripetendo la solita sequenza per le cifre meno significative, si può contare fino a 11111b = 16d + 15d = 31d. I pedici ‘b’ e ‘d’ distinguono i numeri in notazione binaria da quelli in notazione decimale. Tabella E4.3 Codici binari per i numeri da 9 a 15. Dopo 01111b seguono: 10000b, 10001b, 10010b, 10011b, … rispettivamente: 16d, 17d, 18d, 19d, … Il numero di digit utilizzabile da un punto di vista astratto è infinito, nei fatti esso è limitato per esempio dalla struttura della memoria in cui i numeri vengono memorizzati; è bene pertanto avere un’idea del massimo numero, Nmax, rappresentabile quando si dispone di un certo numero n di digit. Nel sistema decimale, con n = 1 si conta fino a 9, con n = 2 fino a 99, con n = 3 fino a 999; dunque è sempre Nmax = bn – 1. Questa relazione, Nmax = bn – 1, vale, per ogni sistema di numerazione posizionale, qualunque sia la base b. Infatti bn è il valore della cifra di posto n (si ricordi che le cifre sono numerate a partire da 0), da aggiungere a sinistra delle precedenti n cifre disponibili, azzerandole, per esprimere il numero successivo a quello massimo precedentemente ottenuto. Nel caso del sistema di numerazione binario, con n cifre si potrà al massimo contare fino a Nmax = 2n – 1. Dovendo acquisire una certa familiarità con il sistema binario di numerazione, conviene ricordare il valore delle prime potenze del 2, tabella E4.4. Tabella E4.4 Potenze del 2. n 0 1 2 3 4 5 6 7 8 ... 10 ... 16 2n 1 2 4 8 16 32 64 128 256 ... 1024 ... 65536 337 E4 • Sistemi di numerazione Esprimere in binario il numero 45d. ESEMPIO 3 ■ La tabella delle potenze del 2 mostra che sono necessari 6 digit il più significativo dei quali, di posto 5, vale 25, cioè 32d. Occorre poi, con gli altri digit, formare il numero binario di valore 13d che sommato a 32 fa proprio 45. Si ha quindi 45d = 101101b. E4.3 Numerazione esadecimale Quando le cifre utilizzate diventano numerose, per una maggiore leggibilità del numero si usa separare gruppi di più cifre mediante un punto o una virgola. Per esempio nel sistema decimale la sequenza 1.799.920 appare più leggibile di 1799920. Per quanto riguarda i numeri binari è conveniente utilizzare gruppi di 4 cifre, così il numero binario 11011100 può essere scritto: 1101.1100. In esso il valore del gruppo meno significativo si riconosce facilmente: (8 + 4 = 12d). Il gruppo più significativo, 1101, vale (128 + 64 + 16)d; si noti però che tutti i suoi addendi sono multipli di 16, così come i pesi di tutti i suoi bit: 27, 26, 25, 24. Se si mette in evidenza il fattore 16, diventa relativamente facile calcolarne il significato decimale: (128 + 64 + 16)d = = (8 + 4 + 1) · 16: basta cioè riconoscere il numero di 4 bit che gli corrisponde e poi moltiplicarlo per 16. Analogamente il valore del numero binario 1010.1101.1100 può essere calcolato come 10d · 162 + 13d · 161 + 12d · 160, dove 10d, 13d, 12d, sono i valori di ciascun gruppo preso a sé. Come si vede c’è una stretta corrispondenza tra il sistema di numerazione binario e quello a base 16 (esadecimale). Il passaggio dal sistema binario a quello esadecimale è praticamente immediato, e il ricorso al codice esadecimale può esser visto come un modo più compatto di esprimere i numeri binari. Poiché il sistema a base 16 ha bisogno di 16 simboli elementari, per i primi dieci si utilizzano gli stessi del sistema decimale (da 0 a 9), poi si ricorre alle lettere da A a F alle quali sono assegnati i valori di base da dieci a quindici. La tabella E4.5 riporta la corrispondenza tra le cifre esadecimali da A a F e i valori espressi in binario e in decimale. Si può dunque scrivere: 1010.1101.1100.0101b = A D C 5H = 10 · 163 + 13 · 162 + 12 · 161 + 5· 160 La conversione da esadecimale a binario è altrettanto immediata di quella da binario a esadecimale poiché consiste nella sostituzione di ciascun digit esadecimale con il corrispondente gruppo di quattro bit. Esprimere in binario il numero 8E2FH. HEX b d A 1010 10 B 1011 11 C 1100 12 D 1101 13 E 1110 14 F 1111 15 Tabella E4.5 Codici esadecimali e binari da 10 a 15. ESEMPIO 4 ESEMPIO 5 ■ 8 E 2 FH = 1000 1110 0010 1111b, dove ciascun gruppo di 4 bit corrisponde, nell’ordine, a un digit del numero in esadecimale. Utilizzando la tabella E4.6 si esprima in codice decimale il valore del numero 8 E 2 FH. ■ 8 E 2 FH = 8 · 163 + 14 · 162 + 2 · 16 + 15 = 8 · 4096 + 14 · 256 + 32 + 15 = = 32768 + 3584 + 32 + 15 = 36399 È utile ricordare le prime potenze del 16 riportate nella tabella E4.6 n 0 1 2 3 16 16n 1 16 256 4096 65536 Tabella E4.6 Potenze del 16. Modulo E • Introduzione all’elettronica digitale 338 E4.4 Conversione da decimale a esadecimale/binario Per convertire in codice esadecimale o binario un numero intero espresso in decimale si può procedere col metodo delle divisioni successive; esso consiste nel dividere per la nuova base (16 o 2) il numero dato e i successivi quozienti ottenuti e accantonare i resti, fino a quando non si ottiene il quoziente zero. Il nuovo codice si ottiene scrivendo ordinatamente in successione e a partire dall’ultimo i resti ottenuti. ESEMPIO 6 Per convertire in esadecimale il numero N = 8228d applicare il metodo delle divisioni successive. ■ La figura E4.1 mostra l’applicazione di questo metodo: la prima divisione dà resto 4 e quo- ziente 514, la seconda dà resto 2 e quoziente 32 ecc. Il resto, r, della prima divisione corrisponde alle unità che restano dopo aver tolto 514 gruppi da 16; il resto della seconda divisione corrisponde ai gruppi da 16 rimasti dopo avere raccolto 32 gruppi ciascuno con 256 elementi; questi ultimi infine si possono organizzare in due gruppi ciascuno da 4096 elementi... Pertanto la successione dei resti ottenuti dice che N = 4unità + 2gruppi_da_16 + 0gruppi_da_162 + 2gruppi_da_163 = 8228d = 2024H Lo stesso metodo può essere applicato nella conversione in codice binario, ma, se non si hanno problemi con le divisioni per 16, conviene prima effettuare la conversione in esadecimale, e da questa passare al corrispondente codice binario: 8228 : 16 4 514 : 16 2 Figura E4.1 Conversione in esadecimale per divisioni successive. 32 : 16 0 2 : 16 2 0 N = 8228d = 2024H = 0010.0000.0010.0100b E4.5 Conversione di numeri frazionari da decimale a binario/esadecimale La conversione si ottiene con il metodo delle moltiplicazioni successive; questo consiste nel moltiplicare per 2 la parte frazionaria del numero dato, stornare dal risultato e conservare la parte intera, ripetere le stesse operazioni sulla parte frazionaria rimanente, finché non rimane una parte frazionaria nulla o non si ottiene l’approssimazione desiderata. Si consideri il numero 0, N dove N è espresso in decimi, centesimi, millesimi …, la sua conversione in binario corrisponde a trovare il codice 0, b–1b–2b–3 dove le b–i rappresentano i vari bit di peso 2–i. Ora b–1 è il numero intero di volte (0 o 1) che la quantità 2–1 è contenuta in 0,N, e per trovarlo occorre eseguire 0,N/2–1 ovvero 0,N · 2. Il risultato sarà costituito da una parte intera di valore 0 o 1 e di una parte frazionaria. La parte intera dice quante volte il 2–1 è contenuta in 0, N. Accantonata e tolta questa parte, una seconda divisione per 2–1 di questo risultato, ovvero una seconda moltiplicazione per 2, dirà quanti 2–2 possono essere contenuti ancora nel numero frazionario dato... e così via. Nel procedimento conviene utilizzare una variabile F che contenga il numero frazionario su cui effettuare i calcoli successivi e porre inizialmente F = 0, N. Supponendo che basti fermare il calcolo alla terza cifra dopo la virgola, i passaggi successivi sono i seguenti: • • • • • • • F = 0,N F · 21 = b–1, abc (b–1, a, b, c sono le cifre del risultato ottenuto) si accantona b–1 e si pone F = 0, abc F · 21 = b–2, def si accantona b–2 e si pone F = 0, def F · 21 = b–3, ghi si accantona b–3 e si pone F = 0, ghi 339 E4 • Sistemi di numerazione Si è ottenuto: • 0, N = b–1 · 2–1 + b–2 · 2–2 + b–3 · 2–3 + 0, ghi · 2–3 ovvero: • 0, Nd = (0, b–1 b–2 b–3)b Si noti l’iteratività del procedimento. Si converta in binario il decimale N = 0,927d. ■ Per una esecuzione più veloce e ordinata conviene utilizzare una tabella dove nella prima co- lonna vengono trascritti i risultati interi dei prodotti per 2, nella seconda le parti frazionarie, tabella E4.7. Poiché N/2–1 = N · 2 = 0,927 · 2 = 1,854, il 2–1, cioè 0,5, è contenuto 1,854 volte in 0,927; risulta b–1 = 1. Si accantona questo valore, sulla colonna b–i della tabella, si impone F = 0,854. Si ripete: 0,854 · 2 = 1,708, dunque b–2 = 1; 0,708 · 2 = 1,416, dunque è b–3 = 1; … Infine si scrivono in sequenza e nello stesso ordine in cui sono stati ottenuti i valori di b–i: 0,927 = 0,11101. Il procedimento dovrebbe terminare con la parte frazionaria uguale a zero, tuttavia continuare ostinatamente oltre il necessario livello di approssimazione non ha senso. Nell’esempio proposto il numero 0,927 da convertire è approssimato di ± 0,001, dunque occorrerebbe procedere fino alla cifra di peso 2–i ≤ 10–3 cioè 103 ≤ 2i da cui si trova i ≥ 10, (210 = 1024); sarebbero perciò richieste 10 iterazioni. In questo caso perciò la via più breve consiste nell’applicare il metodo passando per la conversione in codice esadecimale che sarà poi facilmente tradotto in binario. 7 ESEMPIO b– i F 0,927 b–1 = 1 0,854 b–2 = 1 0,708 b–3 = 1 0,416 b–4 = 0 0,832 b–5 = 1 0,664 Tabella E4.7 Da decimale a binario. Quanto appena detto a proposito della conversione nel codice in base 2 è a tutti gli effetti valido qualunque sia la base B del codice da ottenere; nel formalismo proposto le equazioni e i passaggi algebrici restano infatti validi se al posto delle potenze del 2k si sostituiscono le potenze Bk dove B può valere per esempio 16. Naturalmente se B = 16, dopo ogni moltiplicazione per 16 la quantità intera da accantonare potrà valere da 0 a 15 e verrà trascritta in esadecimale. Si applichi il metodo delle moltiplicazioni successive per convertire in esadecimale il numero 0,927d; successivamente si traduca il risultato in codice binario. ESEMPIO r ■ La tabella E4.8 riporta i risultati delle successive moltiplicazioni per 16. Si ottiene: 0,927 = 0,E D 4H = 0,1110.1101.0100b. Come si vede i primi cinque bit così ottenuti combaciano con quelli precedentemente calcolati. Come si è detto, nel caso esaminato il numero di cifre binarie richieste dopo la virgola è 10, dunque: 0,927 = 0,1110.1101.01b. Tabella E4.8 Da decimale a esadecimale. 8 F 0,927 E(=14) 0,312 D(=13) 0,708 4 0,992 E4.6 Operazioni aritmetiche con i numeri binari Addizione Seguendo l’esempio in figura E4.2 (0111 + 1), e cominciando dalle cifre meno significative, l’operazione viene eseguita così: “1 + 1 = 2, 1 di riporto +1 = 2, 1 di riporto +1 = 2, 1 di riporto + 0 = 1, scrivo 0 e riporto 1; scrivo 0 e riporto 1; scrivo 0 e riporto 1; scrivo 1 (con riporto 0).” 111 0 1 1 1+ 1 1000 Come si vede essa è del tutto analoga all’operazione di addizione con numeri decimali. riporti 1° addendo 2° addendo somma Figura E4.2 Eseguendo l’addizione. Modulo E • Introduzione all’elettronica digitale 340 Sottrazione L’operazione viene eseguita come nell’esempio in figura E4.3: 11 0 1 1 0– 11 0011 prestiti 1° operando 2° operando differenza Figura E4.3 Eseguendo la sottrazione. 0 1 1 0* 11 0110 0110 10010 “0 – 1 non si può; prendo una coppia in prestito dal valore della cifra accanto a sinistra; 2 – 1 = 1; 1 – 1 di prestito fa 0; prendo un prestito (che che vale 2) dalla cifra accanto a sinistra; 2 – 1 = 1; 1 – 1 di prestito fa 0.” Moltiplicazione Moltiplicare per due equivale ad aggiungere uno 0 a destra del numero, o a spostare la virgola a destra di un posto. Es.: 011 · 10 = 0110. L’operazione viene eseguita come nell’esempio in figura E4.4: “Moltiplico il primo operando per l’1 più a destra del secondo operando (che 1° operando qui vale 1), e scrivo il risultato; 2° operando lo moltiplico per il secondo 1 (che vale 2) e scrivo il risultato spostato a sinistra di un posto per tener conto che le sue cifre valgono il doppio rispetto a quelle del risultato precedente; prodotto sommo i due risultati parziali” Figura E4.4 Eseguendo la moltiplicazione. Divisione Dividere per 2 equivale a spostare la virgola a sinistra di un posto; per esempio: 01100/10 = 0110,0. L’operazione viene eseguita come nell’esempio di figura E4.5: dividendo 1100 11 = 00 100 resto divisore quoziente Figura E4.5 Eseguendo la divisione. “ Comincio dalla cifra più significativa del dividendo: il 3 del divisore non sta nell’1; sul dividendo prendo una cifra in più: 3 : 3 fa 1; scrivo 1; il resto è 0 ( ); considero la prima cifra successiva del dividendo: 0/3 fa 0; scrivo 0; considero la cifra successiva del dividendo 0: 00/3 fa 0; scrivo 0.” E4.7 Il codice binario BCD L’acronimo BCD sta per Binary Coded Decimal. Si tratta di un metodo di rappresentazione dei numeri che utilizza il sistema di numerazione decimale, ma codifica con 4 bit le singole cifre. ESEMPIO 9 Il numero 721d viene codificato con 0111.0010.0001BCD; i punti sono opzionali e separano i gruppi di 4 cifre binarie che rappresentano rispettivamente le cifre 7, 2 e 1. E4.8 Il codice binario complemento a due Uno dei modi di rappresentare i numeri interi (positivi e negativi) è il codice binario in complemento a due; esso consiste nell’utilizzare un numero fisso di bit, e nell’assegnare al bit più significativo il valore della corrispondente potenza di due, ma di segno negativo. Con questa convenzione il valore del numero binario Bn Bn–1 ... B0, di n + 1 bit, si calcola con la formula Bn Bn–1 ... B0 = –Bn · 2n + (Bn–1 · 2n–1 + ... + B0 · 20) [E4.1] 341 E4 • Sistemi di numerazione Con questa codifica i numeri positivi hanno tutti come prima cifra lo 0, e il loro valore va da 0 a 2n – 1; mentre i numeri negativi hanno come prima cifra l’1 e vanno da –1 a –2n. La figura E4.6 riporta i codici in complemento a due per numeri di 4 bit. Essa suggerisce che tutti i codici possibili a 4 bit possono esser disposti in sequenza ordinata su una ruota orientata, in modo che dal codice di –8 si va verso –1, poi si passa a 0 e da qui si va fino a +7 per poi tornare a –8. In questo caso, non essendoci il 5° bit, non è possibile rappresentare numeri di modulo maggiore. Se i bit utilizzati fossero 8, i numeri interi rappresentabili andrebbero da –128 a +127. Con 16 bit si potrebbero rappresentare i numeri interi da –32768 a 32767. P P 2 1 0 d 2 1 0 0 0 0 0 -1 1 1 1 1 1 0 0 0 1 -2 1 1 1 0 2 0 0 1 0 -3 1 1 0 1 3 0 0 1 1 -4 1 1 0 0 4 0 1 0 0 -5 1 0 1 1 5 0 6 0 1 0 1 -6 1 0 1 0 1 1 0 -7 1 0 0 1 7 0 1 1 1 -8 1 0 0 0 d 0 3 3 Figura E4.6 Codici complemento a due con 4 bit. Il nome di codice in complemento a due discende dal calcolo che si fa nel determinare la parte positiva del codice di un numero negativo: essa corrisponde a ciò che manca al modulo del numero da rappresentare per raggiungere il valore 2n rappresentabile con le n + 1 cifre disponibili. Con 4 cifre binarie si rappresenti in complemento a due il numero decimale –5. ESEMPIO 10 ESEMPIO 11 ■ Con n + 1 = 4 cifre disponibili n = 3; poiché il numero da rappresentare è negativo, la cifra più significativa deve essere 1 e vale –23 = –8; dunque le altre tre cifre del numero devono in tutto valere +3. Si ha dunque: –5 = –23 + 3 = 1011 Si noti che 011b = 3d è proprio ciò che manca a 5 per raggiungere il valore di 23. Il codice in complemento a due di un numero negativo si può anche ottenere dal codice binario del modulo del numero dato, mediante complemento a 1, bit per bit, e somma con 1. Con 4 bit si calcoli mediante complementazione a 1 del modulo il codice in complemento a due di –6. ■ Il procedimento si applica con i seguenti passi: • • • • +6 = 0110b; complemento a 1 di 0110 = 1001; 1001 + 1 = 1010; –6 = 1010. Lo stesso meccanismo funziona più in generale per cambiare il segno di un numero espresso in complemento a due. 342 Modulo E • Introduzione all’elettronica digitale ESEMPIO 12 Si cambi il segno del numero –6, espresso nel suo codice in complemento a due. ■ Il procedimento si applica con i seguenti passi: • • • • ESEMPIO 13 (–6) = 1010; il complemento a 1 di 1010 è 0101; 0101 + 1 = 0110; +6 = 0110. Si calcoli con 8 bit e mediante complementazione a 1 il codice complemento a due di –76. ■ Il procedimento si applica con i seguenti passi: • • 76d = 01001100b → –76 = 10110011 + 1 = 10110100 verifica: 10110100 = –27 + (32 + 16 + 4) = –76d Il codice complemento a due si applica alla somma tra numeri relativi, nel senso che il risultato della somma tra numeri relativi espressi con questo codice si ottiene semplicemente per mezzo dell’addizione. L’unica cosa cui bisogna stare attenti è che il risultato non vada oltre i limiti consentiti dal numero di bit utilizzato; quando ciò succede si dice che si è verificato un errore di overflow (traboccamento). Se non si va in overflow la somma di numeri con segno funziona anche nel caso di un risultato negativo. D’altra parte l’overflow si verifica solo nel caso di somme tra numeri dello stesso segno ed è facilmente riconoscibile perché il segno del risultato è diverso da quello dei due operandi. ESEMPIO 14 In complemento a due con 4 bit si calcoli –3 + 7. –3 = 1101(cp2); 7 = 0111(cp2); ■ La loro somma, eseguita in figura E4.7 dà 1101 + 0111 = 0100 = 4. Nel calcolo non si considera il riporto risultante dalla somma dei bit più significativi; esso costituirebbe un quinto bit che in questa rappresentazione non è previsto, ma proprio questo fatto rende corretto il risultato. 1111 Figura E4.7 Somma in complemento a 2. ESEMPIO 15 1 1 0 1+ 111 0100 riporti 1° addendo 2° addendo somma Si dimostri che in complemento a due con quattro bit non è possibile eseguire la somma di –6 e –3. ■ –6 – 3 = –9, il codice complemento a due con 4 bit di –9 non esiste, dunque la corrispondente operazione di somma non può funzionare. Eseguendo comunque l’operazione, figura E4.8, si osserva che il risultato è un numero di segno positivo (la cifra più significativa è 0), chiaramente non valido dato che i due operandi sono entrambi negativi. Figura E4.8 Somma in complemento a 2 con overflow. 1 1 0 1 0+ 1101 0111 riporti 1° addendo 2° addendo somma Esercizi di verifica Esercizio 1 Esprimere come somma di esponenti del 10 il valore del numero in base 10: 805,74. Esercizio 2 Per un sistema di numerazione posizionale di base 5 stabilire i simboli necessari e il corrispondente peso decimale delle cifre di posto 2, 1, 0, –1, –2. Esercizio 3 Esprimere in decimale il valore del numero in base 5: 421,02. Esercizio 4 Ricavare i codici dei numeri in base 5 con 2 cifre intere. Esercizio 5 Esprimere il massimo numero con 4 cifre intere in base 5 (a), e calcolarne il corrispondente valore decimale (b). Esercizio 6 Scrivere in codice binario i numeri da 0 a 18. Esercizio 7 Dire fino a che numero si può contare con 9 cifre binarie indicandone il valore in codice decimale. Esercizio 8 Scrivere i successivi codici binari dei numeri da 32 a 64. Esercizio 9 Scrivere i successivi 16 codici binari di 1010.1111b. Esercizio 10 Calcolare i codici decimali di 1010.1110b e di 0101.0111b. Esercizio 11 Contare in esadecimale da 100H a 120H. 343 Esercitazioni E4 • Sistemi di numerazione Modulo E • Introduzione all’elettronica digitale 344 Esercitazioni Esercizio 12 Tradurre in decimale il codice del numero 14AH; calcolarne poi il codice binario. Esercizio 13 Calcolare il valore decimale del massimo numero naturale rappresentabile con 4 digit esadecimali. Esercizio 14 Convertire in esadecimale (a) e poi in decimale (b) il numero 1001.0011.1110b. Esercizio 15 Convertire in binario (a) e in decimale (b) il numero 1029H. Esercizio 16 Convertire col metodo delle divisioni successive in esadecimale (a) e poi direttamente in binario (b) il numero 12800d. Esercizio 17 Trovare le potenze massime del 16 contenute nel numero 12800d (a) e utilizzarle per ricavarne il codice esadecimale (b). Esercizio 18 Convertire in esadecimale il numero 65536d. Esercizio 19 Calcolare quanti digit esadecimali sono necessari per esprimere in quel codice il numero 2.800.000d. Esercizio 20 Convertire prima in binario (a) e, da qui, in esadecimale (b) il numero 4097d. Esercizio 21 Esprimere in codice decimale il numero binario frazionario 01.1100,011. Esercizio 22 Esprimere in binario il numero frazionario 0,82d. Esercizio 23 Esprimere in binario il numero A0,2AH. E4 • Sistemi di numerazione 345 Calcolare in decimale il valore di 1B,7EH. Esercizio 25 Esprimere in binario (a) e, da qui, in esadecimale (b) il numero 535,96d. Esercizio 26 Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente calcolo in decimale: a) 1101 + 0110; b) 1.0011 + 01111; c) 1101 – 0111; d) 1011.1110 – 1001.0111. Esercizio 27 Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente calcolo in decimale: a) 1101 · 011; b) 1.0011 · 110; c) 1.1001 : 101; d) 1011.1110 : 101. Esercizio 28 Eseguire le seguenti operazioni tra numeri binari: a) 1011,0111 + 0101,1010; b) 1011,0111 – 0101,1010. Esercizio 29 Premessa: Le operazioni di addizione e di sottrazione in esadecimale possono rendere più breve il calcolo rispetto a quello dei corrispondenti codici in binario; le regole sono analoghe a quelle del calcolo in decimale o in binario; il riporto scatta quando si supera il numero 16, inoltre riporti e prestiti valgono 16. Per esempio l’addizione 0B + 0F viene eseguita così: B + F = 26d che in esadecimale si scrive 1A; scrivo A (dieci) e riporto 1 (sedici); 0 + 0 + 1 = 1. Risultato: 0B + 0F = 1AH.” La sottrazione viene eseguita come nel seguente esempio: “BA – AD: poiché è A < D prendo da B un 16 in prestito; ora ho 16 + 10 che fa 26; 26 – 13 fa 13; scrivo D. B meno il prestito dato fa A; A – A = 0; scrivo 0. Risultato: BA – AD = 0D.” Proposta: Eseguire le seguenti operazioni in esadecimale: a) EF + 2A; b) ED – 2F; c) D,7 + 5,A; d) B,7 – 5,A. Esercizio 30 Esprimere in codice BCD il numero 13784. Esercizio 31 Convertire da BCD a decimale il numero 1001.0111.0110,1000.0101. Esercizio 32 Esprimere in BCD il numero 870,42. Esercizio 33 Eseguire in BCD le seguenti operazioni: a) 1000.0110,0111.0101 + 0110.1000,0011.0110; Esercitazioni Esercizio 24 Modulo E • Introduzione all’elettronica digitale Esercitazioni 346 b) 1000.0110,0111.0101 – 0110.1000,0011.0110. (occorre ricordare che ciascun gruppo di 4 bit va trattato come un numero decimale, es.: 1001 + 0111 = = 0001.0110 perché 9 + 7 = 16; scrivo 6 in BCD e riporto una decina …). Esercizio 34 Convertire in binario il codice BCD 0110.1000,0101. Esercizio 35 Esprimere in codice complemento a due con 8 bit i numeri 36d e –68d. Esercizio 36 Convertire in codice decimale i seguenti numeri espressi in complemento a due: a) 1010.1101.1100; b) 0111.0110.1110. Esercizio 37 Eseguire in complemento a due le seguenti operazioni tra numeri binari: a) 1011.1100 + 0111.0110; b) 1101.1100 – 0010.1000. (i numeri con segno – vanno prima convertiti nel corrispondente codice complemento a due). Esercizio 38 Riconoscere i casi di overflow nelle seguenti operazioni in complemento a due: a) 1011 + 1110); b) 0110 + 1000; c) 1010 + 1101; d) 1011 + 1101; e) 01110 + 00010. Test di verifica Quesiti a risposta aperta 1. Dire perché certi sistemi di numerazione sono detti posizionali. 2. Definire un sistema di numerazione posizionale con base dodici. 3. Definire il sistema di numerazione binario. 4. Definire il sistema di numerazione esadecimale. 5. Dimostrare la corrispondenza tra il sistema di numerazione binario e quello esadecimale (limitarsi al caso di 2 digit esadecimali). 6. Spiegare la codifica BCD. 7. Spiegare la codifica in complemento a due e indicarne i vantaggi. 8. Il codice in complemento a due con 4 bit di –6 è 1010; confrontarlo con il corrispondente codice a 8 bit. 9. Confrontare i codici in complemento a due a 4 bit e quello a 8 bit indicandone differenze e corrispondenze. 10. Spiegare il significato di overflow nel caso di somma in complemento a due. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. I codici di numerazione posizionali necessitano di: a un numero di simboli pari al valore della base elevata a n – 1. b un numero di simboli pari al numero di cifre da utilizzare. c un numero di simboli pari al valore della base. d tanti simboli quanti ne contiene la base. 2. In un sistema di numerazione posizionale di base b: a con n cifre intere si può contare fino a 2n. b con n cifre intere si può contare da 0 a 2n–1. c con n cifre intere si può contare da 0 a bn. d con n cifre intere si può contare fino a bn – 1. 3. Nel sistema di numerazione binario il peso delle cifre vale: a 2n con n = numero di posto della cifra contato a partire da 0 e dalla virgola andando verso sinistra. b 2n dove n è il numero delle cifre utilizzate. c 2n con n = numero di posto della cifra a partire da 1 e dalla virgola andando verso sinistra. d 2n–1 dove n è il posto occupato dalla cifra. 4. Nel sistema di numerazione esadecimale: a le cifre utilizzate sono in tutto 16. b si conta più velocemente che con i sistemi binario o decimale. c il valore di ciascuna cifra si calcola moltiplicandone il valore del simbolo per 16n dove n è il numero di posto della cifra. d il peso di ciascuna cifra è pari al posto da essa occupato moltiplicato per 16. 347 Esercitazioni E4 • Sistemi di numerazione Modulo E • Introduzione all’elettronica digitale Esercitazioni 348 5. Il passaggio da esadecimale a binario si ottiene: a sostituendo ciascun digit esadecimale con il corrispondente valore binario. b sostituendo ciascun digit esadecimale preso singolarmente con quattro bit di valore binario equivalente. c calcolando ciascun digit in base al posto occupato e sostituendolo con un numero binario equivalente. d con il metodo delle divisioni successive per 2. 6. Il passaggio da esadecimale a BCD si ottiene: a sostituendo ciascun digit esadecimale preso singolarmente con quattro bit che ne esprimano il valore. b traducendo il suo codice in binario e da qui in BCD. c calcolando il valore del numero mediante le potenze del 16 e convertendone il risultato in codice binario. d traducendo in BCD il valore del numero preliminarmente convertito in codice decimale. 7. Il codice BCD è: a un codice posizionale binario le cui cifre sono raggruppate a quattro a quattro. b un codice decimale posizionale i cui dieci simboli sono costituiti ciascuno dalla corrispondente codifica in numero binario di 4 bit. c un codice che utilizza la base dieci e due soli simboli. d un codice posizionale binario che utilizza la base due e dieci simboli. 8. In codice binario le cifre dopo la virgola valgono: a 20, 2–1, 2–2,..., 2–n. b 0,5; 0,25; 0,125; 0,0615. c 0 oppure 1. d 2–1, 2–2,..., 2–n. 9. In codice esadecimale il valore decimale delle cifre dopo la virgola si calcola: a moltiplicandone il singolo valore per le potenze negative del 16. b col metodo delle moltiplicazioni successive per 16. c traducendole prima in binario e poi mediante le potenze negative di 2. d assegnando a ciascuna di esse il valore 16–n, dove n è il posto occupato dopo la virgola. 10. Il codice complemento a due con 5 bit esprime in binario i numeri con segno: a da –15 a +15. b da –16 a +16. c da 00000 a 11111 Cp2 Cp2. d da –16 a +15. 11. Per esprimere in complemento a due i numeri da –128 a +127: a sono necessari almeno 7 bit. b occorre un numero di bit ≥8. c non bastano 8 bit. d si devono usare esattamente 8 bit. Attività di laboratorio proposte Nell’unità E3 si sono date indicazioni generali sulla preparazione e realizzazione di esperienze di laboratorio di elettronica digitale. Le successive schede di laboratorio in questo e nei prossimi moduli propongono alcune esperienze significative. Nelle prime esercitazioni si dovrebbe fare pratica con tester, breadboard, alimentatori, resistori, diodi LED. Le cose da fare potrebbero essere le seguenti: • eseguire una mappatura dei collegamenti tra i fori della breadboard; • misurare la resistenza di alcuni resistori verificando la corrispondenza con il codice dei colori; • regolare la tensione di un alimentatore e predisporre i collegamenti tra alimentatore e breadboard; • realizzare e collaudare un semplice sondino costituito da resistore e diodo LED. Le esercitazioni di questo modulo consistono nella verifica di porte logiche. A ciascun gruppo potrebbe essere affidato un integrato con funzioni e caratteristiche tecnologiche diverse, corredato della necessaria documentazione. Se si dispone di software per il disegno elettronico lo si può utilizzare per predisporre gli schemi dei collegamenti. I gruppi di laboratorio aggiungeranno alle schede di lavoro qualche nota essenziale sulle operazioni effettuate e proporranno brevemente delle considerazioni sull’esito delle misure effettuate. E5.1 Verifica di porte logiche I livelli delle tensioni sugli ingressi A e B e sull’uscita y si possono verificare utilizzando un tester come voltmetro e inserendo i puntali tra un morsetto di ingresso o di uscita e massa. I valori misurati vanno riportati nella prima delle tabelle E5.1. Per compilare la seconda tabella si devono valutare le tensioni della prima tabella in base alle caratteristiche dell’integrato come livelli alti (H) o bassi (L). In questo caso (integrato della famiglia LS) va ricordato che VILmax = 0,8 V, VIHmin = 2 V, VOLmax = 0,5 V, VOHmin = 2,7 V. In alternativa, per verificare i livelli logici, si può usare una sonda logica realizzata con diodo e resistenza, come quella che nello schema è inserita sull’uscita del circuito. L’estremità con il resistore della sonda va sull’alimentazione mentre il catodo del diodo va inserito sul punto da verificare (il diodo acceso rivela un livello basso). VA +VCC 5V R1 R2 R3 1k 1k 330 A B SW1 GND SW2 1 3 2 74LS32 LED Y VB Vy A B y Tabella E5.1 a) tensione in volt; b) livelli logici. Figura E5.1 Schema per la verifica statica di una porta logica OR dell’integrato 74LS32. E5 349 Modulo E • Introduzione all’elettronica digitale 350 E5.2 Caratteristica statica di porta logica NOT Si monti su breadboard il circuito di figura E5.2. Se si dispone di un doppio alimentatore si può utilizzare la seconda alimentazione per controllare direttamente l’ingresso A (lo studente ricordi che le masse vanno collegate insieme); altrimenti si utilizza un potenziometro come nello schema in figura. +VCC 5V VA(V) 2 10 k 3 A 3 VA ≥ VIHmin Io(mA) Vy(V) R2 2k 1 R1 Vy(V) R3 10 k 2 Y 4049 Va Vy GND Figura E5.2 Rilievo della caratteristica statica di I/O. Tabella E5.3 Tabella E5.2 Senza carico Con carico a) Misurazioni senza carico sull’uscita. Si regola la tensione dell’ingresso VA cominciando da VA = 0 e si rileva la tensione in uscita Vy. Ciascuna coppia di valori VA, Vy si registra sulla tabella E5.2. Si registrino in particolare i valori con VILmax e VIHmin che nel caso di questo integrato sono rispettivamente 1,5 V e 3,5 V. b) Misurazioni con il carico sull’uscita. Si fissa la tensione di ingresso con un valore VA ≥ VIHmin; ciò assicura una tensione in uscita a vuoto Vy ≤ VOLmax, cioè un livello basso. Il carico è costituito da un resistore fisso di 2 kΩ in serie con un potenziometro da 5 o 10 kΩ. Il resistore da 2k limita la corrente massima assorbita per evitare di danneggiare l’integrato. Si inserisce un tester usato come milliamperometro tra il terminale libero del potenziometro e l’uscita della porta logica per rilevare la corrente Io assorbita dall’uscita dell’integrato. Con un altro tester usato come voltmetro si misura la tensione Vy. Si registrano in tabella E5.2 le coppie Io, Vy man mano che si abbassa il valore del carico RL. E5.3 Composizione e visualizzazione di un numero binario con 8 bit 1 2 3 4 5 6 7 8 8 7 6 5 4 3 2 1 16 15 14 13 12 11 10 9 9 10 11 12 13 14 15 16 Si realizzi il circuito in figura E5.3. Lo schema proposto suggerisce anche il posizionamento dei componenti per il cablaggio su breadboard. Sul dip switch si compone il numero binario: ciascun interruttore chiuso corrisponde a uno 0 e aperto corrisponde a un 1. I bit più significativi sono a sinistra. A ciascun interruttore aperto corrisponde un LED acceso. Lo studente può comporre qualunque numero da 0 a 255. Figura E5.3 R Composizione e 330 visualizzazione di un numero +VCC binario. 5V Modulo F Circuiti logici combinatori Obiettivi Prerequisiti Contenuti • F1 Algebra di Boole e circuiti logici • F2 Sviluppo e realizzazione di funzioni booleane • F3 Sintesi di forme algebriche minime per le funzioni booleane • F4 Circuiti combinatori integrati di base • F5 Attività di laboratorio proposte Esercitazioni • Esercizi di verifica • Test di verifica 352 Modulo F • Circuiti logici combinatori Obiettivi Al termine di questo modulo gli alunni dovranno: 1. conoscere la struttura dell’algebra di Boole; 2. sapere enunciare, rappresentare, verificare le proprietà dell’algebra di Boole delle variabili binarie con gli operatori NOT, AND, OR e saperle applicare ai circuiti logici reali; 3. conoscere i teoremi dell’algebra di Boole, il teorema di De Morgan, il teorema di Shannon; 4. sapere applicare i teoremi dell’algebra di Boole ai circuiti logici per realizzare funzioni combinatorie; 5. conoscere i metodi di semplificazione di espressioni booleane; 6. sapere applicare i metodi di semplificazione alla sintesi di funzioni booleane; 7. conoscere le principali funzioni della logica combinatoria; 8. saper descrivere i circuiti che realizzano queste funzioni e saper utilizzare la modularità di detti circuiti per aumentare il numero di ingressi o di uscite. Prerequisiti Per lo studio di questo modulo è richiesta una sufficiente conoscenza di quanto esposto nel modulo E. Algebra di Boole e circuiti logici Con la definizione degli operatori AND, OR, NOT l’insieme delle variabili binarie acquisisce una struttura costituita da precise regole di composizione e di calcolo. Anche i circuiti logici sono descritti da variabili binarie e per essi valgono le stesse regole di composizione. Le porte logiche AND, OR e NOT operano sugli ingressi di questi circuiti esattamente come i corrispondenti operatori nell’ambito delle variabili binarie; con esse è possibile costruire qualunque altro dispositivo digitale. F1 George Boole, matematico, (Lincoln, 1815 – Cork, 1860) F1.1 Rappresentazione di variabili binarie mediante mappe Una mappa di Venn è un disegno delimitato da un rettangolo all’interno del quale si rappresentano insiemi come parti delimitate da curve chiuse; l’insieme più ampio possibile è delimitato dai bordi stessi della mappa e viene detto insieme universo, poiché contiene la totalità degli elementi di cui si sta trattando. Nella figura F1.1, I rappresenta l’insieme universo, x un suo elemento, A un sottoinsieme di I. I x A Di volta in volta l’insieme universo e i suoi sottoinsiemi possono essere definiti secondo l’ambito che si vuole studiare. Le mappe di Venn applicate alle variabili binarie consentono di renderne evidenti alcune semplici proprietà. È possibile stabilire una corrispondenza tra l’insieme delle variabili binarie e i sottoinsiemi dell’insieme universo con il seguente meccanismo: a ogni variabile binaria a si assegna una suddivisione in due parti dell’insieme universo costituita da un sottoinsieme A, che rappresenta tutte e solo le condizioni in cui la variabile binaria è vera, e dal suo complemento, cioè tutta la parte che manca all’insieme A, e che rappresenta tutte e sole le condizioni in cui la variabile a è falsa. Tra i possibili sottoinsiemi definibili all’interno dell’insieme universo I vanno considerati lo stesso insieme I, e l’insieme vuoto, Φ. Le variabili binarie a essi associate valgono rispettivamente sempre 1 e sempre 0, cioè sono delle costanti. John Venn, filosofo, logico, matematico (Hull, 1834 – Cambridge 1923) Figura F1.1 Rappresentazione di un insieme A su mappa di Venn. 353 Modulo F • Circuiti logici combinatori 354 ESEMPIO 1 Su una mappa di VENN siano I l’insieme di tutti gli esseri viventi, A il sottoinsieme contenente tutti gli umani; e x un elemento di I. Sia a la proposizione: “l’essere vivente x fa parte della specie uomo”. Ora la proposizione a risulta vera se x è contenuto in A, altrimenti è falsa. Inoltre all’interno dell’universo degli esseri viventi si possono individuare molte altre categorie più o meno ampie come i vegetali, le leguminose, gli ovipari, i rettili, i felini e così via; per ciascuna di esse si possono inoltre assegnare una proposizione binaria come: b = “x é un felino”, e un sottoinsieme B contenente tutti i felini. ESEMPIO 2 Il monitor di un computer sia l’insieme universo: esso contiene tutto ciò che si può attivare con il click del mouse. Si consideri poi l’insieme A dei punti dell’area sensibile di un’icona di collegamento al programma pa. Col mouse si può toccare quell’area per avviare il corrispondente programma pa, altrimenti quel programma non verrà avviato. L’icona A rappresenta perciò la proposizione a: “avvia il programma pa”, che in base alla posizione del mouse può essere “vera” o “falsa”. Ancora l’icona A, sottoinsieme, suddivide il monitor, universo, in due zone complementari, che individuano univocamente le condizioni in cui la frase a è vera o è falsa. In definitiva si può stabilire di volta in volta una perfetta corrispondenza (biunivoca) tra l’insieme dei sottoinsiemi di I e l’insieme delle variabili binarie in modo che l’uno sia l’immagine dell’altro. All’insieme I corrisponde una particolare variabile binaria il cui valore resta sempre uguale a 1, e che viene chiamato elemento 1. L’insieme vuoto Φ corrisponde a un altro elemento il cui valore è sempre uguale a 0, e che viene chiamato elemento 0. Data la corrispondenza tra una variabile binaria e il sottoinsieme di I che ne rappresenta la condizione in cui essa è vera, da ora in avanti si userà per entrambi lo stesso nome. Rappresentazione di NOT A Definiti ora una variabile A e il corrispondente insieme A nella rappresentazione su – mappa di Venn, si osserva subito che alla variabile A = NOT A corrisponde, come in– sieme in cui A è vera, il complemento di A in I, I – A; essa infatti vale 1 nei punti dove A vale 0, e vale 0 dove A vale 1. – La figura F1.2 rappresenta su mappa di Venn le due variabili A e A evidenziando che l’una è il complemento dell’altra. Figura F1.2 A e NOT A. I A=I-A A – Si noti che nel caso di una variabile A con valore –fisso pari a 1, si avrebbe A = costante = 0 e sulle mappe di Venn si avrebbe A = I e A = Φ: l’insieme universo e l’insieme vuoto sono l’uno il complemento dell’altro. 355 F1 • Algebra di Boole e circuiti logici Rappresentazione di due variabili binarie indipendenti Due variabili binarie indipendenti vanno rappresentate (figura F1.3) come due insiemi con una parte in comune; ciò consente di considerare tutte le possibili combinazioni dei loro valori. A 0 0 1 1 B 0 1 0 1 Figura F1.3 Mappa di Venn di due variabili binarie indipendenti. I A B La figura mostra che a ciascuna combinazione di valori di A e B corrisponde un particolare sottoinsieme. AB = 00 corrisponde all’insieme dei punti che non appartengono né ad A né a B, AB = 01 all’insieme dei punti di B ma non condivisi con A, AB = 10 ai punti di A ma non anche di B, AB = 11 ai punti che sono sia di A che di B. Se si fossero scelti due insiemi senza punti comuni si sarebbero rappresentate due variabili non del tutto indipendenti, avendo escluso per una variabile la possibilità di valere 1 contemporaneamente all’altra. Rappresentazione delle funzioni AND e OR Il prodotto logico e la somma logica di due variabili binarie A e B sono variabili binarie dipendenti. La AND di due variabili, P = A · B, vale 1 solo se entrambe le variabili valgono 1. Sulla mappa di Venn (figura F1.4) ciò corrisponde al sottoinsieme dei punti comuni di A e B, P = A ∩ B, cioè l’intersezione di A e B. Il simbolo ∩ è l’operatore di intersezione tra insiemi. La OR di due variabili, S = A + B, vale 1 se una o l’altra, o entrambe, valgono 1. Sulla mappa di Venn l’insieme che corrisponde a S è costituito dai punti di A e di B, comuni e non. Si tratta dell’insieme unione S = A ∪ B. Il simbolo ∪ è l’operatore unione tra insiemi. I A I A Figura F1.4 A AND B e A OR B. B B A B A A AND B B A OR B F1.2 Struttura reticolare dell’insieme delle variabili binarie Tra due sottoinsiemi A e B di I è a volte possibile stabilire quale di essi è il più grande e quale il più piccolo; ciò avviene quando uno dei due sottoinsiemi è contenuto nell’altro. A B significa che l’insieme A contiene l’insieme B, e quindi è più grande. Non sempre però è possibile stabilire questa relazione (si pensi ad A e B di figura F1.4): si dice perciò che la relazione d’ordine è parziale. Relazione d’ordine parziale ⊂ ⊂ Modulo F • Circuiti logici combinatori 356 Massimo limite inferiore Minimo limite superiore Ciò che invece è sempre possibile, qualunque sia la coppia di sottoinsiemi di I, è trovarne l’intersezione e l’unione. Ora, come mostra la figura F1.5, l’intersezione di A e B è il più grande dei sottoinsiemi contenuto sia in A che in B e viene detto il massimo limite inferiore di A e B. Invece l’unione di A e B è il più piccolo dei sottoinsiemi che contiene sia A che B, ciò che viene detto il minimo limite superiore. Figura F1.5 P ’, un limite inferiore di A e B; S ’, un limite superiore di A e B. P=A I B S =A I A A B B S' P' P', un limite inferiore di A e B Chiusura di un insieme rispetto a un operatore ESEMPIO 3 B S', un limite superiore di A e B Queste due operazioni, l’unione e l’intersezione, danno sempre un risultato in I grazie al fatto che, come si è stabilito, dell’insieme dei sottoinsiemi di I fanno parte I stesso e l’insieme vuoto Φ. Ciò corrisponde a dire che l’insieme dei sottoinsiemi di I è chiuso rispetto alle operazioni d’unione e di intersezione. Vista la corrispondenza tra variabili binarie e insiemi, e tra gli operatori AND e OR e gli operatori ∩ e ∪, questi concetti si trasferiscono automaticamente all’insieme delle variabili binarie: esso è parzialmente ordinato; gli operatori AND e OR di due variabili binarie sono il loro massimo limite inferiore e il minimo limite superiore; l’insieme delle variabili binarie è chiuso rispetto agli operatori AND e OR (cioè si tratta di due operazioni sempre possibili e il cui risultato è ancora una variabile binaria). Si considerino due variabili binarie A e B tali che se B = 1 allora anche A = 1, mentre A = 1 non implica necessariamente che lo valga anche B. La rappresentazione su mappa di Venn corrisponde a un insieme A che contiene B, A B. Nell’ambito delle variabili binarie questa relazione si traduce in A > B. ⊂ Reticolo Si definisce reticolo un insieme parzialmente ordinato e chiuso rispetto alle operazioni di massimo limite inferiore e di minimo limite superiore. Da quanto esposto finora l’insieme delle variabili binarie con gli operatori AND e OR ha la struttura di un reticolo. Leggi di identità e di annullamento Dalle definizioni di I e Φ, il più grande dei sottoinsiemi di I e l’insieme vuoto, discendono le seguenti proprietà: per qualunque sottoinsieme A di I Leggi di identità e annullamento Identità a) A ∩ I = A b) A ∪ Φ = A [F1.1] Annullamento: a) A ∩ Φ = Φ b) A ∪ I = I [F1.2] La loro traduzione nell’ambito delle variabili binarie è immediata: 357 F1 • Algebra di Boole e circuiti logici per qualunque variabile binaria A: Identità: a) A · 1 = A b) A + 0 = A [F1.3] Annullamento: a) A · 0 = 0 b) A + 1 = 1 [F1.4] Come si vede Φ e I, 0 e 1 sono gli elementi neutri rispettivamente dell’unione, o della somma logica, e dell’intersezione, o del prodotto logico, così come nell’aritmetica lo sono lo 0 per l’addizione e l’1 per la moltiplicazione; inoltre, come in aritmetica, 0 · A = 0, legge di annullamento del prodotto. Qui però, diversamente che nell’aritmetica, l’elemento 1 ha nella somma logica un effetto simile a quello dello 0 nel prodotto logico: la somma logica di 1 con qualunque altro elemento ne annulla la visibilità: 1 + A = 1. Il concetto di abilitazione Se dalla tabella della verità della AND si estraggono le due righe con B = 1, e dalla tabella della OR le due righe con B = 0 si ottiene il risultato previsto dalla legge di identità, cioè Y = A · 1 = A e Y = A + 0 = A. Ciò significa che l’uscita segue esattamente l’andamento di A. Analogamente, se un ingresso della AND viene mantenuto al livello 0 il segnale sull’altro ingresso non giunge all’uscita che resta bloccata sullo 0. Se uno degli ingressi della OR viene fissato a 1 l’altro ingresso non arriva sull’uscita, essa resta bloccata sul livello 1. Da questo punto di vista la OR e la AND si comportano come porte (gate) in cui uno degli ingressi può essere usato come segnale di controllo che abilita o non abilita il passaggio del segnale posto sull’altro ingresso. In questi casi si preferisce indicare l’ingresso di controllo–con una E (enable = abilitatore) se lascia passare il segnale quando vale 1, o con una E se lascia passare il segnale quando vale 0. La figura F1.6 mostra i casi ora esposti: sulla AND l’abilitatore E = 1 consente il passaggio del segnale sull’altro ingresso A, mentre E = 0 lo blocca; –sulla OR l’abilita– tore E = 1 blocca il passaggio del segnale sull’altro ingresso, mentre E = 0 lo fa passare. +VCC Figura F1.6 Verifica sui circuiti logici delle leggi di identità e di annullamento. +VCC R1 1k R1 1k B A Y=A B A Y=1 B=E B=E A A Y=0 Y=A B B GND GND AND e OR come porte logiche Modulo F • Circuiti logici combinatori 358 Di un abilitatore si usa dire che è attivo al livello alto o che è attivo al livello basso a seconda che abiliti quando vale 1 o quando vale 0. Un negatore posto all’ingresso di abilitazione della porta AND, rende l’abilitatore attivo al livello basso. Il concetto di abilitazione si estende facilmente al caso più generale di circuiti logici con più ingressi. Se infatti F(...) è la funzione di tale circuito (figura F1.7) per munirlo di abilitatore è sufficiente collegare l’uscita del circuito a uno degli ingressi di una AND, e utilizzare l’altro ingresso come abilitatore. Nota la funzione F(...), il circuito munito di abilitatore sarà ora sinteticamente descritto dalla tabella F1.1. Figura F1.7 Utilizzazione come abilitatore di un ingresso di porta AND. VCC 1k R SW1 GND E F(...) y = E · F(...) E y 0 0 1 F(...) Tabella F1.1 Tabella di funzione con ingresso di abilitazione. F1.3 Complemento di una variabile binaria e operatore NOT Per ogni variabile A appartenente all’insieme delle variabili binarie esiste ed è unica – una variabile A che è falsa quando A è vera, ed è vera quando A è falsa. Le due variabili sono dette una il complemento dell’altra. L’operatore NOT associa a una variabile il suo complemento. Una porta logica NOT fornisce in uscita la negazione della variabile in ingresso. Si è visto (figura F1.2) che, rappresentata una variabile A su mappa di Venn, si individua subito l’unico insieme corrispondente al suo complemento. Se la variabile A coincide con l’insieme universo I, cioè vale sempre 1, il suo complemento è l’insieme vuoto Φ, cioè è la “variabile” che vale sempre 0. Si dice reticolo complementato un reticolo che per ogni sua variabile A possiede il suo complemento. L’insieme delle variabili binarie è un reticolo complementato. Legge dei complementi – – a) A · A = 0 b) A + A = 1 Legge dei complementi [F1.5] La prima di queste due espressioni esprime il fatto che per queste variabili non è prevista una via di mezzo: se una variabile è vera, nello steso istante la sua negazione non può che essere falsa; a essa corrisponde, nella rappresentazione di Venn, la proprietà A ∩ (I – A) = Φ. La seconda espressione indica che, nel mondo delle variabili binarie, A e la sua negazione coprono tutte le possibilità esistenti per quanto riguarda i valori che si possono assumere; a essa corrisponde l’espressione A ∪ (I – A) = 1. Come nel mondo della logica, almeno quella del buon senso, non è consentito a un oggetto di possedere nello stesso istante un attributo e il suo contrario. ESEMPIO 4 – Se A afferma che un determinato biglietto da 500 euro è falso, allora A afferma che esso è vero; le due possibilità non si verificano mai contemporaneamente ma, in ogni caso, l’una o l’altra delle due possibilità è in atto. 359 F1 • Algebra di Boole e circuiti logici È TEOREMA. Condizione necessaria e sufficiente perché due variabili binarie A e B siano una il complemento dell’altra è che valgano contemporaneamente entrambe le espressioni A · B = 0 e A + B = 1. Necessità: se A è il complemento di B le due espressioni sono vere per la legge dei complementi. Sufficienza: se le due espressioni sono contemporaneamente vere, mentre per la prima relazione almeno una delle due vale 0, per la seconda almeno una delle due vale 1, quindi o A = 0 e B = 1, o B = 0 e A = 1, perciò A e B sono una il complemento dell’altra. Legge della doppia negazione – La negazione di NOT A è ancora la variabile A: A = NOT(NOT A) = A. Questa legge riconosce che una proposizione della forma “non è vero che non è vero che...”, equivale a “è vero che...”. Insomma, applicare due volte la negazione a una variabile equivale a non negarla affatto. Coerentemente con questa proprietà, con due porte NOT collegate in cascata, l’uscita della seconda porta logica riproduce ciò che entra sulla prima porta. Tuttavia, date le caratteristiche reali dei circuiti elettronici, il ritardo del segnale in uscita è pari a due volte il tempo di propagazione attraverso una singola porta NOT. – A= A La legge dei complementi e le porte logiche reali, l’alea statica La figura F1.8 fornisce gli schemi per la verifica della legge dei complementi. Agli ingressi della AND o della OR giungono A e NOT A. Il Led sull’uscita della AND resta sempre acceso, rivelando un livello basso, qualunque sia la posizione dello switch in ingresso. Il led sull’uscita della OR resta invece sempre spento rivelando un livello sempre alto. +VCC Figura F1.8 Circuiti per la verifica della legge dei complementi. +VCC 5V 5V R1 1k R2 330 R1 1k R2 330 LED 1 2 1 GND 2 SW1 1 A 2 7404 LED 1 3 7408 A·A 1 GND 2 SW1 1 A 2 2 3 7432 7404 Tuttavia occorre tener conto che in questa esperienza le cose avvengono con i nostri tempi di manovra e di osservazione. Se per controllare gli ingressi si usa un generatore di onda quadra con frequenza dell’ordine di qualche MHz, e se si osservano i segnali con un oscilloscopio, sulle uscite si notano degli impulsi molto brevi durante i quali la legge dei complementi appare non rispettata. Il fatto è che le porte logiche, come ogni altro dispositivo, hanno delle caratteristiche fisiche per le quali si discostano dai modelli ideali che li descrivono, caratteristiche che a volte non possono esser trascurate. In questo caso non si può trascurare il ritardo di propagazione del segnale attraverso la porta NOT che rende i due segnali sugli ingressi della AND e della OR non del tutto complementari. A+A Modulo F • Circuiti logici combinatori 360 Alea statica e ritardo di propagazione Se, come in figura F1.9, se ne analizza l’andamento tenendo conto del ritardo di propagazione e se ne calcola la risposta in uscita, si osserva nel caso del circuito con la AND che, per un breve intervallo di tempo, gli ingressi della AND si trovano entrambi al livello alto, e in quell’intervallo l’uscita della AND deve perciò valere 1. Analogo discorso vale per l’altro circuito dove i segnali all’ingresso della OR per un breve intervallo valgono entrambi 0, provocando un guizzo verso il livello basso. Il ritardo di propagazione attraverso una porta TTL è dell’ordine di 10 ns; per osservare – più facilmente il fenomeno all’oscilloscopio conviene aumentare il ritardo tra A e A inserendo 3 o 5 porte NOT in cascata ottenendo così degli impulsi della durata di 30 o 50 ns. A fenomeni come quelli or ora esaminati si è dato il nome di alea statica; la parola latina alea significa dado. Anche se con il termine alea ci si riferisce il più delle volte a fenomeni del tutto casuali come quello del lancio dei dadi, l’alea statica è del tutto prevedibile se sono ben note le caratteristiche di ritardo dei dispositivi logici reali. L’alea statica, quando non prevista, può avere delle conseguenze indesiderate, ma in certi casi la si utilizza per generare brevi impulsi. +VCC +VCC R1 1k 1 A Figura F1.9 Alee statiche sui circuiti di verifica della legge dei complementi. R1 1k 1 2 2 7404 A Y=A·A 3 A 7408 1 1 Y=A+A 2 7404 A 7432 3 A A t A t Y t A t Y t t F1.4 Porte logiche NAND-NOR Collegando l’uscita di una porta logica all’ingresso di una NOT si ottiene la negazione della funzione originaria. La colonna d’uscita della tabella della verità della nuova funzione è esattamente il complemento di quella della funzione di partenza. In tal modo, da una AND e da una OR si ottengono rispettivamente una NAND e una NOR; le tabelle e i simboli di queste porte logiche sono riportati nella figura F1.10. Figura F1.10 Porte logiche NAND, NOR e relative tabelle della verità. A 0 0 1 1 B A·B 0 1 1 1 0 1 1 0 A B A·B NAND A 0 0 1 1 B A+B 0 1 1 0 0 0 1 0 A B A+B NOR 361 F1 • Algebra di Boole e circuiti logici Realizzazione di NOT mediante NAND e NOR Si può subito osservare che, se si collegano tra loro gli ingressi A e B di una porta NAND o NOR, imponendo con ciò A = B, allora le uscite sono esattamente la negazione degli ingressi; si ottiene perciò una porta NOT (delle tabelle delle funzioni restano in tal caso valide solo la prima e l’ultima riga). Lo stesso risultato si ottiene per una NAND fissando uno degli ingressi al livello 1: l’uscita nega l’altro ingresso. Analogamente da una NOR, fissando uno degli ingressi al livello 0, si ottiene la NOT dell’altro ingresso. Ciò dal punto di vista algebrico corrisponde nell’ordine alle operazioni: –––– – ––––– – ––– – –––– – A · A = A , A + A = A, A · 1 = A , A + 0 = A NOT da NAND e NOR La figura F1.11 ne mostra i corrispondenti circuiti logici. A A B A B Figura F1.11 NAND e NOR utilizzate come NOT. A +VCC R1 1k A A A B A GND F1.5 Regole di precedenza degli operatori e uso delle parentesi Il significato di un’espressione con AND e OR può cambiare a seconda dell’ordine di esecuzione degli operatori. Come nell’aritmetica, anche nelle espressioni dell’algebra di Boole si conviene di dare la precedenza all’operatore AND per cui nell’espressione A · B + C si intende che prima si effettua il prodotto A · B e poi si somma il risultato a C. Se le parentesi racchiudono un’espressione, allora essa va calcolata prima di eseguire altre operazioni esterne alle parentesi. Così l’espressione A · (B + C) indica che prima va calcolato (B + C) e poi il risultato deve essere posto in AND con A. Come nell’aritmetica, il segno · tra due variabili si può omettere, così AB va inteso come prodotto logico di A e B. F1.6 Le proprietà del reticolo L’insieme delle variabili binarie con gli operatori + e · , l’insieme dei sottoinsiemi di I con gli operatori ∪ e ∩, e l’insieme delle proposizioni semplici con i connettivi AND e OR sono tre esempi perfettamente simili, più precisamente isomorfi, di reticolo. Si esaminano ora le proprietà degli operatori AND e OR sulle variabili binarie. Proprietà commutativa Le definizioni tabellari di AND e di OR, e la loro rappresentazione su mappe di Venn come insiemi intersezione e unione, implicano che il risultato della AND e della OR non dipende dall’ordine usato nel considerare le due variabili. Valgono perciò le relazioni: a) A · B = B · A b) A + B = B + A [F1.6] Modulo F • Circuiti logici combinatori 362 I A B C A B C (A · B) · C = A · (B · C) I A B C A B C (A + B) + C = A + (B + C) Figura F1.12 Verifica su mappe di Venn della proprietà associativa. Metodo di perfetta induzione ESEMPIO 5 Proprietà associativa OR e AND sono stati introdotti come operatori su due variabili, tuttavia dopo una prima applicazione della AND il risultato può ancora essere posto in AND con una terza variabile. Lo stesso vale per la OR. La proprietà associativa afferma che il risultato finale non dipende dalla scelta delle prime due variabili su cui si opera: a) (A · B) · C = A · (B · C) b) (A + B) + C = A + (B + C) [F1.7] La figura F1.12 mostra una verifica della proprietà associativa mediante mappe di Venn: il prodotto e la somma delle tre variabili corrispondono, comunque li si esegua, all’intersezione e all’unione dei tre insiemi che li rappresentano. Vista la validità della proprietà associativa, nel prodotto o nella somma di più variabili è possibile omettere le parentesi. La figura mostra inoltre che il prodotto vale 1 solo quando tutte e tre i suoi fattori valgono 1; e che la somma vale 1 se almeno uno dei suoi termini vale 1. La proprietà associativa si dimostra anche applicando il metodo di perfetta induzione che consiste nel verificare una proprietà, o un teorema, considerando tutti i possibili casi. Questo metodo si adatta bene alla logica combinatoria, dove i casi da verificare sono i risultati per ciascuna delle combinazioni di valori delle variabili di ingresso. Si applichi il metodo di perfetta induzione per dimostrare la validità della proprietà associativa della AND e della OR. ■ Si preparano innanzi tutto due tabelle organizzate come quelle di tabella F1.2 e tabella F1.3. Ciascuna di esse ha tre colonne A, B, C per i valori delle variabili d’ingresso, due colonne per i prodotti/somme di A e B, e di B e C, due colonne per i risultati complessivi. Si noti l’ordine della numerazione binaria da 0 a 7 con cui si sono inserite le combinazioni di valori delle tre variabili d’ingresso. I valori inseriti nelle altre colonne derivano dall’applicazione riga per riga delle definizioni di AND e di OR a due ingressi considerando, nel caso dei calcoli intermedi, i valori delle variabili d’ingresso, A e B o B e C, e nel caso dei risultati complessivi i valori dei risultati intermedi e della terza variabile. Così alla quarta riga della tabella F1.2 A · B = 0 e C = 1 danno (A · B) · C = 0; alla quinta riga della tabella F1.3 A = 1 e B + C = 0 danno A + (B + C) = 1. Infine si osserva che in ciascuna tabella le colonne con i risultati complessivi contengono gli stessi valori. A B C A·B (A·B )·C B·C A·(B·C ) A B C 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 1 0 1 0 0 0 0 0 0 1 0 1 1 1 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Tabella F1.2 Verifica della proprietà associativa della AND. AND e OR di più variabili A+B (A+B )+C B+C A+(B+C ) Tabella F1.3 Verifica della proprietà associativa della OR. La corrispondenza tra variabili binarie AND-OR e sottoinsiemi di I intersezioneunione e le proprietà associativa e commutativa dei rispettivi operatori consentono di estendere le definizioni di AND e OR al caso di un numero qualsiasi di variabili. La AND di più variabili vale 1 quando e solo tutte le variabili assumono il valore 1; la funzione OR di più variabili vale 1 se almeno una delle variabili lo vale. 363 F1 • Algebra di Boole e circuiti logici Dispositivi AND e OR con due, tre, quattro, otto ingressi sono disponibili in circuiti integrati della piccola scala di integrazione; a parte il numero di ingressi, i loro simboli logici sono del tutto simili a quelli già noti per le porte con due soli ingressi. Anche il concetto di abilitazione viene esteso al caso di porte con più ingressi. In una AND a tre ingressi se ne possono utilizzare due come abilitatori; il terzo ingresso ha la funzione di dato, e raggiunge l’uscita solo se entrambi gli abilitatori valgono 1. Se invece si usa uno solo degli ingressi come abilitatore, in uscita si avrà o uno 0 fisso (dispositivo disabilitato) oppure la AND degli altri due ingressi. In una OR a tre ingressi, utilizzandone due come abilitatori, il segnale del terzo ingresso passa in uscita solo se entrambi gli abilitatori sono al livello 0, altrimenti l’uscita resta bloccata sul livello 1. Il discorso si estende facilmente nel caso di un numero qualsiasi di ingressi. AND e OR come riconoscitori di codice binario Una AND con n ingressi può esser descritta come un dispositivo che riconosce il codice binario di n bit tutti uguali a 1 segnalando con un 1 in uscita se questo fatto avviene. Ad esempio, se n = 3 si può dire che la AND con tre ingressi riconosce il codice B2B1B0 = 111b. Più in generale si può utilizzare la AND per riconoscere il codice di qualunque altro numero binario con un numero ragionevole di bit non necessariamente fatto solo di 1: il trucco sta nel negare con una NOT quegli ingressi sui quali si prevede uno 0 del codice da riconoscere. A questa funzione, che è detta di decodifica, si ricorre tutte le volte che si deve segnalare il verificarsi di un particolare evento codificato in binario, per esempio per attivare un particolare dispositivo. Essa può anche essere svolta segnalando con uno 0 piuttosto che con un 1 il fatto che interessa; in questo caso si ricorre a una NAND, si dice che la decodifica è attiva al livello basso, e per sottolineare questo fatto se ne indica la funzione d’uscita con un negatore. Si utilizzi una AND con tre ingressi per ottenere un dispositivo che segnala con un 1 la presenza in ingresso del codice 100. ESEMPIO 6 ESEMPIO 7 ■ Il circuito logico è rappresentato in figura F1.13 a. Detti B2, B1 e B0 gli ingressi del dispositivo che si vuole realizzare, si collegano B1 e B0 ciascuno sull’ingresso di una NOT e poi si collegano le uscite delle NOT e B2 ciascuno su un ingresso della AND. In tal modo quando B2B1B0 = 100, le uscite di ciascuna delle NOT valgono 1, la AND riceve in ingresso tre livelli alti e risponde con un 1 in uscita. In alternativa si può realizzare il circuito di figura F1.13 d dove l’uscita vale 1 solo se i tre ingressi della NOR sono al livello 0 e ciò avviene solo se il codice immesso è 100. Si realizzi un dispositivo che segnala con uno 0 la presenza in ingresso del codice 100b. ■ È sufficiente negare le uscite dei due circuiti proposti nell’esempio precedente. Si ottengono gli schemi di figura F1.13 b, c. B2 B1 1 2 1 2 13 74LS04 B0 3 3 74LS11 B1 1 1 2 B2 1 2 8 c) 1 y B1 B0 12 74LS10 y b) 2 74LS04 CD4075 1 2 13 2 74LS04 a) B1 2 74LS04 B0 CD4049 B0 y 4 74LS04 B2 B2 12 1 2 13 74LS27 d) y Figura F1.13 a, b, c, d Esempi di decodifica del numero 100b. Modulo F • Circuiti logici combinatori 364 Decoder di numeri binari Con 4 AND, ciascuna di due ingressi B1 e B0, e opportuni negatori si può realizzare un dispositivo le cui quattro uscite segnalano con un 1 quale dei codici di due bit è presente in ingresso. È sufficiente infatti che le uscite corrispondano ordinatamente ciascuna a una diversa funzione di riconoscimento del codice binario di due bit: – – – – y3 = B1 · B0 y2 = B1 · B0, y1 = B1 · B0, y0 = B1 · B0 Un dispositivo di questo tipo è detto decoder/demultiplexer da 2 bit in ingresso a quattro linee d’uscita, o più brevemente: decoder da 2 a 4, dove 2 si riferisce ai bit del codice in entrata e 4 al numero complessivo delle uscite. Sul termine demultiplexer si tornerà più avanti. In genere i decoder integrati sono attivi a livello basso, si realizzano perciò con delle NAND e hanno anche almeno un ingresso di abilitazione. Quando il decoder non è abilitato, tutte le sue uscite restano sul livello non attivo. La figura F1.14 mostra il circuito logico (a) e il simbolo (b) di un decoder da 2 a 4 linee; la tabella F1.4 ne definisce le funzioni. Un decoder da 3 a 8 decodifica numeri di tre bit attivando una sola delle sue 8 uscite per volta. Se le uscite di un decoder binario sono 2n il codice binario in ingresso è di n bit. Naturalmente un decoder può anche essere decadico nel senso che attiva una sola di 10 uscite; in questo caso ai suoi ingressi deve poter ricevere i codici dei numeri da 0 a 9, e quindi deve comunque avere 4 ingressi di dato. E y3 B1 B0 – E y2 E y1 B1 B0 b) y0 a) y3 y2 y1 y0 Figura F1.14 Decoder da 2 a 4 linee. – S1 – S0 y–3 y–2 y–1 y–0 1 x x 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 Tabella F1.4 Tabella di decoder da 2 a 4 linee. La proprietà di idempotenza a) A · A = A A a) A A b) Figura F1.15 a) A · A = A b) A + A = A A b) A + A = A [F1.8] Questa proprietà è implicita nelle definizioni e nelle rappresentazioni già date per le variabili binarie e per gli operatori AND e OR: si pensi alla rappresentazione su mappe di Venn della AND o della OR di una variabile A con una variabile B che istante per istante coincida con A. Dal punto di vista delle porte logiche, A · A o A + A equivalgono a collegare insieme tutti gli ingressi della porta (figura F1.15) rendendoli perciò tutti uguali alla variabile A. La proprietà di assorbimento Questa proprietà fornisce uno strumento di semplificazione nelle espressioni logiche: a) A · (A + B) = A b) A + A · B = A [F1.9] Una frase come “Possono votare i cittadini maggiorenni oppure i cittadini maschi e maggiorenni” contiene una parte che è superflua: se con A si indica l’insieme dei cittadini maggiorenni e con B quello dei cittadini maschi, l’insieme dei cittadini maschi e 365 F1 • Algebra di Boole e circuiti logici maggiorenni (A · B) è contenuto in quello più ampio dei cittadini maggiorenni, dunque è inutile specificarlo nella frase. La rappresentazione su mappe di Venn (figura F1.16) mostra facilmente la parte superflua delle due frasi. Altrettanto semplice è la dimostrazione per perfetta induzione, cioè mediante tabelle della verità. (A A B) I B A (A B) Il principio di dualità La tabella F1.5 riporta le proprietà e le leggi del reticolo delle variabili binarie con gli operatori AND e OR. Si è visto che ciascuna di esse consiste in due relazioni diverse ma simili nella forma. Si osserva dalla tabella che, per ciascuna delle proprietà del reticolo, presa una delle due relazioni e sostituendo ogni segno · con un + e ogni segno + con un · si ottiene l’altra. Come mostra la tabella, questa regola funziona ancora nel caso delle leggi di identità, di annullamento e dei complementi a patto che gli 1 e 0 della relazione di partenza vengano sostituiti rispettivamente da 0 e da 1. Tutto ciò si riassume dicendo che le proprietà e le leggi del reticolo sono duali. In generale da ogni espressione valida con variabili binarie, AND e OR, se ne può scrivere una duale altrettanto valida sostituendo il + con il · e gli 1 con gli 0 e viceversa. È questo il principio di dualità che si può riformulare nel seguente modo: se mediante le leggi del reticolo si dimostra una nuova proprietà espressa come relazione tra espressioni con variabili e operatori + e · , allora anche la forma duale della relazione è vera (e perciò non è necessario dimostrarla). Leggi/Proprietà Relazione a Relazione b Associativa Commutativa Idempotenza Assorbimento A + (B + C ) = A + (B + C ) A+B=B+A A+A=A A + (A · B ) = A A · (B · C ) = A · (B · C ) A·B=B·A A·A=A A · (A + B ) = A Identità Annullamento Complementi A+0=A A+1=1 – A+A =1 A·1=A A·0=0 – A·A =0 (A B) I A B A (A B) Figura F1.16 Verifica su mappe di Venn della idempotenza. Principio di dualità Tabella F1.5 Dualità delle proprietà del reticolo delle variabili binarie. Dalle espressioni a sinistra della freccia si ricavino per dualità quelle a destra: ––– A · 0 = 1 → A + 1 = 0; ESEMPIO 8 ESEMPIO 9 A · B + 1 = 1 → (A + B) · 0 = 0; A⋅ B⋅C = A + B + C → A + B + C = A⋅ B⋅C Il principio di dualità si applica anche al caso di definizioni o verifiche mediante tabelle. Se y = f(A, B) è una funzione definita mediante tabella della verità, seguendo la regola di sostituzione di 1 con 0 e 0 con 1 e riordinando la tabella si ricava la funzione duale yd = fd(A, B) di y. Dalla tabella della verità della funzione AND si ricavi la funzione duale. ■ Il procedimento è in parte riportato in tabella F1.6: la tabella della AND è stata complementata in ogni sua cella; si è così ottenuta la seconda tabella nella quale è riconoscibile la funzione OR. La frase che definisce la AND: “A · B vale 1 solo se entrambe le variabili valgono 1” diviene: “A + B vale 0 solo se entrambe le variabili valgono 0”. A B A·B A B A+B 0 0 0 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 Tabella F1.6 Dualità della AND e della OR. Modulo F • Circuiti logici combinatori 366 F1.7 L’algebra di Boole delle variabili binarie Si è precedentemente detto che l’insieme delle variabili binarie con gli operatori AND e OR ha la struttura di un reticolo complementato. Inoltre, come si vedrà qui di seguito, in esso vale la proprietà distributiva tra gli operatori AND e OR. Si dice allora che esso è un reticolo complementato e distributivo o, più concisamente e in omaggio a George Boole, che esso è un’algebra di Boole. Proprietà distributiva Il prodotto logico per una somma si può eseguire distribuendolo su ciascuno degli addendi e poi eseguendo la somma logica dei risultati parziali. La somma logica per un prodotto di operandi si può eseguire distribuendola su ciascuno dei fattori e eseguendo il prodotto dei risultati parziali. a) A · (B + C) = A · B + A · C b) A + (B · C) = (A + B) · (A + C) [F1.10] La prima relazione è del tutto simile a quella ben nota dell’aritmetica; la seconda relazione è duale della prima, ma non ne ha una simile nell’aritmetica. La tabella F1.7 dimostra la validità della seconda relazione: prima si sono ricavate le funzioni parziali B · C, A + B e A + C, poi i valori assunti dal primo e dal secondo membro della relazione A + (B · C) = (A + B) · (A + C). Le due colonne evidenziate in grigio, che ne contengono i valori, risultano identiche. Per il principio di dualità anche l’altra espressione della proprietà distributiva resta dimostrata. In alternativa a questa dimostrazione si può ricorrere alle mappe di Venn individuando i due insiemi corrispondenti ai termini dell’equazione e verificandone la coincidenza. Tabella F1.7 Verifica della proprietà distributiva. A B C B·C A+(B·C ) A+B A+C (A+B )·(A+C ) 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 F1.8 Teoremi dell’algebra di Boole Nelle dimostrazioni che seguono si ricorrerà a passaggi algebrici; sono altrettanto validi metodi grafici (Venn) o il ricorso alla perfetta induzione. Per il principiò di dualità sarà sempre sufficiente dimostrare una delle due relazioni duali. Legge di unificazione o di adiacenza – a) A · B + A · B = A – b) (A + B) · (A + B) = A [F1.11] – – Dimostrazione: A · B + A · B = A · (B + B) = A · 1 = A Nei passaggi si sono applicate nell’ordine: la proprietà distributiva, la legge dei complementi e la legge di identità. Per il principio di dualità anche la seconda forma resta dimostrata. 367 F1 • Algebra di Boole e circuiti logici Secondo teorema di assorbimento – – a) A + A · B = A + B b) A · (A + B) = A · B [F1.12] – – Dimostrazione: A + A · B = (A + A) · (A + B) = 1 · (A + B) = A + B Si sono applicate nell’ordine: la proprietà distributiva della somma rispetto al prodotto, la legge dei complementi e quella di identità. Teorema del consenso – – a) AB + BC + AC = AB + AC – – b) (A + B)(B + C)(A + C) = (A + B)(A + C) [F1.13] Dimostrazione: – – – – – AB + BC + AC = AB + (A + A)BC + (ABC + AC) = – + AC = (AB + ABC) – = AB(1 + C) + AC(B + 1) = AB + AC – Nel primo passaggio si è moltiplicato BC per (A + A); poi si sono applicate la proprietà distributiva, la associativa, ancora la proprietà distributiva, la legge di identità e infine le leggi di annullamento. Teorema di De Morgan ––– – – a) A · B = A + B – – b) A + B = A · B [F1.14] Augustus De Morgan, matematico, (India, 1806 – Inghilterra, 1871) Il complemento del prodotto logico di due variabili è uguale alla somma logica dei loro complementi, e il complemento della somma logica è uguale al prodotto logico dei complementi. Come al solito le due espressioni sono una la duale dell’altra. Dimostrazione: Si è visto che due variabili binarie sono una il complemento dell’altra se il loro prodotto – –vale sempre 0 e la loro somma sempre 1. Dunque (A + B) e (A · B) sono una la negazione dell’altra, come il teorema afferma, se la loro somma fa 1 e il loro prodotto fa 0. In effetti: – – – – – – – – – – 1) (A + B)–+ A · B– = ((A + B) + A ) · ((A + B) + B ) = (A + B + A) · (A + B + B) = = (1 + B)(1 + A) = 1 – – – – 2) AB · (A + B) = ABA + ABB = 0 + 0 = 0 Nella prima riga si sono applicate nell’ordine la proprietà distributiva della somma rispetto al prodotto, la proprietà associativa, le leggi dei complementi e di annullamento. Nella seconda riga: la proprietà distributiva e la legge dei complementi. Con ciò il teorema è dimostrato. La figura F1.17 mostra l’applicazione del teorema di De Morgan alle porte logiche: l’equivalente di una porta NAND è una OR con gli ingressi negati, e l’equivalente di una porta NOR è una AND con gli ingressi negati. Dal punto di vista grafico e mnemonico, nel passaggio da un circuito al suo equivalente il negatore si trasferisce dall’uscita agli ingressi della porta logica distribuendosi su ciascuno di essi e questa si trasforma da AND in OR, o da OR in AND. A B A B AB A B A B B A A·B B Figura F1.17 Il teorema di De Morgan applicato alle porte AND e OR. Modulo F • Circuiti logici combinatori 368 Se poi si aggiunge una NOT sulle uscite di ciascuno dei circuiti di figura F1.17 si ottiene anche il seguente risultato (figura F1.18): la AND di A e B si può realizzare utilizzando una NOR con ingressi negati; la OR di A e B si può realizzare mediante una NAND con ingressi negati. Ciò del resto discende dalla––– proprietà della doppia negazione e dall’applicazione del teorema di De Morgan ad A · B e A + B : A · B = A⋅B = A+ B NAND e NOR come porte logiche universali (A + B) = A + B = A ⋅ B [F1.15] D’altra parte si è visto che con le NAND o con le NOR è possibile realizzare le NOT. Dunque con le sole porte NAND si possono realizzare le NOT, le AND, le OR e le NOR; con le sole porte NOR si possono realizzare le NOT, le OR, le AND, le NAND. In pratica, a quanto pare (e come è effettivamente), le NAND da sole o le NOR da sole bastano a comporre ogni frase contenente proposizioni semplici; le omonime porte logiche bastano da sole a realizzare ogni tipo di circuito logico. Per questo motivo le porte NAND e le NOR sono dette universali. A B A B AB A B A A B B B A·B Figura F1.18 Realizzazione di AND mediante NOR e di OR mediante NAND. ESEMPIO 10 Applicare il teorema di De Morgan all’espressione AB(C + D) ⋅ 1 . – – – – – ■ AB(C + D ) ⋅1 = AB + ( C + D ) + 1 = A + B + C · D + 0 Dal confronto dell’espressione data e di quella finale si nota il seguente meccanismo: il negatore si è spezzato distribuendosi su ciascuna variabile e su ciascuna costante, i · sono stati sostituiti da + e i + da · ; in particolare l’effetto della negazione sulle costanti è quello di cambiare gli 0 con 1 e gli 1 con 0. ESEMPIO 11 Il circuito di figura F1.19 esegue il confronto tra i suoi ingressi considerati come numeri binari di un solo bit e segnala con uno 0 alle sue uscite quale di tre eventi, A > B, A = B, o A < B è in corso. Ricavare 1) la tabella della verità del circuito, 2) le espressioni algebriche di y1, y2 e y3, 3) applicare il teorema di De Morgan alle espressioni di y1, y2 e y3 e, se possibile, semplificarle. Figura F1.19 Comparatore di due bit. 5 6 y1 4 A B 1 3 9 74LS00 13 y2 10 2 12 8 11 y3 369 F1 • Algebra di Boole e circuiti logici ■ 1) Si predispone una tabella della verità con i due ingressi e le uscite delle porte A NAND, poi, per ciascuna combinazione degli ingressi A e B e seguendo sul circuito i se0 gnali, si calcolano prima l’uscita della prima NAND, poi nell’ordine y1, y3, y2. Nel fare ciò aiuta ricordare che la funzione NAND vale 0 solo se entrambi i suoi ingressi valgono 1. 0 Si ottiene così la tabella F1.8. 1 La tabella mostra che le tre funzioni indicano con uno zero l’esito del confronto tra i due bit A e B: y1 = 0 indica che A > B; y3 = 0 che A < B; y2 = 0 che A = B. 1 –– 2) L’uscita della prima NAND è uguale ad AB; questa è anche un ingresso per la seconda e la terza NAND le cui uscite sono perciò: y1 = AB ⋅ A e y3 = AB ⋅ B B –– AB y1 y3 y2 0 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 1 0 Tabella F1.8 Funzioni dei circuiti F1.19. Queste a loro volta sono ingressi per la quarta NAND la cui uscita vale perciò: y2 = y1 ⋅ y3 = AB ⋅ A ⋅ AB ⋅ B –– –– – – – – – – 3) y1 = AB · A = (A + B) · A = AB ; y3 = AB · B = (A + B) · B = A B; –– –– –– – – – – y2 = AB ⋅ A ⋅ AB ⋅ B = AB · A + AB · B = AB · (A + B) = (A + B) · (A+ B) = AB + AB. Nel calcolo di y2 si sono applicate nell’ordine anche la proprietà della doppia negazione, la distributiva, e la legge dei complementi. Si potrebbe compilare la tabella della verità delle funzioni ora ricavate; la sua coincidenza con la tabella costruita sulla base del circuito logico confermerebbe la correttezza dei risultati. Generalizzazioni del teorema di De Morgan Il teorema di de Morgan si applica anche al caso di NAND e NOR con più ingressi. Per verificarlo è sufficiente considerare il caso di una NAND con tre ingressi, suddividere il prodotto mediante la proprietà associativa e applicare il teorema a ciascuna delle due parti. – – – – – – – ABC = ( AB)C = ( AB ) + C = (A + B) + C = A + B + C [F1.16] Più in generale il teorema si può applicare ordinatamente a qualsiasi espressione booleana: sia E(A, B, C, ..., 0, 1, +, ·) un’espressione booleana in cui compaiono le variabili A, B, C, ... , le costanti 0 e 1, e i segni + e ·, dal teorema di De Morgan discende che: – – – E ( A, B, C , ..., 0, 1, +, ⋅) = E(A, B, C , ...,1, 0, ·, +) [F1.17] Teorema di espansione di Shannon o dello sviluppo di funzioni booleane Siano f(A) una funzione booleana della variabile A, f(0) il valore di f(A) quando A = 0 e f(1) il valore di f(A) quando A = 1, allora valgono le seguenti relazioni: – a) f(A) = A · f(1) + A · f(0) – b) f(A) = (A + f(0)) · (A + f(1)) [F1.18] La prima delle equazioni afferma che il valore della funzione f(A) è f(0) se A = 0 oppure f(1) se A = 1. La seconda equazione è la duale della prima, e in questo caso afferma esattamente la stessa cosa. La dimostrazione per completa induzione è immediata: se è A = 1, sostituendolo nella prima relazione si ottiene l’identità f(1) = f(1); se invece è A = 0 si ottiene f(0) = f(0). Anche la seconda relazione si può verificare per perfetta induzione ma, data la dualità, ciò non è necessario. Claude Elwood Shannon, matematico (USA, 1916 – USA, 2002) Modulo F • Circuiti logici combinatori 370 ESEMPIO 12 Si verifichi su un circuito logico la forma a) del teorema di Shannon per tutte le possibili funzioni della sola variabile A. ■ La figura F1.20 riporta la schema del circuito richiesto. Si può osservare che in essa A funziona da abilitatore di una o l’altra delle due porte AND, consentendo il passaggio di f (1) quando A = 1, e di f (0) quando A = 0. In queste condizioni uno degli ingressi della porta OR vale comunque 0 e lascia passare il segnale abilitato. In altre parole l’ingresso A sceglie quale dei due segnali d1 o d2 deve giungere in uscita. 1 6 A f0 f1 f2 f3 5 74LS08 0 0 0 1 1 f(0) 1 0 1 0 1 f(1) 1 d1 = f(1) 1 2 3 74LS04 A 1 d0 = f(0) Tabella F1.9 Tutte le funzioni di una sola variabile. y = f(A) 1 74LS32 2 3 2 2 74LS08 Figura F1.20 Esempio 12. Le funzioni di una sola variabile sono in tutto 4, e sono riportate in tabella F1.9. Si può notare che queste funzioni sono definite da una tabella di due righe. Se si considera ciascuna colonna che definisce una funzione come un numero binario si vede che in questo caso si possono esprimere solo i numeri che vanno da 0 a 3. Nel caso della funzione f2 la verifica consiste nell’imporre sull’ingresso d0 il valore f(0) = 1, e sull’ingresso d1 il valore f(1) = 0. I valori sulle uscite delle porte logiche nei due casi A = 0 e A = 1 si possono prevedere considerando che con A = 0 l’uscita della prima AND vale 0, quella della seconda vale f(0) = 1, quindi y = f(0) = 1; e con A = 1 la prima AND dà f(1) = 0, la seconda dà 0, quindi y = f(1) = 0. Il teorema fu a suo tempo enunciato dal matematico George Boole, che cercava un’analogia tra la scomposizione di funzioni logiche e lo sviluppo in serie di funzioni matematiche. Il suo significato è più ampio di quanto possa apparire in prima lettura. Esso si applica infatti a qualunque funzione booleana f(x, A) di più variabili (x sta per tutte le altre variabili) e in questo caso f(x, 1) e f(x, 0) sono le funzioni ottenute da f(x, A) considerando i casi in cui A è presa come costante con valore 1 oppure con valore 0. ESEMPIO Nella tabella F1.10 è definita la funzione f(A, B); accanto sono state riportate le funzioni f(0, B) e f(1, B) ottenute dalla tabella completa della funzione prendendo le righe – con A = costante; esse sono due funzioni di B, e in questo caso valgono rispettivamente B e B. 13 f(1,B) A B f(A,B) f(0,B) f(1,B) 0 0 1 1 – 0 1 0 0 – 1 0 0 – 0 1 1 1 – 1 A 4 5 1 6 74LS08 2 74LS04 1 2 Tabella F1.10 Funzioni parziali di una funzione f(A, B). 1 74LS04 B 3 4 A · f(1,B) f(0,B) 2 3 74LS32 f(A,B) 3 74LS08 A · f(0,B) ■ Applicando la forma a) del teorema di Shannon si ottiene pertanto: – – – f(A, B) = A · f(1, B) + A · f(0, B) = A · B + A · B La funzione si può dunque realizzare mediante il circuito logico di figura F1.21. Figura F1.21 Esempio 13. F1 • Algebra di Boole e circuiti logici Esercitazioni Esercizi di verifica Esercizio 1 Su mappa di Venn rappresentare A⋅B . Esercizio 2 Su mappa di Venn rappresentare A + B . Esercizio 3 Utilizzare uno dei due ingressi di una AND come abilitatore attivo a livello basso. Esercizio 4 Utilizzare uno dei tre ingressi di una OR come abilitatore. Costruire la tabella della verità sintetica del dispositivo e dire se in questo caso l’abilitatore è attivo (cioè lascia che gli altri segnali abbiano effetto) quando si trova al livello basso o al livello alto. Esercizio 5 Dei tre ingressi di una AND utilizzarne due come abilitatori, uno attivo a livello basso e uno attivo a livello alto. Produrre lo schema logico. Esercizio 6 Costruire la risposta di una AND quando ai due ingressi sono applicati i segnali di figura F1.22. Figura F1.22 Segnali d’ingresso per la AND dell’esercizio 6. A B Esercizio 7 Lo stesso segnale rettangolare viene inviato ai due ingressi di un circuito. Il primo va direttamente sull’ingresso A di una AND, l’altro porta al secondo ingresso, B, della medesima AND ma attraverso tre porte NOT in cascata. Costruire la risposta della AND. Esercizio 8 Il ritardo di propagazione del segnale attraverso un tipo di porte NOT vale 10 ns. Proporre un circuito che sfruttando l’alea statica fornisca impulsi positivi della durata di 50 ns; costruire la risposta y del circuito quando l’ingresso è un’onda quadra di periodo 200 ns (figura F1.23). Figura F1.23 Diagrammi per l’esercizio 8. A B y 0 371 50 100 200 250 s Modulo F • Circuiti logici combinatori 372 Esercitazioni Esercizio 9 Utilizzare tre AND dell’integrato 7408 per ottenere una AND con 4 ingressi. Esercizio 10 L’integrato 74LS09 contiene 4 AND open collector a due ingressi. Realizzare con esso una AND a 8 ingressi e dimensionare la resistenza di pull-up in modo che sia possibile pilotare due ingressi di TTL-LS. [Risultato: 666 ΩΩ < R < 1,97 kΩΩ ] Esercizio 11 Utilizzare le due NAND con 4 ingressi dell’integrato 7420 e le porte NOT che si ritengono necessarie per realizzare la decodifica dei codici binari di 11d e 14d. Esercizio 12 Utilizzare 3 integrati 7412, contenenti ciascuno 3 NAND con tre ingressi, per realizzare un decoder da 2 a 4 con abilitatore attivo a livello basso. Esercizio 13 Compilare la tabella e produrre lo schema funzionale di un decoder da 3 a 8. Esercizio 14 Realizzare una decodifica per numeri di 6 bit che riconosca il numero 47d. Esercizio 15 Proporre un circuito che segnala con 1 logico sulla sua unica uscita la presenza ai suoi ingressi di un 24 o di un 22. Esercizio 16 Un decoder con abilitatore deve riconoscere i codici dei numeri naturali da 0 a 31. Dire quante porte logiche sono necessarie e quanti ingressi deve avere ciascuna di esse. Proporre uno schema parziale del circuito logico con le ultime 4 decodifiche. Esercizio 17 Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello alto; scrivere le espressioni algebriche per ciascuna delle uscite. Esercizio 18 Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello basso; scrivere le espressioni algebriche per ciascuna delle uscite. Esercizio 19 Disegnare il circuito logico di un decoder da 3 a 8 con due abilitatori di cui uno attivo al livello basso. Esercizio 20 Scrivere le leggi del reticolo per l’insieme delle variabili binarie. 373 F1 • Algebra di Boole e circuiti logici – – Scrivere la duale dell’espressione A · B + 1 · (A · B + 0). Esercizio 22 – – Semplificare l’espressione AB · C + A · BC + ABC + AB · C. [Risultato: C + AB] Esercizio 23 Semplificare e dire quale regola si è applicata: – – a) A + BC ; b) A +AB; c) A + AB; d) A + AB. Esercizio 24 Semplificare – e dire quale– regola si è applicata: – a) AB + AB; b) AB + AB; c) AB + BC + 1; d) B + ABC. Esercizio 25 Semplificare e dire – quale regola si è– applicata: a) AB +–BCD + A–CD;– b) (A + B)(A – + B + C); – – c) (A + B + C) · C + A; d) A(B + C) + (B + C)D + AD. – – – – – [Risultato: a) AB + ACD; b) A + B C; c) A + C; d) AC + AD + AB] Esercizio 26 Dimostrare per perfetta induzione la proprietà distributiva del prodotto rispetto alla somma. Esercizio 27 Applicare il teorema di De Morgan alle seguenti espressioni ed eventualmente semplificare: a) A + B + C ; b) A ⋅ B + C ; c) AB + BC + AC ; d) ( A + B) ⋅ ( B + C ) ⋅ ( A + C ) . – – [Risultato: c) A + B + C; d) 1] Esercizio 28 Del circuito di figura F1.24: a) applicando il teorema di De Morgan, ricavare le espressioni algebriche semplificate delle funzioni y1, y2, y3; b) ricavare le loro tabelle della verità; c) dire sinteticamente quale funzione aritmetica svolge. – [Risultati: y1 = AB 8 – – 10 y2 = A · B + A ·–B y1 y3 = AB ] 9 A B 6 4 74LS02 5 11 12 3 1 2 Esercizio 29 Applicare il teorema di Shannon alla funzione di tabella F1.11 rispetto alla variabile A. 13 y2 y3 Figura F1.24 Circuito logico dell’esercizio 28. A B f(A,B) f(0,B) f(1,B) 0 0 0 0 1 1 1 0 1 1 1 0 Tabella F1.11 Funzione dell’esercizio 29. Esercitazioni Esercizio 21 Modulo F • Circuiti logici combinatori 374 Esercitazioni Esercizio 30 a) Applicare alla funzione di tabella F1.12 il teorema di Shannon rispetto alla variabile A. b) Ripetere l’esercizio applicandolo alla variabile B. A B C f() 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 f(0, B, C) f(1, B, C) f(A, 0, C) f(A, 1, C) Tabella F1.12 Esercizio 30. Test di verifica Quesiti a risposta aperta 1. Dire in che modo alle variabili binarie corrispondono sottoinsiemi nelle mappe di Venn. 2. Spiegare perché la rappresentazione di due variabili indipendenti su mappa di Venn deve prevedere che i due insiemi a esse corrispondenti abbiano una parte in comune. 3. Definire con una frase del tipo “se B vale 1 allora ….. ma se vale 0 allora .....” la relazione tra due variabili A e B nel caso in cui i due insiemi rappresentativi di A e B non abbiano punti in comune e non siano uno il complemento dell’altro. 4. Definire la relazione tra due variabili A e B nel caso che l’insieme rappresentativo di B sia contenuto in quello di A, ma non coincida con esso. 5. Il prodotto di due variabili A e B fa sempre 0. Rappresentare su mappa di Venn A e B, e spiegare perché questa condizione non basta per dire che A e B sono una il complemento dell’altra. 6. La somma di due variabili A e B fa sempre 1. Spiegare perché ciò non basta per affermare che esse sono una il complemento dell’altra. 7. Spiegare cosa può significare la relazione A > B nel caso di due variabili binarie. 8. Dire in che modo si possono utilizzare NAND e NOR per ottenere NOT. 9. Spiegare il concetto di alea statica. 10. Dire che cos’è in matematica un reticolo. 11. Enunciare le proprietà caratteristiche di un reticolo. 12. Spiegare il principio di dualità. 13. Scrivere le due espressioni della proprietà distributiva degli operatori AND e OR. 14. Verificare mediante tabella la proprietà distributiva della OR rispetto alla AND. 15. Mediante mappe di Venn verificare la proprietà distributiva della somma rispetto al prodotto. 16. Dimostrare la legge di adiacenza utilizzando la forma b). 17. Dimostrare il secondo teorema di assorbimento nella sua forma b). 18. Dimostrare il teorema del consenso nella sua forma b). 19. Dimostrare il teorema di De Morgan nella sua forma b). 20. Spiegare perché si può ottenere una AND da una NOR negandone gli ingressi. 21. Spiegare come si può ottenere una OR utilizzando solo porte NAND. 22. Spiegare il teorema di Shannon dello sviluppo di funzioni applicandolo al caso di una funzione di due variabili. F1 • Algebra di Boole e circuiti logici 375 Scegliere la risposta corretta tra quelle proposte. 1. Su una mappa di Venn due variabili binarie indipendenti A e B sono rappresentate da: a due insiemi del tutto separati. b due insiemi A e B di cui uno contiene l’altro. c due insiemi con qualche punto comune più piccoli dell’insieme universo. d due insiemi con tanti punti in comune e tali da riempire, insieme, tutto l’insieme universo. 2. Su una mappa di Venn due insiemi che corrispondono alla variabile A e alla sua negazione: a non hanno punti in comune e la loro unione non copre l’insieme universo. b condividono solo i punti di confine e la loro intersezione è un insieme praticamente vuoto. c uniti fanno l’insieme universo ma singolarmente danno l’insieme vuoto. d uniti coprono l’insieme universo mentre la loro intersezione è un insieme vuoto. 3. Su una mappa di Venn il massimo limite inferiore di due insiemi A e B che non hanno punti in comune: a è l’insieme vuoto. b è l’insieme universo meno A e B. c è l’unione di A e B. d è l’insieme universo. 4. Il minimo limite superiore di due insiemi A e B con B che contiene A: a è A. b è B. c è l’insieme intersezione di A e B. d è l’insieme vuoto. 5. Le mappe di Venn sono utili per: a dimostrare la proprietà distributiva dell’unione e dell’intersezione. b la dimostrazione di semplici proprietà degli operatori aritmetici. c dimostrare che i sottoinsiemi di I rappresentano le variabili binarie. d dimostrare alcune semplici proprietà degli operatori · e + nell’insieme delle variabili binarie. 6. Gli operatori AND e OR: a rappresentano il massimo limite inferiore e il minimo limite superiore di due variabili binarie. b sono operatori universali. c possiedono tutte le proprietà del reticolo e la proprietà distributiva. d sono sufficienti a comporre ogni tipo di frase fatta con proposizioni semplici. 7. LÕalgebra di Boole: a è un insieme di regole che valgono per le operazioni AND e OR. b è un insieme complementato e distributivo. c si basa sulle operazioni binarie. d è un reticolo complementato e distributivo. Esercitazioni Quesiti a scelta multipla Modulo F • Circuiti logici combinatori Esercitazioni 376 8. La legge dei complementi afferma che: a A e NOT (A) sono una il complemento dell’altra. – b A+A = 0. – c A + 0 = 1. – – d A+A = 1 e A · A = 0. 9. La legge di annullamento dice che: a A · I = 0 e A + I = 1. b A · 1 = A e A · 0 = 0. c A + 1 = 1 e A · 0 = 0. d A + 0 = A e A · 1 = A. 10. La proprietà di assorbimento dice che: a B · (A + B) = B e B + A · B = B. – b A · (A + B) = A e A + A · B = A. – – c AB + AB = A e (A + B) · (A + B ) = A. d A · AB = AB e A + (A + B) = A + B. 11. È corretto dire che sono duali una dell’altra: a la OR e la NOR. b la funzione NOR e la NAND. c la AND e la NOR. d la AND e la NOR con ingressi negati. 12. Il concetto di abilitazione discende: a dalle leggi di assorbimento e di idempotenza. b dalle proprietà della AND e della OR. c dalla proprietà associativa. d dalle leggi di identità e di annullamento. 13. Il teorema di De Morgan afferma che: – – – – –– a A · B = A+ B e A + B = AB. b A+ B = A⋅B – – c A⋅B = A +B – – d A+B =A ·B e e e AB = A + B . – – –– A + B = AB. – – A · B = A + B. 14. Per il teorema di scomposizione funzionale: – a f(A, B) = B · f(0, B) + B · f(1, B). – b f(A, B) = A · f(0, B) + B · f(1, B). – c f(A, B) = (A + f(1, B)) · (A + f(0, B)). – d f(A, B) = A + f(1, B) + A + f(0, B). F2 Sviluppo e realizzazione di funzioni booleane Una funzione booleana è definita dalla sua tabella della verità o, ciò che è lo stesso, dai suoi uno, oppure dai suoi zero; ciascuno dei suoi uno si manifesta al verificarsi di una particolare combinazione di valori delle variabili di ingresso; la funzione cioè vale 1 se una o l’altra di queste combinazioni si realizzano, altrimenti vale zero. Perciò, data una funzione booleana, deve essere possibile scrivere un’espressione algebrica fatta di OR, AND e NOT delle variabili che rispecchia la tabella della funzione. La traduzione in circuito logico di questa espressione è poi cosa relativamente semplice. F2.1 Tutte le funzioni di n variabili Funzioni di 2 variabili Ogni funzione di due variabili ha una tabella della verità di quattro righe oltre all’intestazione; una riga per ciascuna combinazione di valori delle sue variabili. Se si guarda alla colonna che definisce la funzione come a un numero di quattro bit con le cifre più significative più in alto, si comprende che a ogni funzione si può associare un numero di quattro bit. Le funzioni di due variabili che si possono definire sono perciò in tutto 16 e si possono indicare con f0.. fF. Esse sono tutte riportate in tabella F2.1. La tabella riporta anche il nome o l’espressione algebrica di ciascuna funzione. Tabella F2.1 Tutte le funzioni di due variabili. A B f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 fA fB fC fD fE fF 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 – AB 1 0 – AB 1 0 1 0 1 0 – B 1 0 – A 0 AND A B XOR OR NOR XNOR – A+B 1 0 – A + B NAND 1 1 Operatori XOR e XNOR In particolare si notino la funzione f6, la XOR, acronimo di eXclusive OR, cioè una OR salvo il fatto che non vale 1 se i due ingressi coincidono, e perciò detta anche anticoincidenza, e la funzione f9, la XNOR, eXclusive NOR, che è esattamente una XOR negata, ed è come una NOR salvo il fatto che vale 1 anche se entrambi gli ingressi valgono 1. Anche la XOR e la XNOR si possono considerare come operatori e in tal caso si rappresentano con i simboli + e · , così si può scrivere y = XOR(A, B) = A + B e y– = XNOR (A, B) = A · B. Poiché queste funzioni sono utilizzate abbastanza di frequente, a ciascuna di esse è stato assegnato un simbolo grafico; sono disponibili circuiti integrati che le realizzano. La figura F2.1 riporta le tabelle della verità e i simboli grafici della XOR e della XNOR. 377 Modulo F • Circuiti logici combinatori 378 Figura F2.1 Tabella e simboli di XOR e XNOR. A B C XOR A B C XNOR A B A+B A ·B 0 0 0 1 0 1 1 0 1 0 1 0 0 1 1 1 XOR XNOR Si può ora riconoscere che le tabelle della verità della funzione y2 dell’esempio 12 e della funzione f(A, B) dell’esempio 14 nel precedente capitolo sono esattamente quella della XOR e quella della XNOR, dunque per queste due funzioni valgono le espressioni algebriche allora ricavate: Ð Ð XOR(A, B) = A + B = AB + A B [F2.1] Ð Ð [F2.2] XNOR(A, B) = A · B = A á B + A á B XOR e XNOR come negatori o ripetitori Una delle applicazioni della XOR consiste nell’utilizzare un suo ingresso per decidere se negare o no il segnale che arriva sull’altro. Si nota infatti dalla tabella della verità che, Ð preso A come controllore, se A = 0 l’uscita è uguale a B; se invece Ð A = 1 l’uscita vale B. Analogo discorso vale per la XNOR, ma qui è A = 0 che impone B in uscita. Proprietà associativa della XOR Queste ultime osservazioni si possono applicare alla XOR di A con (B + C): se A = 0 → A + (B + C) = B + C, e se A = 1 → A + (B + C) = B · C Tabella F2.2 XOR di 3 variabili. A B C A + (B + C ) 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Si ricava così la tabella F2.2. Si applichino ora le espressioni [F2.1] e [F2.2] alla XOR di A + B con C si ottiene: ÐÐÐÐ Ð (A + B) + C = (A + B) · C + (A + B) · C = Ð Ð Ð Ð Ð = (A · B + A · B) · C + (AB + AB) · C ÐÐ Ð Ð ÐÐ Da cui: (A + B) + C = ABC + ABC + ABC + ABC Si può verificare che gli 1 di questa funzione sono esattamente quelli di tabella F2.2, dunque A + (B + C) = (A + B) + C [F2.3] Si dimostra così che per la XOR vale la proprietà associativa. Si può verificare che valgono anche la proprietà commutativa e la proprietà distributiva del prodotto logico rispetto alla XOR. Si noti inoltre che A + (B + C) vale 1 solo se la combinazione di valori ABC ha un numero dispari di uno. Gli integrati 74XX86 e 4077, di cui si riportano gli schemi funzionali in figura F2.2, sono rispettivamente un quadruplo XOR e un quadruplo XNOR. Funzioni di n variabili Una funzione di n variabili è definita da una tabella di 2n righe oltre all’intestazione, tante quante le possibili combinazioni di valori delle variabili. Se n = 3 le righe sono 8, dunque la colonna che definisce la funzione ha 8 bit, e le funzioni che è possibile definire sono in tutto 256. Con n = 4 si possono definire 216 = 65536 funzioni, con n = 5 se ne possono definire 232 = 4.294.967.296. La regola di calcolo è 2^(2n), cioè 2 elevato a 2n. 379 F2 • Sviluppo e realizzazione di funzioni booleane 14 13 12 11 10 9 Figura F2.2 Integrati con porte XOR e con porte XNOR. 8 VCC 74LS86 Quad XOR GND 1 2 3 4 5 6 7 14 13 12 11 10 9 8 Vdd Quad XNOR 4077 Vss 1 2 3 4 5 6 7 Poiché ogni funzione è definita dalla sua tabella della verità, se si stabilisce in che ordine si dispongono le colonne con i valori delle variabili è possibile identificare in modo univoco ogni funzione con un numero, nello stesso modo in cui lo si è fatto in tabella F2.1. Per esempio la colonna che definisce la funzione f7B di tre variabili ABC contiene dall’alto verso il basso la sequenza 0111.1011. F2.2 Applicazione del teorema di Shannon allo sviluppo di funzioni di n variabili Si consideri una funzione booleana di due variabili f(A,B) e si applichi la forma a) del teorema di Shannon, espressione F1.18 a, prima rispetto alla variabile A, poi lo si applichi alle due sotto-funzioni f(0, B) e f(1, B), e infine si calcoli l’espressione algebrica complessiva per la funzione data: f ( A, B) = A ⋅ f (1, B) + A ⋅ f (0, B); f (1, B) = B ⋅ f (1, 1) + B ⋅ f (1, 0 ); f (0, B) = B ⋅ f (0, 1) + B ⋅ f (0, 0 ); f ( A, B) = A ⋅ ( B ⋅ f (1, 1) + B ⋅ f (1, 0 ) ) + A ⋅ ( B ⋅ f (0, 1) + B ⋅ f (0, 0 ) ); f ( A, B) = AB ⋅ f (1, 1) + AB ⋅ f (1, 0 ) + AB ⋅ f (0, 1) + A ⋅ B ⋅ f (0, 0 ) [F2.4] Anche questo risultato sembrerebbe scontato: dopo tutto l’espressione trovata significa che se la coppia AB vale 11, allora la funzione vale f(1,1); oppure, se AB vale 10, la funzione vale f(1,0) ecc. La figura F2.3 mostra il circuito logico corrispondente all’espressione [F2.4]. Gli ingressi A e B funzionano come abilitatori delle porte AND da essi controllati e, a seconda della combinazione di valori da essi assunti, abilitano uno degli ingressi d3, d2, d1 e d0 su ciascuno dei quali è imposto il valore che la funzione f(A, B) deve assumere in corrispondenza alla combinazione di A e B che lo abilita: AB fa passare f(1,1) se in in– gresso c’è il codice 11, AB fa passare f(1,0) se in ingresso c’è 10 e così di seguito. Modulo F • Circuiti logici combinatori 380 Figura F2.3 Applicazione del teorema di Shannon alla realizzazione di funzione di due variabili. A B d3 = f(1,1) AB á f(1,1) d2 = f(1,0) AB á f(1,0) f(A,B) d1 = f(0,1) AB á f(0,1) d0 = f(0,0) AB á f(0,0) L’espressione F2.4 tuttavia dà informazioni importanti per lo sviluppo di qualunque altra funzione di n variabili. 1) L’espressione di f(A,B) è la somma logica di tanti termini quante le possibili combinazioni delle variabili, ciascuno dei quali è il prodotto del valore della funzione per una – AND di decodifica di quella combinazione (AB decodifica il codice 11, AB decodifica 10, e così via). 2) Questo discorso si applica a funzioni booleane di qualsiasi numero di variabili, per esempio una funzione di tre variabili f(A,B,C) vale f(1,1,1) se è ABC = 111, e vale f(1,1,0) se è ABC = 110, ... . 3) Nella forma a) di Shannon lo sviluppo completo di una funzione di n variabili conterrà la somma di tutti i 2n prodotti costituiti ciacuno dal valore della funzione assunto per una combinazione di valori delle variabili per il prodotto di decodifica di quella combinazione. 4) Applicando il principio di dualità alla [F2.4] si ottiene direttamente l’espressione dello sviluppo completo di una funzione di due variabili nel caso si applichi la forma b) del teorema di Shannon: f ( A, B) = ( A + B + f (0, 0 )) ⋅ ( A + B + f (0, 1)) ⋅ ( A + B + f (1, 0))) ⋅ ( A + B + f (1, 1)) [F2.5] Dunque nella forma b) lo sviluppo completo di una funzione di n variabili conterrà il prodotto di 2n somme logiche costituite ciascuna dal valore assunto dalla funzione per ciascuna delle combinazioni di valori delle variabili più la OR di decodifica di quelle combinazioni. ESEMPIO A B f(A, B) 0 0 1 0 1 0 1 0 1 1 1 1 Tabella F2.3 Esempio 1. 1 Applicando il teorema della scomposizione funzionale si progetti il circuito logico che realizza la funzione di tabella F2.3 ■ Lo schema di figura F2.3 viene applicato imponendo ordinatamente in entrata sul terzo ingresso delle AND i valori della tabella che definisce la funzione. La figura F2.4 propone il circuito logico richiesto. Per realizzare la funzione OR si è applicato il teorema di De Morgan, ciò consente di utilizzare porte NAND e un minor numero di integrati. Poiché l’integrato 7410 contiene solo 3 porte NAND, si è utilizzata la seconda NAND dell’integrato 7420 fissandone a livello alto il suo quarto ingresso, pin #5, non utilizzato. Si noti la corrispondenza tra la sequenza di valori imposti in ingresso e quelli della colonna f(A,B) della tabella. Si noti inoltre che in questo caso la NAND che riceve in ingresso il valore 0 è in realtà inutile, essa infatti dà in uscita un 1 fisso, quindi per realizzare il circuito sono sufficienti quattro NAND da tre ingressi. 381 F2 • Sviluppo e realizzazione di funzioni booleane A Figura F2.4 Realizzazione del circuito dell’esempio 1. B R1 1K 1 U2A 12 2 13 74LS10 1 2 1 74LS04 1 9 8 U1D 0 3 U2B 6 4 5 74LS10 9 10 11 U2C 8 9 U3B 10 8 12 13 74LS20 74LS10 1 U3A 2 6 4 5 74LS20 1 GND Generalizzando si può fin da ora osservare che l’applicazione dello sviluppo funzionale implica l’eliminazione di tutti i prodotti che hanno come coefficiente un valore 0 della funzione. È possibile dimostrare che il teorema di Shannon vale in generale anche quando le variabili sono n. Per una funzione booleana di tre variabili si può direttamente scrivere: f ( A, B, C ) = ABC ⋅ f (1, 1, 1) + ABC ⋅ f (1, 1, 0 ) + ABC ⋅ f (1, 0, 1) + A B C ⋅ f (1, 0, 0 ) + + ABC ⋅ f (0, 1, 1) + ABC ⋅ f (0, 1, 0 ) + A BC ⋅ f (0, 0, 1) + A BC ⋅ f (0, 0, 0 ) [F2.6] Cioè se ABC = 111 la funzione vale f(1,1,1), ..., se ABC = 011 è f(A,B,C)) = = f(0,1,1), ..., se ABC = 000 è f(A,B,C)) = f(0,0,0). Si tratta della somma di otto prodotti ciascuno dei quali contiene come coefficiente il valore della funzione assunto per una particolare combinazione di ingresso e la corrispondente AND che riconosce (decodifica) quella combinazione. Vi sono incluse tutte le possibili combinazioni d’ingresso. La forma duale di questa espressione è: f ( A, B, C ) = ( A + B + C + f (0, 0, 0 )) ⋅ ( A + B + C + f (0, 0, 1)) ⋅ ( A + B + C + f (0, 1, 0 )) ⋅ ⋅ ( A + B + C + f (0, 1, 1)) ⋅ ( A + B + C + f (1, 0, 0 )) ⋅ ( A + B + C + f (1, 0, 1)) ⋅ ⋅ ( A + B + C + f (1, 1, 0 )) ⋅ ( A + B + C + f (1, 1, 1)) [F2.7] Si tratta di una AND di OR. Per ciascuna combinazione di valori delle variabili c’è una OR che – lascia passare solo il corrispondente valore assunto dalla funzione; per esempio A + B + C abilita il passaggio di f(1,0,0). f(A,B) Modulo F • Circuiti logici combinatori 382 F2.3 Il multiplexer (MUX) o selettore di linee di dato Un multiplexer (brevemente: MUX) possiede n ingressi di selezione, 2n ingressi di dato e un’uscita. La combinazione di valori sugli ingressi di selezione decide quale degli ingressi di dato va in uscita. Nel circuito di figura F2.3 gli ingressi di selezione A e B decidono, scelgono, quale dei dati posti sugli ingressi d3, d2, d1, d0 deve passare all’uscita; esso è un “1 of 4 line data selector”. Il circuito di figura F1.20 è un “1 of 2 line data selector”; in esso il selettore A sceglie quale delle due linee d1, d0 va in uscita. Questi due esempi suggeriscono che un multiplexer con un adeguato numero di ingressi sia utilizzabile per realizzare qualunque funzione booleana. I multiplexer integrati possiedono anche un abilitatore generale che abilita la loro funzione o impone un livello fisso in uscita. Gli abilitatori conferiscono modularità: essi consentono di collegare più dispositivi simili per ottenerne uno con un maggior numero di ingressi o di uscite. La figura F2.5 mostra lo schema logico di un mux da 4 linee a una con abilitatore attivo al livello basso. Qui i selettori sono più propriamente indicati con S1 e S0. E S1 S0 Figura F2.5 MUX da 4 linee a 1 con abilitatore. D3 D2 y D1 D0 E S1 S0 Quando l’abilitatore vale 1 l’uscita y resta bloccata a 0 indipendentemente dagli altri ingressi. L’espressione algebrica per la funzione y è: y 1 x x 0 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 y = E (S1 S0 ⋅ D3 + S1 S 0 ⋅ D2 + S1 S0 ⋅ D1 + S1 S 0 ⋅ D0 ) Tabella F2.4 MUX 1 of 4. D7 D6 D5 D4 D3 D2 D1 D0 Y E S 2 S1 S 0 Figura F2.6 MUX 1 of 8. [F2.8] Applicando il teorema di De Morgan il circuito di un multiplexer si può realizzare anche utilizzando solo porte NAND analogamente a quanto fatto in figura F2.4. La tabella della verità di un dispositivo come questo, con sette ingressi, prevede 27 righe, ma è possibile sintetizzarla efficacemente con le sole 5 righe della tabella F2.4. La funzione di un multiplexer è sinteticamente indicata dalla sigla MUX e dal numero di ingressi di dato. Così “1 of 8 mux” indica che il multiplexer sceglie tra 8 linee di dato, e perciò deve avere tre selettori. Quando non interessa conoscere in dettaglio lo schema logico del dispositivo e si vuole rappresentarne solo la funzione è sufficiente uno schema come quello di figura F2.6; in esso si riconosce un mux 1 of 8 con abilitatore – attivo al livello basso. Si noti che, per coerenza di rappresentazione, l’indicazione E è stata posta prima del segno di negazione; se la si fosse posta dopo il negatore, cioè all’interno del rettangolo, la si sarebbe indicata con E. Oltre che nella realizzazione di funzioni booleane i multiplexer si applicano alla utilizzazione di una linea di comunicazione da parte di più dispositivi. In questo caso si collega l’uscita di ciascun dispositivo su un diverso ingresso di dato del multiplexer e si usano gli ingressi di selezione per far passare l’uno o l’altro dei segnali sugli ingressi di dato. 383 F2 • Sviluppo e realizzazione di funzioni booleane Scrivere l’espressione algebrica della funzione d’uscita del multiplexer 1 of 8. ESEMPIO 2 ESEMPIO 3 ESEMPIO 4 ■ Il circuito logico di questo dispositivo è simile a quello di figura F2.5 ma ora gli ingressi di selezione sono tre e controllano 8 linee abilitandone una sola per volta. La linea D7 è abilitata se S2S1S0 = 111, la D6 se S2S1S0 = 110 …; la D0. se S2S1S0 = 000. A ciascuna di queste condizioni corrisponde una AND abilitata dalla combinazione S2S1S0 uguale al–numero della linea controllata. – Ad esempio la AND che controlla D4 deve essere abilitata da S2S1 S0. In conclusione l’espressione [F2.8] viene estesa come segue al caso di tre selettori: y = E (S2 S1S0 ⋅ D7 + S2 S1 S 0⋅ D6 + S2 S 1S0 ⋅ D5 + S2 S 1 S 0⋅ D4 + + S 2 S1S0 ⋅ D3 + S 2 S1 S 0⋅ D2 + S 2 S 1S0 ⋅ D1 + S 2 S 1 S 0⋅ D0 ) Applicazione dei multiplexer alla realizzazione di funzioni booleane Il teorema di Shannon della scomposizione di funzioni nella forma (a) porta a espressioni equivalenti a quelle dell’uscita di un MUX. Per rendersene conto è sufficiente sostituire con i selettori le variabili cui si è applicato il teorema e le sotto-funzioni con gli ingressi di dato del multiplexer. Dunque un mux è utilizzabile per realizzare funzioni booleane. Se il numero di selettori è uguale a quello delle variabili della funzione, gli ingressi di dato del MUX che la realizza corrispondono esattamente ai valori assunti dalla funzione per ciascuna combinazione di valori delle sue variabili. Più in generale si sviluppa la funzione assegnata rispetto a tante variabili quanti sono gli ingressi di selezione del MUX che si vuole utilizzare, e sugli ingressi di dato si applicano le uscite di blocchi che realizzano le sotto-funzioni delle variabili rimanenti. Verificare la corrispondenza tra le espressioni dello sviluppo funzionale di una funzione f(A, B) applicata alla sola variabile A e della funzione d’uscita di un MUX 1 of 2. ■ A parte l’abilitatore del MUX, che va posto sul livello che lo rende attivo, si hanno le espressioni: f ( A, B) = A ⋅ f (1, B) + A ⋅ f (0, B) e y = S0 ⋅ D1 + S 0 ⋅ D0 Se si impone S0 = A; f(1, B) = D1 e f(0, B) = D0. le due espressioni coincidono. Si utilizzi un mux 1 of 8 per realizzare la funzione y(C, B, A) di tabella F2.5. ■ Il numero di selettori del mux da utilizzare è uguale a quello delle variabili della funzione. Su ciascun ingresso di dato del mux va posto il valore che la funzione assume per la combinazione di valori d’entrata che seleziona quel dato. La figura F2.7 mostra lo schema logico funzionale del circuito richiesto. C B A y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 Tabella F2.5 Funzione y( ) dell’esempio 4. +VCC R1 0 0 0 0 1 1 1 D7 D6 D5 D4 D3 D2 D1 D0 Y y(C,B,A) E FIgura F2.7 Realizzazione della funzione esempio 4. C B A Modulo F • Circuiti logici combinatori 384 La colonna con i valori imposti sugli ingressi di dato è quella di tabella riportata partendo dal basso, poiché sullo schema il dato D7 = f(1,1,1) sta in cima mentre nella tabella è l’ultimo. Fissato l’abilitatore, sul livello basso per l’uscita y vale la relazione: y = CBA ⋅ D7 + CBA ⋅ D6 + C BA ⋅ D5 + C B A ⋅ D4 + CBA ⋅ D3 + CBA ⋅ D2 + C BA ⋅ D1 + C B A D0 ESEMPIO Si utilizzi un MUX 1 of 2 per realizzare la funzione di tabella F2.6. 5 ■ Il mux ha un solo selettore; si sceglie la variabile C come selettore e si applica lo sviluppo funzionale: – f(C, B, A) = C · f(1, B, A) + C · f(0, B, A) y = S0 · D1+ S 0 · D0; S0 = C Le due sotto-funzioni sono definite dalle due metà della tabella della funzione e sono state riportate nelle due ultime colonne di tabella F2.6; in esse si riconoscono: – f(0, B, A) = B XNOR A e f(1, B, A) = B + A, dunque: f(C, B, A) = C · (B + A) + C · ( B · A) Il circuito richiesto è riportato in figura F2.8. Tabella F2.6 Funzioni dellÕesempio 5. C B A f() f(0, B, A) f (1, B, A) 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 C B A E E S0 D1 D0 f(C,B,A) Figura F2.8 Realizzazione della funzione di tabella F2.6. F2.4 Forme canoniche Nella forma a) lo sviluppo completo di una funzione di n variabili conterrà la somma di 2n prodotti costituiti dai valori assunti dalla funzione in ciascuna delle combinazioni di valori delle variabili per i prodotti di decodifica di quelle combinazioni. Di tutti questi prodotti restano nella somma solo quelli i cui coefficienti sono non nulli, corrispondenti cioè alle combinazioni di valori per le quali la funzione vale 1. Nella forma b) lo sviluppo completo di una funzione di n variabili conterrà il prodotto di 2n somme logiche costituite dal valore assunto dalla funzione per ciascuna delle combinazioni di valori delle variabili più la OR di decodifica di quelle combinazioni. Di tutti questi fattori restano solo quelli il cui valore non è 1, cioè quelle somme di variabili corrispondenti alle combinazioni di valori per le quali la funzione vale 0. Costituenti o minterm Un costituente o minterm di n variabili è un prodotto in cui compaiono tutte le n variabili, ciascuna una sola volta, nella forma naturale oppure negata. Costituente, minterm o decodifica sono sinonimi. Se le variabili sono n si tratta di AND con n ingressi; le loro tabelle della verità hanno in uscita un solo 1 corrispondente a un determinato codice binario di ingresso. Si ha un minterm mk per ciascun numero binario k che costituisce una combinazione di valori delle variabili. Se per esempio le variabili, nell’ordine in cui sono inserite nella tabella della verità di una funzione, sono B2, B1, e B0, i minterm sono: F2 • Sviluppo e realizzazione di funzioni booleane 385 m0 = B 2 B 1 B 0, m1 = B 2 B 1 B0 , m2 = B 2 B1 B 0, m3 = B 2 B1 B0 , m4 = B2 B 1 B 0, m5 = B2 B 1 B0 , m6 = B2 B1 B 0, m7 = B2 B1 B0 Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combinazione il prodotto di tutte le variabili e ponendo il negatore su quelle che valgono 0. Scrivere tutti i minterm di quattro variabili D, C, B, A. ESEMPIO 6 ESEMPIO 7 ■ Si scrivono ordinatamente le combinazioni di valori per le variabili e, accanto, i corrispondenti minterm: DCBA = 0000 → m0 = D ⋅ C ⋅ B ⋅ A; DCBA = 0001 → m1 = D ⋅ C ⋅ B ⋅ A; DCBA = 0010 → m2 = D ⋅ C ⋅ B ⋅ A; DCBA = 0011 → m3 = D ⋅ C ⋅ B ⋅ A; DCBA = 0100 → m4 = D ⋅ C ⋅ B ⋅ A; DCBA = 0101 → m5 = D ⋅ C ⋅ B ⋅ A; DCBA = 0110 → m6 = D ⋅ C ⋅ B ⋅ A; DCBA = 0111 → m7 = D ⋅ C ⋅ B ⋅ A; DCBA = 1000 → m8 = D ⋅ C ⋅ B ⋅ A; DCBA = 1001 → m9 = D ⋅ C ⋅ B ⋅ A; DCBA = 1010 → m10 = D ⋅ C ⋅ B ⋅ A; DCBA = 1011 → m11 = D ⋅ C ⋅ B ⋅ A; DCBA = 1100 → m12 = D ⋅ C ⋅ B ⋅ A; DCBA = 1101 → m13 = D ⋅ C ⋅ B ⋅ A; DCBA = 1110 → m14 = D ⋅ C ⋅ B ⋅ A; DCBA = 1111 → m15 = D ⋅ C ⋅ B ⋅ A; Proprietà dei costituenti 1. Il prodotto di due costituenti diversi fa 0. Ciascuno di essi, infatti, contiene il prodotto di tutte le variabili e, poiché sono uno diverso dall’altro, deve contenere almeno una variabile che in uno è naturale e nell’altro negata, dunque per la legge dei complementi il loro prodotto fa 0. 2. La somma di tutti i costituenti fa 1. Infatti in una somma siffatta, qualunque sia la combinazione di valori imposta alle variabili, ci sarà sempre un minterm che vale 1. Costituenti o minterm di una funzione I costituenti corrispondenti agli 1 della funzione sono appunto i costituenti della funzione. Nella forma a) dello sviluppo funzionale di Shannon applicato su tutte le variabili, cancellati i prodotti con coefficiente 0, restano solo questi costituenti. Prima forma canonica La somma di tutti i costituenti di una funzione è detta prima forma canonica. Essa deriva dall’applicazione del teorema dello sviluppo funzionale nella forma a). Nella tabella F2.7 accanto ai valori 1 della colonna f(A, B) sono stati inseriti i costituenti della funzione. La prima forma canonica per questa funzione è la OR dei suoi minterm: f ( A, B) = A ⋅ B + AB + AB ■ Si noti che la funzione qui proposta è quella dell’esempio 1, la cui soluzione prevedeva un multiplexer con 4 AND. D’altra parte si era già notato che in quel circuito la AND con l’entrata f(0,1) era non necessaria dato che la sua uscita restava fissa sul livello 0. Conviene ora anche osservare che, in questo esempio, sull’espressione ottenuta è possibile applicare la proprietà di idempotenza e il teorema dell’adiacenza ottenendo una notevole semplificazione: f ( A, B) = A ⋅ B + AB + AB = ( A ⋅ B + AB) + ( AB + AB) = B + A A B f(A, B) y A ⋅B 0 0 1 0 1 0 1 0 1 – AB 1 1 1 AB Tabella F2.7 Una funzione e i suoi mintern. Modulo F • Circuiti logici combinatori 386 Ciò significa, più in generale, che la forma canonica è solo il primo passo verso il calcolo dell’espressione più semplice ed economica per la funzione da realizzare. ESEMPIO 8 Si scriva la prima forma canonica per la funzione y di tabella F2.8. C B A y 0 0 0 0 0 0 1 1 C ⋅B ⋅A 0 1 0 1 C ⋅B ⋅A 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 ■ Accanto agli 1 della funzione data si scrivono i minterm corrispondenti alle combinazioni di valori delle variabili come descritto nell’esempio precedente. Infine si scrive la somma logica dei minterm della funzione. y = C ⋅B⋅A + C ⋅B⋅A + C ⋅B⋅A + C ⋅ B⋅ A C ⋅B ⋅A C á B áA Tabella F2.8 Tabella dellÕesempio 8. Assegnazione di una funzione mediante elenco dei suoi minterm Ogni funzione booleana è definita dalla sua tabella della verità, ma è anche sufficiente dire quali sono i suoi uno, o ciò che è lo stesso, i suoi minterm. Per definirla è dunque sufficiente elencare i minterm della funzione o ancor meglio dire che essa è la somma logica dei suoi minterm scrivendo: f(A, B, ...) = ∑(mi , mj , mk ,..., mz ) [F2.9] dove ∑ sta per somma logica ed mW sono i minterm della funzione. ESEMPIO – – f(A, B) = ∑(m0, m3) ha i minterm m0 = A · B e m3 = A · B; la colonna che la definisce contiene, dall’alto verso il basso, la sequenza di valori 1001; si tratta dunque della funzione f9(A, B), cioè della XNOR di A e B. 9 Applicazione dei decoder alla realizzazione di funzioni booleane Un decoder di numeri binari di n bit contiene in genere tutte le 2n decodifiche dei codici in entrata, ma queste altro non sono che i 2n minterm di n variabili binarie; perciò se si ha un decoder con n bit d’ingresso e si deve realizzare una funzione booleana di n variabili, tutto ciò che resta da fare è di utilizzare le decodifiche corrispondenti ai costituenti della funzione e metterle in OR. ESEMPIO 10 Si utilizzi un decoder da 2 ingressi a 4 uscite per realizzare la funzione f(A, B) = ∑(m0, m3). GND A B Figura F2.9 Realizzazione mediante decoder della funzione f(A, B) = ∑(m0, m3). ■ Gli ingressi di codice sono utilizzati come variabili A e B (figura F2.9); si mettono in OR le uscite y3 e y0 che ora sono i minterm della funzione; il decoder viene abilitato. y3 E B1 B0 AáB y2 f9(A,B) y1 y0 AáB 387 F2 • Sviluppo e realizzazione di funzioni booleane Si realizzi mediante decoder la funzione di tabella F2.8. ESEMPIO 11 ■ La funzione espressa come somma dei suoi minterm è f(C, B, A) = ∑(m1, m2, m5, m7); essa ha tre ingressi, quindi serve un decoder da tre ingressi a 8 uscite. L’integrato 74LS38 ha queste caratteristiche. Come ingressi C, B, e A della funzione si useranno gli ingressi S2, S1 e S0 del decoder. Le uscite di decodifica y1, y2, y5 e y7 realizzate con porte NAND, attive al livello basso, forniscono i minterm negati della funzione. La OR dei minterm si ottiene applicando il teorema di De Morgan mediante un’altra NAND. Il circuito è quello di figura F2.10. +VCC R1 1k Figura F2.10 Realizzazione della funzione dell’esempio 11. GND 5 4 6 C B A 3 2 1 G2B G2A G1 S2 S1 S0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 7 9 10 11 12 13 1 2 4 5 6 y(C,B,A) 14 15 Maxterm Un maxterm di n variabili è una somma logica in cui compaiono tutte le n variabili, ciascuna una sola volta, nella forma naturale oppure negata. Si tratta perciò di una OR con n ingressi la cui tabella della verità ha in uscita un solo 0. A ciascun numero binario k che costituisce una combinazione di valori delle variabili corrisponde un maxterm Mk. Se ad esempio, nell’ordine in cui sono inserite nella tabella della verità di una funzione, le variabili sono B2, B1 e B0, i maxterm sono M 7 = B 2 + B 1 + B 0, M 6 = B 2 + B 1 + B0 , M 5 = B 2 + B1 + B 0 , M 4 = B 2 + B1 + B0 , M 3 = B2 + B 1 + B 0, M 2 = B2 + B1 + B 0, M 1 = B2 + B1 + B 0, M 0 = B2 + B1 + B 0 Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combinazione la somma di tutte le variabili e ponendo il negatore su quelle che valgono 1. Proprietà dei maxterm 1. La somma di due maxterm diversi fa 1. Ciascuno di essi infatti contiene la somma di tutte le variabili e, poiché sono uno diverso dall’altro, devono contenere almeno una variabile che in uno è naturale e nell’altro negata, dunque per la legge dei complementi la loro somma fa 1. 2. Il prodotto di tutti i costituenti fa 0. Infatti in un prodotto siffatto, qualunque sia la combinazione di valori imposta alle variabili, ci sarà sempre un maxterm che vale 0. Maxterm di una funzione I maxterm di una funzione data sono quei maxterm corrispondenti agli 0 della funzione. Se dalla forma b) dello sviluppo funzionale di Shannon si cancellano i maxterm con termine costante 1 rimane solo il prodotto dei maxterm della funzione. Seconda forma canonica Il prodotto di tutti i maxterm di una funzione è detto seconda forma canonica. Come visto, essa deriva dall’applicazione del teorema dello sviluppo funzionale nella forma b). Modulo F • Circuiti logici combinatori 388 ESEMPIO 12 Si scriva la seconda forma canonica per la funzione di tabella F2.9. ■ La tabella F2.9 propone la stessa funzione dell’esempio 8. Ora però nella colonna più a destra sono indicati i maxterm della funzione. Si può dunque scrivere: – – – – – y = (C + B + A) · (C + B + A) · (C + B + A) · (C + B + A) Il corrispondente circuito logico è rappresentato in figura F2.11. Figura F2.11 Circuito della funzione di tabella F2.9 ottenuto dalla seconda forma canonica. C+B+A C+B+A C B A y(C,B,A) C+B+A C+B+A Tabella F2.9 Funzione dell’esempio 12. ESEMPIO 13 C B A y 0 0 0 0 C+B+A 0 0 1 1 0 1 0 1 0 1 1 0 C +B+A 1 0 0 0 C +B+A 1 0 1 1 1 1 0 0 C +B+A 1 1 1 1 Si scriva la seconda forma canonica per la funzione XNOR. A B f(A,B) ■ Nella tabella F2.10 accanto ai valori 0 della colonna f(A,B) sono stati inseriti i maxterm della funzione. La seconda forma canonica per questa funzione è: 0 0 1 0 1 0 A+B 1 0 0 A+B 1 1 1 f ( A, B) = ( A + B) ⋅ ( A + B) Tabella F2.10 Funzione dell’esempio 13, suoi maxterm. La seconda forma canonica di una funzione si può sinteticamente esprimere con: f(A, B, ...) = ∏ (Mi, Mj,..., Mz) [F2.10] dove ∏( ) indica il prodotto dei termini compresi tra le parentesi e MK sono i maxterm della funzione. Questa forma è anche sufficiente per definire una funzione. ESEMPIO 14 La funzione di tabella F2.10 può essere definita con l’espressione: f(A, B) = ∏ (M1, M2) F2 • Sviluppo e realizzazione di funzioni booleane F2.5 Livelli delle porte logiche di un circuito Tra le caratteristiche fisiche di un circuito logico c’è il ritardo di propagazione tra le variazioni dei segnali in ingresso e il loro effetto sull’uscita. A parità di tecnologia utilizzata, questo è tanto maggiore quanto più numerose sono le porte logiche che il segnale deve attraversare. Quando si realizza una forma canonica le porte logiche che il segnale deve attraversare sono sostanzialmente due. Prendendo per esempio la prima forma canonica e seguendo a ritroso il percorso del segnale, cioè partendo dall’uscita, si incontra prima una OR e poi una delle AND. Si dice allora che il segnale deve attraversare due livelli di porte logiche. Lo stesso avviene se il circuito è quello della seconda forma canonica. I circuiti delle figure F2.8 e F2.10 sono invece esempi dove i livelli di porte logiche che il segnale deve attraversare sono più di due; percorrendo a ritroso i due schemi si incontra un terzo livello costituito nel primo caso da una XOR o da una OR e nel secondo caso da una AND. Più livelli di porte logiche da superare implicano maggiori ritardi nella propagazione del segnale. Tuttavia il ricorso a circuiti con un maggior numero di livelli di porte logiche può portare il vantaggio di un minore e più efficiente utilizzo di integrati. Inoltre può capitare di trovare funzioni intermedie (sotto-funzioni) comuni a più parti di un circuito complesso e che perciò conviene realizzare a parte per risparmiare numero di porte logiche e di ingressi. Il circuito di figura F1.19, per esempio, si realizza con un unico integrato anche se in esso i livelli di propagazione sono 3. 389 Modulo F • Circuiti logici combinatori Esercitazioni 390 Esercizi di verifica Esercizio 1 Compilare la tabella della verità della funzione f128(A, B, C) e indicare il più semplice circuito per realizzarla. Esercizio 2 Dimostrare la proprietà distributiva della AND rispetto alla XOR. Esercizio 3 Realizzare lo schema di un dispositivo che riconosce con un livello basso un codice di due bit settabile mediante due XNOR utilizzate come dispositivi che possono negare oppure no un dato in ingresso. Esercizio 4 Compilare la tabella sintetica di un multiplexer con un abilitatore e tre ingressi di selezione. Esercizio 5 Realizzare mediante multiplexer 1 of 8 la funzione fB7(A, B, C). Esercizio 6 Realizzare mediante multiplexer 1 of 2 la funzione f1E(A, B, C). Esercizio 7 Scrivere la prima forma canonica per la funzione f9A(A, B, C). Esercizio 8 Utilizzare un decoder per realizzare la funzione f67H(A, B, C). Esercizio 9 Disegnare tre circuiti che realizzino la funzione f(A, B, C) = ∑ (0, 3, 5, 6, 7) utilizzando: a) un MUX, b) un decoder, c) porte logiche. Esercizio 10 Progettare il circuito della funzione f(A, B, C, D) = ∑ (0, 3, 5, 6, 7, 8, 12, 13, 14) utilizzando un MUX 1 of 4. Esercizio 11 La tabella della verità della funzione f(B2, B1, B0) ha un 1 nelle righe 2, 3, 5 e 7. a. Scriverne l’espressione secondo la prima forma dello sviluppo funzionale. b. Realizzarne i corrispondenti circuiti utilizzando decoder e porte logiche. c. Realizzarne i corrispondenti circuiti utilizzando un MUX. F2 • Sviluppo e realizzazione di funzioni booleane 391 Scrivere i maxterm M14, M7 ed M9 di quattro variabili e disegnarne i corrispondenti circuiti logici. Esercizio 13 Scrivere le espressioni della seconda forma canonica per la XOR(A, B) e la XNOR(A, B). Esercizio 14 Scrivere la seconda forma canonica per la funzione f9A(A, B, C). Esercizio 15 Dalla seconda forma canonica della funzione f9A(A, B, C) ottenere un circuito realizzato con una NOR di NOR. Esercizio 16 Data la funzione f(B2, B1, B0) = ∑ (0, 2, 4, 6, 7): a) applicare lo sviluppo nella forma (a) rispetto alle variabili B2 e B1; b) proporne la realizzazione mediante un MUX 1 of 4; c) proporne la realizzazione utilizzando un MUX 1 of 2. Esercizio 17 Della funzione f(B2, B1, B0) = ∑ (0, 1, 5, 6, 7) scrivere la prima forma canonica, e proporre gli schemi di realizzazione mediante un decoder e mediante un MUX. Esercizio 18 Scrivere la seconda forma canonica della funzione f(B2, B1, B0) = ∑ (1, 3, 4, 5, 6, 7) e disegnare lo schema del corrispondente circuito logico. Esercizio 19 Trasformare il circuito della funzione f(B2, B1, B0) = ∏ (0, 5) in una NOR di AND; utilizzare poi un MUX 1 of 2 e le porte logiche necessarie per realizzarlo. Esercitazioni Esercizio 12 Modulo F • Circuiti logici combinatori Esercitazioni 392 Test di verifica Quesiti a risposta aperta 1. Dire, motivando la risposta, quante funzioni si possono definire con 5 variabili. 2. Spiegare che la forma a) del teorema dello sviluppo funzionale porta alla prima forma canonica. 3. Spiegare che la forma b) del teorema dello sviluppo funzionale porta alla seconda forma canonica. 4. Spiegare perché un mux 1 of 4 è particolarmente adatto a realizzare funzioni di due variabili. 5. Spiegare perché un decoder da 3 a 8 è adatto per realizzare funzioni di 3 variabili. 6. Spiegare perché un solo decoder da 3 a 8 non è adatto per realizzare funzioni con più di tre variabili. 7. Spiegare perché la prima forma canonica di una funzione si può realizzare mediante una NAND di NAND. 8. Spiegare perché la seconda forma canonica di una funzione si può realizzare mediante una NOR di NOR. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. La funzione f12(A, B): – a corrisponde alla A . b è la XOR di A e B. – c corrisponde a B . d corrisponde a B. 2. Mediante una XOR si può realizzare una NOT: a negandone l’uscita. b collegando insieme i suoi ingressi. c inserendo una NOT su un ingresso e collegando l’altro ingresso con quello della NOT. d imponendo un 1 logico su uno dei due ingressi. 3. Una XOR: a deve avere necessariamente 2 ingressi. b può avere 3 ingressi. c deve avere due livelli logici diversi sugli ingressi. d deve avere due livelli logici uguali sugli ingressi. 4. Una XOR con tre ingressi: a non può esistere. b dà sempre 0 in uscita. c deve avere due livelli logici diversi sugli ingressi. d con un ingresso a 0 dà la XOR degli altri due. 5. Un costituente: a è una AND di alcune variabili. b è una AND di tutte le variabili e corrisponde a un 1 della funzione. c è una OR di tutte le variabili naturali oppure negate prese una volta sola. d corrisponde a una combinazione di valori delle variabili della quale esegue il riconoscimento. 6. Il prodotto di tutti gli implicanti di una stessa funzione: a fa 1. b contiene almeno due variabili di cui una è il complemento dell’altra. c corrisponde alla seconda forma canonica. d è sufficiente a definire la funzione. 7. La somma di tutti gli implicanti di una funzione: a fa 1. b fa zero. c costituisce la seconda forma canonica. d è sufficiente a definire la funzione. 8. Un multiplexer 1 of 16: a contiene tutti i minterm con 4 variabili. b dirotta con 4 selettori l’accesso da un ingresso a una di 16 linee d’uscita. c ha 16 ingressi e una sola uscita. d ha 4 selettori per scegliere quale dei 16 ingressi mandare all’uscita. 9. Con un multiplexer 1 of 16: a si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi di dato e sui selettori. b si può realizzare una di 216 funzioni di 4 variabili imponendo un minterm della funzione su ciascun ingresso di dato. c si può realizzare una di 216 funzioni di 4 variabili usando gli ingressi di dato come sotto-funzioni dello sviluppo di Shannon. d si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi di dato e utilizzando i selettori come variabili della funzione. 10. Un decoder da 4 a 16: a contiene tutti i minterm con 4 variabili. b è tutto ciò che occorre per realizzare una funzione di 4 variabili. c ha 16 ingressi e una sola uscita. d ha 4 selettori per scegliere quale dei 16 ingressi di selezione mandare all’uscita. 393 Esercitazioni F2 • Sviluppo e realizzazione di funzioni booleane Esercitazioni 394 Modulo F • Circuiti logici combinatori 11. La prima forma canonica di una funzione: a è l’elenco dei suoi minterm. b è la OR di tutti i suoi costituenti. c è la NAND di tutti i suoi costituenti. d è la OR di tutti i suoi minterm ed è la sua forma minima. 12. La seconda forma canonica di una funzione: a è la AND di tutti i suoi minterm. b è l’elenco dei suoi maxterm. c è la NOR di tutti i suoi maxterm. d è la AND di tutti i suoi maxterm. Sintesi di forme algebriche minime per le funzioni booleane F3 Sulle espressioni algebriche delle funzioni booleane si possono spesso operare semplificazioni. Ciò porta a una riduzione sia del numero di porte logiche che dei loro ingressi. I corrispondenti circuiti elettronici saranno perciò più semplici, meno costosi e più efficienti, anche per il minor numero di collegamenti richiesti. In base alle regole dell’algebra di Boole sono stati messi a punto dei metodi che consentono di individuare in modo semplice e sicuro le forme minime in cui una funzione può essere espressa algebricamente. F3.1 Semplificazioni tra minterm Una funzione è definita dalla somma dei suoi minterm ciascuno dei quali corrisponde a un 1 della funzione e, posto in OR con gli altri, assicura che la funzione valga 1 per quella combinazione di valori per cui esso stesso lo vale. In questo senso ciascun minterm provvede alla copertura degli 1 della funzione. Spesso è possibile semplificare la somma fondendo tra loro alcuni minterm in una sola AND con un minor numero di variabili e coprente più 1 della funzione. Le regole che si applicano in queste operazioni sono principalmente le proprietà di idempotenza e la legge di adiacenza. Si definisce implicante di una funzione qualunque prodotto di sue variabili che valga 1 esclusivamente per combinazioni di valori per le quali la funzione vale 1. Il termine “implicante” sta a significare che se il suo valore è “vero” lo è anche quello della frase più ampia, la funzione, che nella sua composizione fatta con il connettivo OR lo contiene. Un implicante copre uno o più 1 della funzione. I minterm di una funzione sono anche suoi implicanti (con un solo 1), non viceversa. Si dice che due minterm sono adiacenti quando differiscono per una sola delle variabili (quindi la variabile per cui differiscono è naturale in uno e negata nell’altro). Per il teorema di adiacenza la somma di due minterm adiacenti è riducibile a un unico implicante con in meno la variabile per cui essi sono diversi. Anche due implicanti qualsiasi possono essere adiacenti, nel senso che differiscono solo per una stessa variabile; in tal caso la loro somma è l’implicante ottenuto da ciascuno di essi con in meno la variabile per cui sono diversi. – I due implicanti ABC e ABC differiscono per la sola variabile B. – ■ Per il teorema di adiacenza ABC + ABC = AC. La loro somma si riduce a un’unica AND con in meno la variabile B, quella che rende diversi i due implicanti. Si noti inoltre che, sebbene AC come AND di A e C abbia un solo 1, la funzione f(A, B, C) vale 1 quando A = C = 1 indipendentemente da B, cioè sia con B = 0 che con B = 1; in tal senso l’implicante AC di questa funzione copre due dei suoi 1. ESEMPIO 1 395 Modulo F • Circuiti logici combinatori 396 Può capitare che nella somma di più minterm uno di essi sia adiacente a due altri che tra loro non lo sono. Per effettuare una maggiore riduzione conviene allora replicare il minterm adiacente a entrambi gli altri due; ciò è lecito grazie alla proprietà di idempotenza. ESEMPIO 2 – – – – ABC + ABC + ABC = ABC + ABC + ABC + ABC = AC + AB. ■ Il primo minterm è adiacente agli altri due. Lo si scrive due volte, poi si eseguono le due semplificazioni. Il circuito si riduce da una OR di tre AND con tre ingressi, a una OR di due AND con due ingressi. F3.2 Il codice Gray e le mappe di Karnaugh Tabella F3.1 Codice Gray per i primi sedici numeri. Costruzione di codice Gray Tabella F3.2 Codici Gray su tabella bidimensionale. Per facilitare l’individuazione dei minterm adiacenti di una funzione onde procedere alle semplificazioni conviene scri0 0 0 0 0 vere la sua tabella della verità con un diverso ordine facendo 1 0 0 0 1 in modo che le combinazioni di valori delle variabili diverse 2 0 0 1 1 per un solo bit siano in qualche modo anche esse adiacenti. In una tale rappresentazione agli uno vicini della funzione corri3 0 0 1 0 sponderanno minterm adiacenti. 4 0 1 1 0 Il codice Gray ha proprio la caratteristica di far variare un 5 0 1 1 1 solo bit nel passaggio da una combinazione di valori dei suoi 6 0 1 0 1 bit alla successiva. È questa una caratteristica comune ai codici ciclici di cui il codice Gray fa parte; essa è utile anche in 7 0 1 0 0 alcune applicazioni pratiche come negli encoder trasduttori 8 1 1 0 0 da posizione angolare a numero binario. 9 1 1 0 1 La tabella F3.1 mostra il codice Gray dei numeri da 0 a 10 1 1 1 1 15. Le sottolineature colorate vogliono evidenziare il metodo delle riflessioni successive con cui è possibile costruire la se11 1 1 1 0 quenza di questo codice: 12 1 0 1 0 a) si considerano inizialmente solo i due bit meno significa13 1 0 1 1 tivi e si scrive in colonna la sequenza 00, 01; 14 1 0 0 1 b) si immagina poi un piano di riflessione (rappresentato dalla sottolineatura), posto sull’ultima riga, e si riproduce la 15 1 0 0 0 sequenza del bit meno significativo come se la si vedesse nello specchio posto su quel piano: 1, 0; c) il bit più significativo invece viene complementato dallo specchio; d) per aumentare il numero di bit si aggiunge uno zero a sinistra dei codici fin qui ottenuti e si ricomincia dal punto b) riflettendo su un nuovo specchio posto sotto l’ultima riga tutta la sequenza precedente. In questa disposizione le coppie di combinazioni adiacenti sono, oltre che quelle su celle consecutive, anche quelle simmetriche rispetto alle linee di riflessione. Riportando poi le combinazioni del codice Gray di tabella F3.1 su una tabella bidimensionale (tabella F3.2) seguendo l’ordine di compilazione in essa indicato dalle frecce, la visibilità delle coppie adiacenti migliora di molto. d B3 B2 B1 B0 B3 B2 B1 B0 0000 0001 0011 0010 0100 0101 0111 0110 1100 1101 1111 1110 1000 1001 1011 1010 Ora le combinazioni adiacenti sono in celle tutte fisicamente adiacenti, a patto che si considerino tali anche quelle che si corrispondono tra due bordi opposti. 397 F3 • Sintesi di forme algebriche minime per le funzioni booleane Si noti che in questa tabella le celle di ciascuna riga hanno in comune le combinazioni di valori di B3 e B2, che perciò si possono usare come coordinate di riga, mentre quelle di ciascuna colonna hanno in comune le combinazioni di B1B0, che si possono usare come coordinate di colonna. Ogni cella ha così le sue coordinate di riga e di colonna che, messe insieme, formano esattamente una combinazione di valori delle variabili. Si possono dunque introdurre un’intestazione di riga e una di colonna con le relative coordinate delle celle e lasciare libero lo spazio al loro interno per copiarvi la colonna dei valori assunti da qualunque funzione di 4 variabili (tabella F3.3): basta eventualmente rinominare le intestazioni e riportare all’interno di ciascuna cella il valore fk della funzione assunto per la combinazione di valori che individua la cella. La nuova tabella è detta mappa di Karnaugh della funzione. Essa è ancora una tabella della verità ma ordinata in modo da rendere visivo il riconoscimento della maggior parte degli uno, e quindi dei minterm, adiacenti. B1B0 00 B3B2 01 11 10 00 f0 f1 f3 f2 01 f4 f5 f7 f6 11 f12 f13 f15 f14 f8 f9 f11 f 10 Mappa di Karnaugh Tabella F3.3 Tabella della verità bidimensionale. Naturalmente se le variabili sono solo tre la mappa si riduce della metà e, nel caso di 5 variabili, la mappa raddoppia... Su una mappa di Karnaugh si individuano facilmente gruppi di minterm semplificabili. 1) Riportare su mappa di Karnaugh la funzione di tabella F3.4; 2) individuare le coppie di minterm adiacenti; 3) eseguire le semplificazioni sulla prima forma canonica. ■ 1. Data la disposizione in tabella delle tre variabili, si considera C come il bit più significativo dei numeri binari CBA, si predispone una mappa vuota, con solo le intestazioni C/BA e le combinazioni di valori in codice Gray sui bordi (00, 01, 11, 10 per i valori di BA). Nella mappa ciascuna cella è individuata da un numero formato dalla combinazione dei valori di C e BA. Si copia in ciascuna cella il corrispondente valore della funzione (f0 nella cella 0, ... f7 nella cella 7). Si ottiene così la mappa di figura F3.1. C BA 00 01 11 10 0 0 1 0 1 1 1 1 0 1 Figura F3.1 Mappa di Karnaugh della funzione di tabella F3.4. ■ 2. Le coppie di uno adiacenti sono segnate con delle curve idealmente chiuse: sono adiacenti anche il primo e l’ultimo 1 della seconda riga. Gli 1 che appartengono a più coppie corrispondono a minterm da usare eventualmente più volte come nell’esempio 2. Le coppie di minterm adiacenti sono dunque le seguenti: –– – – –– C B A e C B A; C B A e C B A; – – – – –– C B A e C B A; C B A e C B A. ■ 3. Si scrive la prima forma canonica della funzione: –– – –– – – – y=CBA +CBA+CBA+CBA +CBA In essa i primi due e gli ultimi due minterm sono coppie immediatamente semplificabili; il terzo minterm, m1, si può semplificare con il secondo, m5, che va perciò utilizzato due volte. ESEMPIO 3 C B A y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Tabella F3.4 Funzione dell’esempio 3. Modulo F • Circuiti logici combinatori 398 Si ottiene: – – – – –– – – – – – – y = (C B A + C B A) + (C B A + C B A) + (C B A + C B A ) = CB + B A + BA . La somma degli implicanti così ottenuta copre esattamente tutti gli 1 della funzione e perciò ne è una forma equivalente. Si noti che la somma di ogni coppia di costituenti adiacenti è un implicante che copre gli 1 associati ai due minterm, contiene solo la parte comune dei costituenti, non – – contiene la– variabile che nel passaggio – da un costituente all’altro cambia. Così da m4 = C B A e m5 = C B A si ottiene m4 + m5 = CB : la variabile A che nella cella 4 vale 0 e nella 5 vale 1 non compare nel risultato, mentre con la variabile C e la variabile B che valgono 1 e 0 si compone il nuovo costituente. 4 ESEMPIO C BA 0 00 01 11 10 1 1 1 1 1 1 1 0 0 BA BA CB CB Figura F3.2 Coppie di implicanti –– – adiacenti (B A , B A), –– – (C B , C B). C BA 0 00 01 11 10 1 1 1 1 1 1 1 B 0 0 C –– – In figura F3.2 è definita la funzione f(C, B, A). B A e B A sono le due coppie di implicanti evidenziate sulle colonne – – –00 e 01. – Esse vengono da m0 + m4 e m1 + m5 e a loro volta sono adiacenti. La loro OR dà B A + B A = B e copre le 4 celle associate ai minterm di cui è la somma. Si noti che, se ci si muove all’interno del blocco delle 4 celle, le variabili C e A cambiano – mentre resta B = 0. Ora C e A sono sparite dal risultato che è B. Le due coppie adiacenti di celle si – possono allora considerare come un unico blocco al quale associare direttamente l’implicante B. –– – Lo stesso discorso vale per la coppia di implicanti C B e C B sulla riga– 0; essi vengono da m0 + m1 e m3 + m2, si tratta ancora di implicanti adiacenti, la loro somma fa C, copre il blocco di 4 celle corrispondenti ai minterm di cui è la OR. Il risultato della semplificazione si può scrivere direttamente facendo la AND delle sole variabili che se ci si sposta all’interno di quel blocco non cambiano. In entrambi i casi le due coppie adiacenti di celle si possono raccogliere in unico blocco (figura F3.3); da ciascuno – –dei blocchi si ricava direttamente l’implicante che lo copre e infine si scrive: f(C, B, A) = B + C . Figura F3.3 – – Blocchi di 4 minterm adiacenti e relativi implicanti B e C . Si definisce sottocubo ogni blocco di 2k celle ciascuna adiacente a k celle del blocco. Dai precedenti esempi discende la seguente regola: ÈÈA ogni sottocubo corrisponde un implicante che lo copre esattamente: esso è uguale alla AND delle sole variabili che, all’interno del blocco, mantengono un valore costante: quelle che valgono 1 vi compaiono naturali, e quelle che valgono 0 vi compaiono negate. La corrispondenza tra implicante e sottocubo consente di usare i due termini come sinonimi. ESEMPIO Figura F3.4 Sottocubi per la funzione y( ). 5 La figura F3.4 mostra alcuni sottocubi corrispondenti a implicanti della funzione di 4 variabili assegnata nella mappa. Al sottocubo più ampio corrisponde l’implicante D che è l’unica variabile che al suo interno non – cambia. Al sottocubo di 4 celle in basso a sinistra corrisponde DB, le altre due variabili cambiano –all’interno – –di esso. Ai sottocubi di due celle sulle righe 00 e 10 corrispondono gli implicanti D C B e D C B che sono anche adiacenti; essi si possono perciò fondere in un unico sotto– cubo di 4 celle dando così l’implicante C B. BA 00 01 11 10 DC 00 0 0 1 1 01 0 11 10 0 0 0 1 1 1 1 1 1 1 1 y() 399 F3 • Sintesi di forme algebriche minime per le funzioni booleane F3.3 Minimizzazione della forma OR di AND mediante mappa di Karnaugh Un implicante di una funzione si dice primo se il corrispondente sottocubo non può essere coperto da un sottocubo più grande. Maurice Karnaugh, fisico, ricercatore, docente di informatica (New York, 1924) Un implicante primo è anche essenziale se copre qualche 1 che non è ricoperto da alcun altro implicante primo. Nella figura F3.5 tutti gli implicanti evidenziati sono primi; quelli in azzurro sono anche essenziali, quello in nero non lo è. ESEMPIO 6 BA 00 01 11 10 DC 00 1 0 0 0 01 1 0 1 1 11 10 1 0 1 1 1 0 0 0 Figura F3.5 Implicanti primi essenziali e non. y() La ricerca mediante mappa di Karnaugh di una forma minima OR di AND per una funzione consiste nel realizzare una copertura degli 1 della funzione con il minimo numero possibile di sottocubi quanto più possibile ampi. Si comincia individuando tutti gli implicanti primi essenziali, poi si sceglie il più piccolo insieme di implicanti primi in grado di completare la copertura della mappa. Le figure F3.6 e F3.7 propongono due coperture diverse per la stessa funzione y. Gli implicanti nelle colonne 01 e 10 sono essenziali. Si ottengono perciò due forme minime: –– – – –– – – y = C B + B A + BA e y = C A +B A + BA C BA BA 00 01 11 10 00 01 11 10 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 C Ricerca di una forma minima ESEMPIO 7 ESEMPIO 8 Figura F3.7 Copertura col minimo numero di sottocubi. Figura F3.6 Copertura col minimo numero di sottocubi. Si determini la forma OR di AND minima per la funzione di figura F3.8. ■ La mappa della funzione può esser coperta dai 3 implicanti primi ed essenziali indicati in figura. Si ha perciò: – – – – y = B 1 + B 3B2 + B 2B 0. B1B0 00 01 11 10 B3B2 00 1 1 0 1 01 1 1 1 1 11 1 1 0 0 10 1 1 0 1 Figura F3.8 Copertura di y, esempio 8. Modulo F • Circuiti logici combinatori 400 9 ESEMPIO Calcolare una forma minima per la funzione f = ∑ (1, 4, 5, 6, 7, 9, 10, 11, 13, 14, 15). ■ Si compila la mappa di Karnaugh della funzione e si individua una copertura della mappa mediante il minor numero possibile di sottocubi di massima estensione. In figura F3.9 gli implicanti utilizzati sono primi ed essenziali e sono sufficienti a coprire la mappa. Si procede poi alla individuazione delle espressioni algebriche di ciascun implicante primo essenziale e al suo inserimento nella somma logica richiesta: – – y = B 3B2 + B 1B0 + B3B1 B1B0 00 01 11 10 B3B2 00 0 1 0 0 Figura F3.9 Copertura di y, esempio 9. ESEMPIO 10 1 1 1 01 1 11 0 1 1 1 10 0 1 1 1 Calcolare una forma minima per la funzione f = ∑ (0, 2, 3, 4, 5, 7, 13, 15). ■ In figura F3.10 è riportata la mappa di Karnaugh per la funzione assegnata. La figura ne propone inoltre una copertura. Gli implicanti primi corrispondenti ai sottocubi di due celle non sono essenziali poiché i loro 1 sono coperti anche da altri implicanti primi. Un’altra scelta però avrebbe richiesto un implicante in più. Si ottiene infine: – – – – – y = B 3B 1B 0 + B2B0 + B 3B 2B1 B1B0 00 01 11 10 B3B2 00 1 0 1 1 Figura F3.10 Copertura di y, esempio 10. 01 1 1 1 0 11 0 1 1 0 10 0 0 0 0 F3.4 Minimizzazione della forma AND di OR mediante mappa di Karnaugh Per calcolare una forma minima AND di OR di una funzione si può molto semplicemente lavorare sul complemento della funzione data, determinare per essa una forma minima OR di AND e poi applicarvi un negatore e il teorema di De Morgan. ESEMPIO 11 Si determini una forma minima AND di OR per la funzione y( ) definita in tabella F3.5. C B A y 0 0 0 0 0 0 1 1 ■ Dalla mappa di Karnaugh della funzione negata, figura F3.11, si ricava la forma minima –– y() = C A + B; da questa, per la doppia negazione e il teorema di De Morgan, si ottiene: –– – – y( ) = C A · B = (C + A) · B 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0 C Tabella F3.5 Funzione y( ) di esempio 11. BA 00 01 11 10 0 1 0 1 1 1 0 0 1 1 Figura F3.11 Copertura di y( ) , esempio 11. 401 F3 • Sintesi di forme algebriche minime per le funzioni booleane In alternativa si applica adattandolo il discorso fatto nel precedente paragrafo considerando i maxterm e gli 0 al posto dei minterm e degli 1 e sottocubi di celle con zero e corrispondenti implicanti-OR al posto di implicanti-AND. La regola per ricavare gli implicanti OR che coprono esattamente un sottocubo di 0 diviene: ÈÈa ogni sottocubo di 0 corrisponde un implicante-OR che lo copre esattamente. Esso è uguale alla OR delle sole variabili che all’interno del blocco mantengono un valore costante: quelle che valgono 0 vi compaiono naturali e quelle che valgono 1 vi compaiono negate. Si determini una forma minima AND di OR per la funzione definita in tabella F3.5. ESEMPIO 12 ■ Si compila la mappa di Karnaugh della funzione (figura F3.12), si esegue una copertura dei suoi 0 con il minimo numero di sottocubi ampi quanto più possibile, si scrivono le – espressioni degli implicanti-OR corrispondenti ai sottocubi: (C + A) è l’implicante con due 0, B copre il sottocubo con quattro 0. Infine si scrive il prodotto logico degli implicanti-OR: – y( ) = (C + A) · B C BA 00 01 11 10 0 0 1 0 0 1 1 1 0 0 Figura F3.12 Copertura degli zero con il minimo numero di sottocubi. Si noti che la funzione assegnata è la stessa dell’esempio precedente e che questo diverso metodo porta alla medesima soluzione. F3.5 Alee statiche e copertura ridondante Il circuito elettronico che mette in atto la forma minima trovata per una funzione può presentare qualche problema non trascurabile a causa dell’alea statica. Questo può avvenire quando il valore di una variabile cambia e, corrispondentemente, sulla mappa di Karnaugh si attraversa il confine tra due sottocubi. Dalla della funzione y in figura F3.13 si è ricavata la sua forma minima – –mappa – di Karnaugh – y = CA + BA + BA. Si esamini graficamente l’andamento dei segnali nel corrispondente circuito logico quando dalla combinazione di valori CBA = 001 si passa alla combinazione CBA = 000. ■ Nel passaggio dalla prima alla seconda combinazione resta B = 0 quindi Ð Ðl’uscita della terza AND, e terzo ingresso della OR, resta al livello 0. Inizialmente l’uscita di C A vale 0 e quella di – B A vale 1. Dopo il cambiamento del valore di A i valori in uscita delle due AND si scambiano. In entrambe le situazioni l’uscita della OR dovrebbe restare 1. Il problema si pone nel transitorio tra una situazione e l’altra. La figura F3.14 mostra l’andamento dei segnali: a causa del ritardo di propagazione attraverso la porta NOT sull’ingresso A la prima AND tarda a passare al livello 1 mentre la seconda ha già raggiunto il livello 0. Come conseguenza sull’uscita della OR si manifesta un breve impulso verso il basso. C BA 0 Figura F3.13 Mappa dell’esempio 13. 1 ESEMPIO 13 Figura F3.14 Alea statica nel passaggio di CBA da 001 a 000. A A CA 00 01 11 10 1 1 0 1 1 0 1 BA y t Modulo F • Circuiti logici combinatori 402 Il problema si risolve con una copertura ridondante della mappa inserendo un implicante di raccordo tra i due sottocubi. Nel caso dell’esempio 13 si introduce l’impli– – cante C · B corrispondente al sottocubo tratteggiato: nel passaggio tra le due celle 001 e 000 esso resta uguale a 1 e quindi garantisce che durante il transitorio l’uscita y mantenga il livello alto. F3.6 Mappe di Karnaugh per funzioni di più di 4 variabili I valori delle variabili sui bordi della mappa bidimensionale sono ancora riportati seguendo la numerazione in codice Gray; ora però vanno individuate righe e colonne adiacenti non immediatamente visibili. ESEMPIO 14 Figura F3.15 Copertura con implicanti primi di mappa con 5 variabili. La figura F3.15 mostra una mappa di Karnaugh in cui è definita una funzione di 5 variabili. Si noti la sequenza secondo il codice Gray sulla riga di intestazione delle colonne. In questa rappresentazione sono adiacenti anche le colonne simmetriche rispetto alla linea che divide in due la mappa, pertanto i raggruppamenti delle colonne 1 e 3 e quelli delle colonne 5 e 7 formano un unico implicante primo, B0. La forma minima così ottenuta è: – – – – y = B4B 1 + B0 + B 4B3B1 + B 3B2B 1 B2B1B0 B4B3 000 001 011 010 110 111 101 100 00 0 1 1 0 0 1 1 1 01 0 1 1 1 1 1 1 0 11 1 1 1 0 0 1 1 1 10 1 1 1 0 0 1 1 1 B4B1 B0 ESEMPIO 15 Figura F3.16 Copertura con implicanti primi di mappa con 5 variabili. B4B3B1 B3B2B1 Nella figura F3.16 è stata definita su mappa di Karnaugh una funzione di 5 variabili e ne è stata effettuata la copertura. La corrispondente forma minima OR di AND è: – – – – y = B 0 + B 4B 2B1 + B2B 1 B2B1B0 B4B3 000 001 011 010 110 111 101 100 00 1 0 1 1 1 0 1 1 01 1 0 1 1 1 0 1 1 11 1 0 0 1 1 0 1 1 10 1 0 0 1 1 0 1 1 B4B2B1 B0 B2B1 Il metodo delle mappe di Karnaugh si può ancora applicare senza eccessive difficoltà quando le variabili sono 6. La mappa viene organizzata come in figura F3.17. Con questo schema la funzione è suddivisa in 4 sottomappe di altrettante sottofunzioni nelle quali due delle variabili sono, di volta in volta, tenute costanti. Si potrebbe a questo punto applicare il teorema di espansione rispetto a queste variabili e minimizzare solo le sottofunzioni, tuttavia su questo schema è ancora facile riconoscere sottocubi di celle appartenenti a più sottomappe. 403 F3 • Sintesi di forme algebriche minime per le funzioni booleane y() B5 B4 0 B1B0 00 B3B2 01 Figura F3.17 Minimizzazione su mappa di Karnaugh di 6 variabili. 1 11 10 10 11 01 00 00 1 1 1 1 01 1 1 1 1 0 11 1 1 10 1 1 10 1 1 11 1 1 1 1 1 1 1 01 1 1 1 1 00 1 1 1 1 In questa rappresentazione le celle appartenenti a sottomappe diverse ma in posizioni simmetriche rispetto alle linee che dividono le quattro mappe sono adiacenti. Per la funzione y definita in figura F3.17 i sottocubi di 4 celle raccolti sugli spigoli costituiscono un unico implicante primo; lo stesso discorso vale per i sottocubi di due celle segnati sulle righe 011 e 111. Si ottiene: – – – y = B 3B 1 + B3B2B0 + B 4B3B0 Con un numero superiore di variabili l’individuazione di una copertura minima con le mappe di Karnaugh diviene sempre più complicata. Esiste un altro metodo di calcolo della forma minima, detto di Quine-Mc Cluskey; esso è più analitico, meno visivo, ma più adatto al calcolo automatico. F3.7 Condizioni di indifferenza A volte, quando si definiscono le caratteristiche di un dispositivo logico, si esclude qualche combinazione di valori in ingresso perché si ritiene impossibile il suo verificarsi. Ciò lascia al progettista, per quelle combinazioni, la libertà di assegnare alla funzione valori del tutto arbitrari. Inizialmente questi valori vengono indicati in tabella con delle ‘x’: sono dette condizioni di indifferenza, e il loro valore sarà assegnato in base alle esigenze di minimizzazione. Quando, in alternativa alla definizione mediante tabella della verità, si assegna una funzione come somma dei suoi minterm, le condizioni di indifferenza vengono elencate in una somma di eventuali minterm marcata dal pedice “Φ”. Così l’espressione f(B3, B2, B1, B0) = ∑(0, 2, 5, 7, 13, 15) + ∑Φ(3, 4, 8, 10) definisce una funzione i cui minterm sono quelli corrispondenti alle combinazioni indicate dentro le parentesi di ∑( ), e tra le parentesi di ∑Φ( ) sono elencate le combinazioni di valori in ingresso per le quali il valore della funzione non è stato assegnato. Le condizioni di indifferenza consentono spesso una maggiore semplificazione della forma algebrica che realizza la funzione. ESEMPIO 16 Modulo F • Circuiti logici combinatori 404 ESEMPIO 17 Si calcoli una forma minima per la funzione f(B3, B2, B1, B0) = ∑(0, 2, 5, 7, 13, 15) + ∑Φ(3, 4, 8, 10) definita in modo incompleto. ■ Si compila la mappa di Karnaugh della funzione segnando con delle ××le celle in cui il valore della funzione non è stato assegnato (figura F3.18). Le celle 8 e 10, con la ×× , vengono raccolte con le celle 0 e 2 per formare il sottocubo degli spigoli. Si decide così la copertura indicata in figura. Questo significa che, ora, per le combinazioni 8 e 10 che sono state incluse in un sottocubo è assegnato alla funzione il valore 1, mentre per le combinazioni 3 e 4, che non sono state incluse in alcun sottocubo, alla funzione è assegnato il valore 0. La forma minima per la funzione è dunque: – – f( ) = B2B0 + B 2B 0 Figura F3.18 Copertura minima di mappa con condizioni di indifferenza. B1B0 00 01 11 10 B3B2 00 1 0 x 1 01 x 1 1 0 11 0 1 1 0 10 x 0 0 x f() Esercizi di verifica Esercizio 1 Semplificare le seguenti espressioni: – – 1) XYZ + XY Z + XYZ ––– – –– – – – 2) A B C D +A BC D +A BC D +A BCD ––– –– – – – –– 3) AB C D +A B CD + AB CD + ABC D – – – – – – 4) A BC D +A BCD + ABCD + ABCD + AB CD –– – – – –– – – – – [Risultati: 1) XZ + XY; 2) A C D + A BC + A BD; 3) AC D + B CD; 4) A BD + ABC + ACD] Esercizio 2 Compilare la mappa di Karnaugh della funzione f6E(B2, B1, B0). Esercizio 3 Rappresentare su mappa di Karnaugh i minterm delle espressioni dell’esercizio 1. Esercizio 4 Dei seguenti implicanti di funzioni di 4 variabili mostrare i corrispondenti sottocubi. – 1) B3B1 2) B0 – 3) B 3B2B1 – – 4) B 3B2B 0 Esercizio 5 Elencare tutte le possibili coppie di minterm adiacenti della funzione f(B2, B1, B0) = ∑(0, 2, 4, 6, 7); da ciascuna di esse ottenere un implicante con due variabili; poi formare tutte le possibili coppie adiacenti di implicanti con due variabili e semplificare ancora. Esercizio 6 Della funzione f 34FF(B3, B2, B1, B0): a) individuare implicanti primi e primi essenziali; b) scrivere la forma minima OR di AND; c) trasformare il circuito definito dalla forma minima in NAND di NAND. – – [Risultati: b) f( ) = B3 + B2 B1B0 + B2B1] Esercizio 7 Della funzione f(B2, B1, B0) = ∑(0, 2, 4, 6, 7) trovare, mediante mappa di Karnaugh, le possibili forme minime. – – [Risultati: b) f( ) = B0 + B2B1] Esercizio 8 Calcolare, mediante mappa di Karnaugh, una forma minima per la funzione f(B4, B3, B2, B1, B0) = ∑(30, 28, 27, 22, 20, 16, 14, 12, 9, 7, 5, 1, 0). 405 Esercitazioni F3 • Sintesi di forme algebriche minime per le funzioni booleane Modulo F • Circuiti logici combinatori 406 Esercitazioni Esercizio 9 Della funzione f8BAB(B3, B2, B1, B0): a) individuare implicanti primi e primi essenziali; b) scrivere la forma minima OR di AND; c) trasformare il circuito definito dalla forma minima in NAND di NAND. Ð Ð Ð [Risultati: b) f() = B1B0 + B2B1 + B3B0] Esercizio 10 Della funzione f34BF(B3, B2, B1, B0): a) individuare implicanti primi e primi essenziali; b) scrivere le forme minime OR di AND. Ð Ð Ð [Risultati: b) f() = B2B0 + B2B1B0 + B3B0 + B3B2; Ð Ð Ð f() = B2B0 + B2B1B0 + B3B0 + B3B1] Esercizio 11 Della funzione f(B3, B2, B1, B0) = ∑(0, 1, 5, 6, 7, 12, 15) calcolare, mediante mappa di Karnaugh, una forma minima, individuare poi le possibili alee statiche ed eliminarle mediante ridondanza della copertura. Esercizio 12 Della funzione y53H(C, B, A): a) scrivere la forma minima OR di AND; b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante. Ð Ð [Risultati: a) y = C A + CB; b) y = C A + CB + BA] Esercizio 13 Della funzione y55CC(D, C, B, A): a) scrivere la forma minima OR di AND; b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante. Ð Ð Ð Ð Ð [Risultati: a) y = DB + DA; b) y = DB + DA + B A] Esercizio 14 Calcolare mediante mappa di Karnaugh una forma minima AND di OR della funzione: f(B2, B1, B0) = ∑(1, 3, 4, 5, 6, 7). [Risultati: f( ) = B2 + B0] Esercizio 15 Della funzione f34FF(B3, B2, B1, B0): a) individuare implicanti-OR primi e primi essenziali; b) scrivere la forma minima AND di OR. Ð Ð Ð Ð [Risultati: b) f() = (D + C + B)(D + C + B )(D + C + A ); Ð Ð Ð Ð f() = (D + C + B)(D + C + B )(D + B + A )] Esercizio 16 Della funzione f8BAB(B3, B2, B1, B0): a) individuare implicanti-OR primi e primi essenziali; b) scrivere la forma minima AND di OR. Ð [Risultati: b) f() = (B1 + B0)(B3 + B2 + Ð f() = (B1 + B0)(B3 + B2 + Ð Ð Ð B1)(B2 + B1 + B0); Ð Ð Ð B1)(B3 + B2 + B0)] F3 • Sintesi di forme algebriche minime per le funzioni booleane 407 Della funzione f34BF(B3, B2, B1, B0): a) individuare implicanti-OR primi e primi essenziali; b) scrivere le forme minime AND di OR. – – – – – [Risultati: b) f() = (B3 + B2 + B1)(B3 + B2 + B1)(B2 + B1 + B0)(B3 + B2 + B0); – – – – f() = (B3 + B2 + B1)(B3 + B2 + B1)(B2 + B1 + B0)(B3 + B1 + B0)] Esercizio 18 Della funzione y53H(C, B, A): a) scrivere la forma minima AND di OR; b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante. – – [Risultati: a) y = (C + A)(C + B); b) y = (C + A) (C + B) (B + A)] Esercizio 19 Della funzione y55CC(D, C, B, A): a) scrivere la forma minima AND di OR; b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante. – – – – – [Risultati: a) f() = (B3 + B0)(B3 + B1); b) f( ) = (B3 + B0)(B3 + B1)(B1 + B0)] Esercizio 20 Applicare alla funzione di 5 variabili y55C66A7A( ) il teorema di scomposizione funzionale, applicare poi alle sottofunzioni la minimizzazione con mappe di Karnaugh per ottenere un’espressione nella forma OR di AND. – – – – – – [Risultati: b) f() = B4 (B3B2 B1 + B1B0 + B3B0 + B3B2B1B0) + – – – – – + B4 (B1B0 + B2B0 + B3B2B1 + B2B1B0)] Esercizio 21 Calcolare una forma minima OR di AND per la funzione di 5 variabili y558C667F( ). – – – – – – – – [Risultati: a) y = B4B3B0 + B4B3B1B0 + B3B2B1 + B4B1B0 + B4B3B1 + B4B1B0] Esercizio 22 Calcolare una forma minima OR di AND per la funzione parzialmente definita: f(B3, B2, B1, B0) = ∑(0, 2, 6, 8, 13, 15) + ∑Φ(3, 4, 7, 10). – – – [Risultati: a) f( ) = B2B0 + B3B1 + B3B2B0] Esercizio 23 Calcolare una forma minima AND di OR per la funzione parzialmente definita: f(B3, B2, B1, B0) = ∑(0, 2, 6, 8, 14, 15) + ∑Φ(3, 4, 7, 10, 13). – – – [Risultati: a) f( ) = B2B0 + B3B1 + B2B1] Esercitazioni Esercizio 17 Esercitazioni 408 Modulo F • Circuiti logici combinatori Test di verifica Quesiti a risposta aperta 1. Definire e proporre un esempio di due minterm adiacenti. 2. Definire e proporre un esempio di sotto-cubi adiacenti. 3. Dare una definizione di implicante ed esemplificare nel caso di una funzione di tre variabili. 4. Distinguere tra implicanti, implicanti primi e implicanti essenziali. 5. Dire perché in genere è possibile semplificare una forma canonica. 6. Dire perché in una mappa di Karnaugh per i valori delle variabili si segue l’ordine della numerazione in codice Gray. 7. Descrivere il procedimento di riduzione di un’espressione algebrica booleana mediante mappa di Karnaugh. 8. Spiegare perché a una forma minima AND di OR di una funzione si può giungere mediante individuazione degli implicanti primi della sua negata. 9. Spiegare cosa sono e come si sfruttano le condizioni di indifferenza. 10. Dire come si può applicare il metodo delle mappe di Karnaugh a una funzione espressa mediante suoi implicanti non necessariamente primi. Proporre un esempio. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Due implicanti sono adiacenti se: a hanno tutte le variabili ma differiscono solo per una di esse. b hanno le stesse variabili. c corrispondono a due 1 adiacenti sulla mappa di Karnaugh. d hanno le stesse variabili e differiscono solo per una di esse. 2. Nella semplificazione della somma di due implicanti con le stesse variabili: a si applicano la proprietà distributiva e la legge di annullamento. b si applicano le proprietà distributiva e di idempotenza. c si applicano le proprietà di assorbimento e idempotenza. d si applica il teorema di adiacenza. 3. La proprietà di idempotenza è utile nella semplificazione di espressioni perché: a si possono aggiungere minterm alla prima forma canonica. b si può utilizzare più volte un implicante per semplificarlo con più implicanti a esso adiacenti. c si può ridurre una forma canonica fino a ottenere un’espressione minima. d la somma di più implicanti uguali non cambia. 4. Un implicante di una funzione di 3 variabili corrisponde a un sottocubo di: a 23 celle, ciascuna delle quali è adiacente a 3 celle del sottocubo. b 2k celle, con k ≤ 3, ciascuna delle quali è adiacente a 3 celle del sottocubo. c 2k celle, ciascuna delle quali è adiacente a 3 celle del sottocubo. d 2k celle, con k ≤ 3, ciascuna delle quali è adiacente a k celle del sottocubo. 5. Un sottocubo di una mappa di 4 variabili: a può includere da 1 a 24 celle, tutte tra loro adiacenti. b può includere 2n celle, con n ≤ 4, ciascuna delle quali è adiacente, a n celle dello stesso sottocubo. c può includere 2n celle con n ≤ 4. d corrisponde a un implicante con lo stesso numero di variabili. 6. Un implicante primo essenziale: a è una AND di tutte le variabili che all’interno del sottocubo non variano. b è l’unico sottocubo che copre in modo esclusivo qualche minterm. c copre il più grande sottocubo che contiene qualche 1 non coperto da altri implicanti primi. d è un implicante primo indispensabile per scrivere l’espressione algebrica di una funzione. 7. Un implicante primo: a corrisponde a un sottocubo che non è ricoperto da un sottocubo più grande. b è una AND di tutte le variabili che copre il massimo numero di uno. c è una AND col minimo numero possibile di variabili necessario a coprire un sottocubo. d è una OR che copre il massimo numero di zero di una funzione. 8. Per ottenere una forma minima AND di OR di una funzione: a occorre effettuare una copertura degli zero della mappa di Karnaugh della funzione. b è sufficiente trovare una forma minima per la funzione negata. c occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e col minimo numero di implicanti-OR primi. d occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e primi. 9. Quando nella minimizzazione si utilizzano le condizioni di indifferenza: a si decide che per le corrispondenti combinazioni di valori la funzione assumerà il valore 1. b si assegna alla funzione il valore 1 per le combinazioni che corrispondono a condizioni di indifferenza incluse nella copertura della funzione e 0 per quelle non incluse. c le si inglobano tutte in sottocubi il più possibile ampi. d si decide in modo arbitrario il valore che la funzione assumerà per ciascuna di esse. 10. La forma minima di una funzione nella forma AND di OR e quella nella forma OR di AND: a si ottengono una dall’altra per semplice applicazione del teorema di De Morgan. b sono uniche. c sono uniche se discendono solo da implicanti primi essenziali. d sono uniche se ottenute da implicanti primi e primi essenziali. 409 Esercitazioni F3 • Sintesi di forme algebriche minime per le funzioni booleane 410 F4 Circuiti combinatori integrati di base Le funzioni combinatorie si realizzano sia ricorrendo alle tecniche di sintesi e minimizzazione, sia mediante scomposizioni e utilizzo di circuiti integrati come il multiplexer o il decoder. Alcune funzioni di uso più ricorrente sono realizzate in circuiti integrati utili per costruire circuiti più complessi. In genere questi circuiti hanno la caratteristica comune della modularità cioè con più moduli uguali se ne può costruire uno con la stessa funzione ma con maggior numero di ingressi e di uscite. Al progettista conviene conoscerne la disponibilità e le potenzialità applicative di questi circuiti. L’analisi della loro struttura logica ne consente una piena comprensione ed è anche un ottimo esercizio di approfondimento delle tecniche fin qui esaminate. F4.1 Multiplexer o selettore di linee I multiplexer integrati si distinguono per la famiglia tecnologica di appartenenza, per numero di ingressi, di abilitatori, e per il tipo di circuito di uscita. L’integrato 74xx253 L’integrato 74xx253 è un ‘dual 1 of 4 data selector/multiplexer’. Esso contiene due selettori di 4 linee (1 of 4) ciascuno. Essi condividono i selettori. Le rispettive uscite 3state sono controllate ciascuna da un proprio abilitatore attivo al livello basso. Con i selettori si sceglie una tra 4 coppie di linee d’ingresso e la si invia sulle due linee d’uscita. La figura F4.1 mostra la piedinatura e lo schema funzionale di questo integrato. 13 12 11 10 Figura F4.1 Integrato 74253. 2 14 I3 I2 I1 I0 S1 15 OE2 3 4 5 6 S0 I3 I2 I1 I0 b) a) Y2 Y1 9 7 OE1 1 VCC = 16 GND = 8 Espansione Se dai due mux nello stesso integrato se ne vuole ottenere uno con doppio numero di linee di ingresso si procede come in figura F4.2. Si collegano tra loro le due uscite (il che è consentito perché sono uscite 3-state e perché se ne abiliterà una sola alla volta). Dei due ingressi delle OR che vanno a controllare gli ingressi di abilitazione, uno è usato da abilitatore OE di tutto il circuito, l’altro è usato come ulteriore ingresso di selezione S2: poiché questo giunge naturale alla OR che controlla il circuito a) e negato all’altra, quando è S2 = 1 si abilita il mux b); e quando è S2 = 0 si abilita il mux a). 411 F4 • Circuiti combinatori integrati di base Figura F4.2 Utilizzazione dell’integrato 74253 come MUX 1 of 8. OE S2 I7 I6 I5 I4 S1 S0 I3 I2 I1 I0 OE2 I3 I2 I1 I0 b) a) Y2 Y1 OE1 Y Coerentemente con i valori assunti da S2S1S0 conviene rinominare come I7..4 gli ingressi di dato del mux abilitato da S2 = 1. Se le uscite dei due mux non fossero di tipo 3-state, per ottenere l’unica uscita richiesta occorrerebbe metterle in OR. Il circuito ottenuto è a sua volta espandibile con la stessa tecnica or ora proposta. F4.2 Decoder e Demultiplexer La tabella F4.1 definisce un decoder ‘da 2 a 4’ con abilitatore e uscite attivi al livello basso. Ora, presa una qualunque delle uscite –yk, si può osservare che quando è selezionata essa vale 1 se è E = 1 e 0 se E = 0. Si può perciò descrivere lo stesso dispositivo con la tabella F4.2, equivalente alla precedente tabella, e interpretare E come una linea di dato in ingresso D che viene indirizzata da S1S0 a una delle quattro uscite. Da questo punto di vista il decoder esegue la funzione opposta del multiplexer; da qui il secondo nome, demultiplexer, o brevemente, demux. – E S1 S0 y–3 y–2 y–1 y–0 Tabella F4.1 Tabella di decoder da 2 a 4. S1 S0 y–3 y–2 y–1 1 – E 1 x x 1 1 1 1 0 0 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 1 1 – E 1 – E 0 1 1 0 1 1 1 1 y–0 – E 1 1 1 1 1 Poiché questi dispositivi sono spesso utilizzati per selezionare chip di memoria o per instradare dati verso il giusto destinatario, il significato del codice posto sugli ingressi di selezione è il più delle volte quello dell’indirizzo parziale del dispositivo che si va a selezionare, perciò essi sono anche detti ingressi di indirizzo. Per lo stesso motivo una delle caratteristiche importanti per questo tipo di dispositivi è il ritardo di propagazione. L’integrato 74xx139 L’integrato 74xx139 è un “Dual 2-to-4 Line decoder/demux”. Esso contiene due circuiti logici identici e distinti il cui schema, insieme con l’indicazione dei numeri di pin, è riportato in figura F4.3 (Vcc e GND vanno ai pin 16 e 8). Per essi è valida la tabella F4.2. Nel caso di tecnologia LS, se il carico (RL e CL) è appropriato, il ritardo di propagazione va dai 24 ai 40 ns. Tabella F4.2 Tabella di demux da 1 a 4. Modulo F • Circuiti logici combinatori 412 Figura F4.3 Integrato 74139. S1 2(14) y3 7(9) S0 1(15) y2 6(10) y1 E 5(11) 3(13) y0 4(12) Espansione in parallelo Utilizzando le due sezioni dell’integrato si può ottenere un decoder da 3 a 8 linee. Si procede collegando in parallelo gli ingressi di selezione delle due sezioni e utilizzando gli abilitatori per una nuova linea di selezione S2. La figura F4.4 mostra lo schema del circuito di espansione. In esso ciascun abilitatore viene pilotato da una OR con due ingressi. Un ingresso di una OR e un ingresso dell’altra si collegano insieme e si utilizzano come unico abilitatore di tutto il circuito. Il terzo segnale di selezione S2 va direttamente alla OR che controlla la sezione ‘0’ del– l’integrato, mentre il suo complemento S 2 va all’altra OR che controlla la sezione ‘1’. In tal modo, a circuito abilitato, quando è S2 = 0 “funziona” la sezione ‘0’ le cui uscite resteranno indicate come –y3.... –y0, mentre con S2 = 1 è selezionata l’altra sezione le cui uscite vengono rinominate come –y7... –y4. Questa tecnica si può naturalmente applicare ad altri decoder indipendenti. Figura F4.4 Espansione in parallelo applicata al decoder 74139. E E S1 S0 S2 S1 S0 1 E S1 S0 0 y7 y6 y5 y4 y3 y2 y1 y0 Espansione con più livelli Si considerino 5 decoder ‘1 of 4’ (come quello di una sezione del 74xx139) e si utilizzino le 4 uscite di uno di essi per abilitare ciascuno degli altri 4 decoder (figura F4.5). Si useranno gli ingressi di selezione del decoder più a monte come S3 e S2 mentre i decoder più a valle condivideranno gli ingressi S1 e S0. In tal modo si ottiene un decoder da 4 a 16 linee che ha anche un abilitatore, quello del decoder più a monte. Si potrebbe applicare ancora la stessa tecnica controllando, da ciascuna delle 4 uscite dei decoder (3)...(0), un altro decoder da 2 a 4 linee e ottenendo così un decoder con 64 linee d’uscita e 6 di selezione. Il limite sta nell’aumento del ritardo con cui il circuito ottenuto risponde al cambiamento dei segnali in ingresso per cui il circuito potrebbe risultare non utilizzabile quando si richiedono prestazioni veloci. La tecnica di espansione con più livelli si può applicare naturalmente ad altri decoder integrati. 413 F4 • Circuiti combinatori integrati di base E S1 S0 E E S3 S2 E S1 S0 0 S1 S0 y3 y2 y1 y0 E S1 S0 S1 S0 E S1 S0 y3 (3) y2 y1 y0 y15 y14 y13 y12 y3 (2) y2 y1 y0 y11 y10 y9 y8 y3 (1) y2 y1 y0 y7 y6 y5 y4 y3 (0) y2 y1 y0 y3 y2 y1 y0 Figura F4.5 Espansione con più livelli del decoder 74139. L’integrato 74xx138 L’integrato 74xx138 è un “1 of 8 Line Decoder/Demux”. Esso ha tre abilitatori, attivi due a livello basso e uno al livello alto, tre ingressi di selezione, 8 uscite attive di livello basso. Espansione La disponibilità di più abilitatori rende semplice l’utilizzazione di due di questi integrati per ottenere, con una semplice espansione in parallelo, un decoder da 4 a 16 linee. Il quarto selettore si ottiene dall’abilitatore attivo al livello alto di uno collegato a un abilitatore attivo al livello basso dell’altro. L’integrato 4051 L’integrato 4051 è un “8-Channel Analog Multiplexer/Demultiplexer”. La figura F4.6 ne riporta uno schema funzionale e la piedinatura. Esso è costituito da un decoder ‘da 3 a 8’ e da 8 switch analogici (o transmission gate) i cui terminali ‘out/in’ sono collegati su un’unica linea X; il decoder controlla gli otto switch analogici chiudendone uno solo per volta. Nell’utilizzazione come multiplexer, X7...X0 sono gli ingressi di dato, X è l’uscita; e S2...S0 sono gli ingressi di selezione che decidono quale degli ingressi di dato può portare il suo segnale su X. X4 X5 X6 X7 1 5 2 4 in/out Vdd SW7 16 3 to 8 decoder SW6 SW5 S2 S1 S0 9 10 11 SW4 SW3 SW2 E VEE Vss 6 7 8 SW1 SW0 12 1514 13 in/out X2 X1 X0 3 X out/in Figura F4.6 Integrato 4051. Modulo F • Circuiti logici combinatori 414 Se si utilizza il dispositivo come demux, X è l’ingresso di dato, il cui segnale viene dirottato su una delle uscite X7...X0 dagli ingressi di selezione. L’ingresso E è un abilitatore attivo a livello basso; se è al livello 1 logico tutti gli switch vengono aperti (e i segnali di dato non passano). VDD e VSS sono i terminali di alimentazione; VEE regola i valori minimo e massimo consentiti per i segnali di dato; per esempio se VDD = 5 V, VSS = 0 V e VEE = –5 V il segnale analogico può assumere valori da + 5 V a – 5 V. Ciascun switch, quando è in conduzione, ha una resistenza di qualche centinaio di ohm, mentre quando è aperto lascia passare correnti di dispersione molto piccole. F4.3 Codificatore con priorità I3 I2 I1 I0 B1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 Tabella F4.3 Codifiche corrispondenti all’attivazione di un solo tasto. Un codificatore produce in uscita il codice binario di n bit corrispondente a quello dei suoi 2n ingressi che è stato attivato. Si pensi per semplicità a un dispositivo (il codificatore) che debba produrre il codice di due bit del tasto che viene premuto su un tastierino con solo 4 tasti, T0, T1, T2, T3. Supponendo che l’attivazione di un tasto porti a un livello alto il conduttore a esso collegato, il codificatore dovrebbe funzionare secondo la tabella F4.3. Se il tastierino avesse 8 tasti il codificatore dovrebbe produrre codici di 3 bit, B0 se i tasti fossero 16 i bit dovrebbero essere 4, e così via. Quando i tasti sono numerosi sia l’hardware della tastiera che il progetto del 0 codificatore si complicano a causa del gran numero di variabili. In questo caso 1 l’hardware si organizza in una matrice di conduttori isolati con un interruttore a 0 ciascun incrocio di una riga con una colonna, ciascun interruttore controllato 1 dalla pressione di un tasto stabilisce quando è chiuso il contatto tra la riga e la colonna su cui è piazzato e il tutto viene controllato da un sistema sequenziale o a programma. Quando i tasti sono pochi sia l’hardware della tastiera che il progetto del codificatore non sono complicati, tuttavia un dispositivo che funzioni secondo la tabella F4.7 non è sufficiente perché non tiene conto dei seguenti problemi: l l l Ei I3 I2 I1 I0 0 x x x x 1 0 0 0 0 1 0 0 0 1 1 0 0 1 x 1 0 1 x x 1 1 x x x Tabella F4.4 Tabella di un encoder con priorità. capita spesso di schiacciare insieme senza volerlo più tasti; quando non si schiaccia alcun tasto il codice in uscita deve essere diverso da qualunque altro codice; il dispositivo così concepito non ha la caratteristica della modularità. Il primo problema si risolve stabilendo che nel caso di più ingressi contemporaneamente attivi il codice prodotto sia quello del tasto cui è assegnato il numero più alto. Il dispositivo diviene così un codificatore con priorità (priority encoder). Il secondo problema pone la necessità di un ulteriore bit in uscita che segnali se il codice in uscita corrisponde effettivamente a un tasto attivo in quel momento. Questa uscita, indicata con GS (segnale di gruppo), non è altro che la OR degli ingressi I3..I0. Il terzo problema si risolve introducendo in ingresso un abilitatore Ei che abiliti il circuito a produrre i suoi codici e aggiungendo un ulteriore uscita E0 B1 B0 E0 GS attiva solo quando il dispositivo è abilitato mentre gli altri ingressi sono non attivi. Quest’ultimo segnale sarà usato per abilitare o no un 0 0 0 0 eventuale altro codificatore con priorità inferiore. 0 0 1 0 Si concepisce così la tabella F4.4; in essa la prima riga indica che 0 0 0 1 se il dispositivo è disabilitato le sue uscite sono tutte non attive; in 0 1 0 1 particolare la disabilitazione si propaga sull’uscita E0. Nelle altre righe il dispositivo è abilitato: nella seconda riga nessun ingresso Ii è 1 0 0 1 attivo, GS segnala il fatto con uno 0 e contemporaneamente l’uscita 1 1 0 1 E0 = 1 può abilitare un eventuale altro codificatore di priorità immediatamente inferiore; nelle righe sottostanti qualche tasto è attivato, GS vale 1, E0 = 0 disabilita l’eventuale altro codificatore di priorità più bassa e B1B0 fornisce il codice del tasto attivato. 415 F4 • Circuiti combinatori integrati di base Le x in questa tabella non vanno confuse con condizioni di indifferenza per le funzioni: esse infatti indicano più combinazioni delle variabili di ingresso. Espansione Con lo schema di figura F4.7 da due priority encoder se ne ottiene uno con un doppio numero di ingressi. Esso si può ricavare dalle seguenti considerazioni. 1. Stabilito che il codificatore (a) deve avere priorità su (b) e rinominati con I7, I6, I5, I4 i suoi ingressi, si collega E oa con Eib, così se (a) sta ponendo in uscita un codice disabilita (b); se invece (a) è abilitato ma gli altri suoi ingressi sono inattivi, abilita (b). Ei Ei I7 I6 I5 I4 I3 I2 I1 I0 GS (a) Figura F4.7 Espansione di un encoder con priorità. GS B1 B0 B2 E0 B1 GS Ei I3 I2 I1 I0 I3 I2 I1 I0 (b) B0 B1 B0 E0 E0 2. Il nuovo segnale di gruppo deve indicare che su uno o sull’altro dei due codificatori c’e un codice valido, dunque è GS = GSa + GSb. 3. Occorre disporre di un terzo bit B2 in uscita e ottenere da questo e dai segnali B1 e B0 dei due encoder i codici corrispondenti agli ingressi attivati. Poiché B2 deve valere 1 tutte le volte che su (a) c’è un codice valido, altrimenti deve valere 0, è B2 = GS. 4. Se GSa = 1 i codici B2B1aB0a corrispondono correttamente agli ingressi I7, I6, I5, I4 e contemporaneamente sono B1b = B0b = 0; se GS = 1 ma GSa = 0 sono validi i codici formati da B2 B1bB0b mentre B1a = B0a = 0. Dunque si deve porre B1 = B1a + B1b e B0 = B0a + B0b. Il dispositivo così ottenuto dispone ancora dei segnali GS ed E0 e perciò è a sua volta adatto alla espansione. 8 Vss 5 4 3 2 1 13 12 11 10 16 D1 E0 15 D7 3 2 D6 E0 15 1 D4 D3 D2 GS 14 13 12 A2 6 11 D1 A1 10 D0 A0 7 9 16 VCC Q2 6 Q1 7 9 Vdd 4532 Ei 4 Q0 D0 5 14 D5 D4 D3 D2 GND GS D7 D6 8 a) D5 74LS148 b) Figura F4.8 Priority encoder integrati. Modulo F • Circuiti logici combinatori 416 L’integrato 4532 L’integrato CMOS 4532, figura F4.8 a, è un “8-BIT Priority Encoder”, con ingressi e uscite tutti attivi al livello alto. L’espansione a 16 ingressi viene fatta in modo del tutto simile a quello sopra descritto. L’integrato 74xx148 L’integrato TTL 74xx148, figura F4.8 b, è un priority encoder con 8 linee di ingresso, tre linee d’uscita per il codice binario, un ingresso di abilitazione, i segnali E 0 e GS per l’espansione. Ingressi e uscite sono tutti attivi al livello basso. F4.4 Decoder-driver per display con 7 segmenti Per visualizzare cifre decimali, o anche esadecimali, si ricorre a dispositivi a LED o a LCD, nei quali ciascuna cifra viene costruita mediante segmenti che si illuminano o si scuriscono disegnando così la cifra richiesta. Esistono integrati adatti al controllo di display a LED a catodo comune, o ad anodo comune, altri ancora sono adatti al controllo di display a LCD. Display a LED In un display a sette segmenti costruito con LED (figura F4.9) i diodi sono disposti in modo da formare, se tutti accesi, la cifra 8. Figura F4.9 Struttura di display con 7 segmenti a LED. a a f b f b g g a f b g c e e c e c d d Anodo Comune d Catodo Comune Ciascuno dei segmenti è costituito da uno o più LED e tutti i segmenti sono collegati insieme dal lato del catodo o dal lato dell’anodo. Nel tipo a catodo comune il catodo va collegato a massa e i segmenti si accendono se il loro terminale viene collegato attraverso un adeguato resistore a una tensione positiva. Nel tipo ad anodo comune l’anodo va collegato a una tensione positiva e i catodi vanno collegati a massa attraverso un resistore. I dispositivi di questo tipo sono robusti, poco sensibili alle condizioni di temperatura e offrono una buona visibilità della cifra in essi rappresentata, però richiedono per ciascun segmento una corrente dell’ordine di una decina di mA, con conseguente consumo delle batterie eventualmente usate. Display a cristalli liquidi, LCD I display a LCD sono più delicati, il range di temperatura richiesto per il loro funzionamento è più ristretto, le cifre rappresentate sono meno visibili, devono essere controllati con impulsi senza componente continua; in compenso richiedono correnti molto basse. Essi sono composti da due superfici di vetro separate da uno strato di circa 10 μ m di un materiale che ha caratteristiche intermedie tra quelle di un cristallo e quelle di un liquido e che agisce diversamente sulla luce polarizzata a secondo che sia o no sottoposto a un campo elettrico. La superficie posteriore dell’LCD, backplane, è in genere riflettente e su 417 F4 • Circuiti combinatori integrati di base di essa è depositato un sottile strato conduttore, sull’altra superficie sono depositati dei segmenti di conduttore, tanto sottili da essere trasparenti, ciascuno collegato a un suo terminale. Il backplane costituisce l’elettrodo comune. Sui due vetri sono inoltre applicate due pellicole polarizzanti della luce ruotate di 90 gradi l’una rispetto all’altra. In assenza di campo elettrico la luce attraversa l’LCD che invece sotto l’azione di un campo elettrico appare oscurato. L’applicazione di un campo elettrico costante danneggia però l’LCD; una componente continua maggiore di 100 mV applicata tra il piano posteriore e un qualunque suo segmento sulla superficie anteriore lo renderebbe definitivamente opaco. Per questo motivo i segmenti dell’LCD che si vogliono visualizzare e il backplane devono essere pilotati da due segnali a onda quadra in controfase (e quindi uno negato rispetto all’altro) di frequenza compresa tra i 30 e i 150 Hz. La quantità di energia consumata dagli LCD è molto inferiore a quella dei display a LED che perciò sono stati sostituiti dagli LCD. Gli integrati 74LS47 e 74LS48 Gli integrati 74LS47 e 74 LS48 sono “Decoders/Drivers BCD/7-Segment” per display a LED, figura F4.10. Il primo è adatto per i display ad anodo comune, il secondo per quelli a catodo comune. Nelle rispettive tabelle della verità, del tutto simili, le funzioni da a a g del secondo sono esattamente il complemento di quelle del primo. La tabella F4.5 si riferisce al circuito 74LS47, in essa H e L indicano i livelli logici basso (Low) e alto (High). 3 4 LT RBI 6 2 1 7 B3 B2 B1 B0 Vcc=16 GND=8 g f e d c b a 14 15 9 10 11 12 13 3 4 LT RBI 6 2 1 7 B3 B2 B1 B0 4 Vcc=16 GND=8 BI/RBO g f e d c b a BI/RBO 74LS47 14 15 9 10 11 12 13 Figura F4.10 Integrati decoder/driver BCD/7 segmenti. 4 74xx48 LT RBI B3 B2 B2 B0 H H L L L L H L H x L L L H H H H x L L H L H L H x L L H H H L L H x L H L L H H L H x L H L H H L H H x L H H L H H H H x L H H H H L L H x H L L L H L L H x H L L H H L H x H L H L H H x H L H H H H x H H L L H H H x H H L H H L H x H H H L H H H H L L L L H x H H H H H H H H H H H H BI / RBO a b c d e f g Note L L L L L H 0 L L H H H H 1 L H L L H L 2 L L H H L 3 L H H L L 4 L L H L L 5 L L L L L 6 L H H H H 7 L L L L L 8 L L H H L L 9 H H H L L H L H H L L H H L L H H H L L H H L H L L blank x x x x x x L H H H H H H H BI H L L L L L L H H H H H H H RBO L x x x x x H L L L L L L L LT Tabella F4.5 Tabella dell’integrato 7447. Modulo F • Circuiti logici combinatori 418 Oltre agli ingressi per il codice BCD, B3 B2 B1 B0, l’integrato ha altri due ingressi, LT (Lamp Test) ed RBI (Ripple Blanking Input) e un ingresso/uscita BI / RBO (Blanking Input / Ripple Blanking Output). Attivando LT (livello L), tutti i LED si devono accendere: ciò indica che il display funziona correttamente. Attivando BI tutte le uscite vengono disattivate spegnendo così tutti i LED. RBI ed RBO vengono utilizzati quando si mettono insieme più decoder. Uso delle funzioni RBI e RBO Quando RBI è attivo (L), e B3B2B1B0 = 0000, il display viene spento e il valore di RBI si propaga sull’uscita RBO. Per visualizzare numeri con più digit si devono mettere uno accanto all’altro più display e i relativi decoder. RBI ed RBO sono stati progettati per evitare di visualizzare gli zero (blanking = cancellare) non significativi, cioè gli zero che in un numero intero precedono la prima cifra non nulla o quelli che dopo la virgola seguono l’ultima cifra non nulla. Si consideri per esempio il circuito di figura F4.11 a e si supponga che in ingresso ci sia il numero di 4 digit 0092: poiché è RBI 3 = 0, la prima cifra 0 non si accende e RBO 3 = 0; poiché RBI2 è collegato a RBO3 anche la seconda cifra con il valore 0 resta spenta; il numero è dunque visualizzato come 92. Figura F4.11 Uso di RBI e RBO per spegnere gli zero non significativi. GND RBI3 B3 B 2 B 1 B 0 RBO3 7 RBI2 B3 B2 B1 B0 RBO2 a...g 7 RBI1 B3 B2 B1 B0 RBO1 a...g 7 RBI0 B3 B2 B1 B0 , a...g 7 a) b) B3 B2 B1 B0 RBI–1 , RBO–1 a...g 7 B3 B2 B1 B0 RBI–2 RBO–2 a...g 7 B3 B2 B1 B0 RBI–3 RBO–3 a...g 7 B3 B2 B1 B0 RBI–4 RBO–4 GND a...g 7 Nel caso di cifre frazionarie il collegamento tra gli RBI e RBO (figura F4.11 b) deve partire dalla cifra meno significativa; in tal modo, per esempio, il numero 0.1200 sarà visualizzato come .12. Il percorso dei collegamenti RBI-RBO dalla forma ondeggiante spiega il motivo del termine inglese “ripple”. L’integrato 9368 L’integrato 9368 è un decoder BCH-7 segmenti a catodo comune. BCH sta per Binary Code Hexadecimal, esso cioè traduce il numero binario acquisito in un codice adatto per la sua visualizzazione in esadecimale su un display a catodo comune (le sue uscite a...g sono attive a livello alto) e, quando attive, si comportano come generatori di corrente da 20 mA, perciò si possono direttamente collegare (senza resistori) ai pin del display. La figura F4.12 mostra lo schema funzionale del circuito e i caratteri esadecimali corrispondenti ai codici binari. In questo circuito il codice in entrata passa inizialmente attraverso 4 latch controllati dall’abilitatore LE attivo al livello basso. LE sta per Latch Enable. 419 F4 • Circuiti combinatori integrati di base 3 5 LE RBI 6 2 1 7 B3 B2 B1 B0 VCC = 16 GND = 8 g f e d c b a 14 15 9 10 11 12 13 BI/RBO 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Figura F4.12 Integrato 9368 e sue rappresentazioni dei codici esadecimali. 4 Dei latch ci si occuperà più avanti, qui è sufficiente sapere che “latch” significa serratura con scatto: quando la porta di un appartamento si chiude a causa d’una corrente d’aria, resta chiusa e l’evento resta così memorizzato; la porta però non risponde più alle sollecitazioni finché il meccanismo non viene sbloccato. In elettronica un latch è un dispositivo che quando è abilitato (LE attivo) scatta ad ogni nuovo valore presente sul suo ingresso di dato e quando è disabilitato (LE non attivo) non sente più i cambiamenti su quell’ingresso ma mantiene in uscita l’ultimo valore memorizzato. Con questa funzione l’integrato 9368 consente di effettuare letture del valore di un dato che sta velocemente cambiando. Per esempio se il dato proviene da un cronometro è possibile effettuare letture di tempi parziali ponendo di volta in volta il pin3, LE a livello alto, cioè disabilitando i latch interni. Gli integrati 4543 e 74HCT4543 Gli integrati 4543 e 74HCT4543 sono “BCD to 7-Segment Latch/Decoder/Driver for LCD” realizzati entrambi in tecnologia CMOS; il secondo è compatibile TTL. La figura F4.13 ne riporta la piedinatura, lo schema funzionale e le cifre formate in corrispondenza agli ingressi BCD da 0 a 9. Per gli altri valori le uscite restano non attive. 4 2 3 5 D C B A 6 7 1 Ph BL LE Vdd=16 Vss=8 9 10 11 12 13 15 14 a b c d e f g D C B A 9 Display 10 Driver 11 12 13 15 14 BCD To 7-Seg. Decoder Latch a b c d e f g LE BL Ph 4543 0 1 2 3 4 5 6 7 8 9 BL è un ingresso di Blanking ed è attivo al livello alto, LE è il latch enable ed è attivo al livello alto. Con Ph = 0 le uscite a...g sono attive al livello alto e il circuito può pilotare display a LED con catodo comune. Con Ph = 1 le uscite a...g si invertono, cioè sono il complemento di quelle ottenute con Ph = 0, sono attive al livello basso e possono pilotare display a LED con anodo comune. Per pilotare un display a LCD l’ingresso Ph (fase), altre volte indicato con DF (Display Frequency), deve ricevere un’onda quadra e deve anche essere connesso al backplane del display. Figura F4.13 Integrato 4543, sua struttura, visualizzazioni. Modulo F • Circuiti logici combinatori 420 BCD to 7seg. decoder a' b' c' d' e' f' g' a a b c d e f g Ph b f g' g g e c Ph +5 g-Ph –5 d backplane Figura F4.14 Logica del display driver dell’integrato 4543, ed esemplificazione del controllo sul segmento g. Dal punto di vista logico le cose funzionano così (figura F4.14): le uscite, a'...g', del circuito di decodifica interno all’integrato vanno ciascuna a una porta XOR a due ingressi; all’altro ingresso delle XOR va il segnale Ph; se ora, per esempio, si ha g' = 1, la XOR si comporta come un negatore del segnale Ph, la sua l’uscita g sarà un’onda quadra di fase opposta a quella di Ph, la tensione applicata tra l’elettrodo g e il backplane del display, g – Ph, sarà un’onda quadra di ampiezza doppia rispetto a quella di Ph, e il segmento g è reso visibile. Se invece g' = 0 l’uscita g della XOR sarà uguale a Ph, tra backplane ed elettrodo risulterà applicata una differenza di potenziale uguale a 0, e il segmento viene nascosto. F4.5 Generatore-verificatore di parità I sistemi digitali di trasmissione e ricezione di dati devono anche verificare che la trasmissione avvenga senza errori. Una verifica consiste nel controllare su ciascuna parola ricevuta, se il suo numero di bit di valore 1 è pari o dispari. Tra ricevitore e trasmettitore si stabilisce preliminarmente qual è il numero di bit di ogni parola trasmessa, si stabilisce di aggiungere in coda a ciascuna parola un bit di parità e se il numero complessivo di 1 di ciascuna parola più il bit di parità deve essere pari o dispari. Per esempio, stabilito che ciascuna parola è fatta di 4 bit più uno di parità, e che la parità deve essere pari, la parola 0111 viene trasmessa come 10111; il bit di parità in questo caso deve valere 1 per rendere pari il numero complessivo di bit; se invece si stabilisse una parità dispari la parola da trasmette è 00111. Per potere effettuare il controllo di parità il circuito che trasmette deve aggiungere a ogni parola il bit di parità e il circuito che riceve deve verificare la parità della parola ricevuta. Si supponga ora di voler calcolare se il numero di 1 contenuti in una parola AB di due soli bit è dispari. La funzione d = A + B vale 1 proprio se in AB il numero di 1 è dispari (e vale 0 nel caso opposto) e il codice di 3 bit dAB avrà perciò un numero pari di 1. La funzione p = d indica invece con un 1 che AB ha parità pari, e il codice dAB contiene un numero dispari di 1. Se si è stabilito che ogni parola, incluso il bit di parità, deve avere una parità dispari si dovrà spedire pAB se invece la parità deve essere pari la parola da spedire sarà dAB. Bit di parità ESEMPIO 1 Si è stabilito che ogni parola di due bit più il bit di parità deve avere un numero pari di bit. Si calcoli il bit di parità da aggiungere a ciascuna parola del messaggio 00 10 11 01 e si scriva il messaggio che deve essere ricevuto. ■ l Calcolo del bit di parità pari: 00 → d = 0; 10 → d = 1; 11 → d = 0; 01 → d = 1; l messaggio in ricezione: 000 110 011 101. 421 F4 • Circuiti combinatori integrati di base Il discorso ora fatto è valido anche se la lunghezza delle parole da trasmettere è di 3 bit: la funzione d = A + B + C (tabella F2.2) segnala con un 1 che ABC contiene un numero dispari di 1 e con uno 0 che ne contiene un numero pari, perciò se si usa una parità pari ogni parola deve essere composta come dABC.... Poiché per la XOR valgono le proprietà associativa e commutativa è possibile collegare in cascata XOR con tre ingressi per ottenere il calcolo della parità su parole con più bit. L’integrato 74HCT280 L’integrato 74HCT280 è un “9-bit Odd/Even Parity Generator/Checker” (generatore/verificatore di parità dispari/pari). La documentazione tecnica dice che esso contiene 4 XOR e una XNOR ciascuna con tre ingressi, collegate come in figura F4.15. La figura riporta anche l’assegnazione dei pin. L’uscita e (even, pari) è il complemento di d (odd, dispari). La XNOR serve a generare la funzione e. Con un numero pari di 1 in ingresso è e = 1 e d = 0, viceversa sono e = 0 e d = 1. Se la parola su cui si vuole calcolare la parità ha un numero di bit inferiore a 9 gli ingressi non utilizzati vanno collegati a massa per evitare l’inserimento casuale di altri 1. 74xx280 8 9 10 11 12 13 1 2 4 A B C D E F G H I A B C e 5 d 6 Vcc=14, GND=7 D E F G H I Figura F4.15 Integrato 74280, e sua struttura interna. y1d d y2d e y3d Espansione Si può riprodurre lo schema di espansione di figura F4.15 collegando le uscite d (XOR) di 2 o più integrati 74280 ad altrettanti ingressi di un’altra XOR o di un altro integrato 74280. La cosa funziona altrettanto bene se si ricorre a un numero pari di uscite e. Nel primo caso si ottiene la disparità complessiva delle parole in ingresso, nel secondo caso la parità. F4.6 Comparatore Il circuito di figura F4.16, simile a quello di figura F1.19 ma con le uscite attive al livello alto, realizza la funzione di confronto tra i due bit in ingresso. Il confronto tra due numeri di n bit si ottiene utilizzando n di questi blocchi opportunamente collegati ad altre porte logiche. Si noti innanzi tutto che, se si vuole fare un veloce confronto tra due numeri aventi lo stesso numero di cifre, conviene confrontare ordinatamente le singole cifre dei due numeri cominciando dalle più significative. Se se ne trovano due che sono diverse il confronto si conclude poiché il numero più grande è quello con la cifra maggiore. Se le cifre confrontate sono uguali si passa a confrontare le successive. Se infine anche le ultime cifre sono uguali lo sono anche i due numeri. Si confrontino i numeri 99998888758466666 e 99998898758466666. ■ Si parte dalle cifre più significative; si incontrano quattro coppie di 9, due coppie di 8, poi un 8 e un 9, dunque il numero più grande è il secondo. ESEMPIO 2 Modulo F • Circuiti logici combinatori 422 Figura F4.16 Circuito logico che confronta due bit. y A>B A y A=B B y A<B Il discorso è valido qualunque sia la base del sistema di numerazione posizionale. In particolare un numero binario è più grande dell’altro se i bit più significativi lo sono, oppure, nel caso questi risultino uguali, se i successivi bit più significativi lo sono ecc. Il ragionamento corrisponde a un circuito logico che abilita il confronto tra i bit via via meno significativi man mano che trova uguali i bit superiori, e che fa la OR dei risultati yA>B dei vari blocchi elementari usati. Detti a = An...Ak ...A0 e b = Bn...Bk...B0 i due numeri binari, e Ya<b, Ya = b, Ya>b le uscite del circuito comparatore, si possono trarre le seguenti conclusioni: l l l si deve avere Ya = b = 1 se tutte le coppie di cifre (Ak, Bk) dello stesso peso sono uguali. Ciò significa che Ya = b deve essere il prodotto logico di tutte le uscite yk A = B; deve risultare Ya>b = 1 se yn A>B, oppure se yn A = B = 1 e yn-1 A>B, e così via… deve risultare Ya<b = 1 se yn A<B, oppure se yn A = B = 1 e yn-1 A<B, e così via… L’integrato 74HCT85 Figura F4.17 Espansione del comparatore 7485. L’integrato 74HCT85, figura F4.18 a, è un comparatore di numeri di 4 bit con ingressi di espansione IA>B, IA<B e IA = B che vengono “interrogati” se i numeri A e B in entrata sono uguali. Se gli ingressi di espansione non vengono utilizzati del tutto, conviene configurarli rispettivamente con 001; se serve solo un bit in più si utilizzano IA>B e IA<B come bit meno significativi e si impone IA = B = 0. A24...A21 a B24...B21 b ya<b IA>B IA<B IA=B ya=b A20 B20 A9...A6 B9...B6 A5 B5 a #4 #1 ya>b b ya<b IA>B IA<B IA=B ya=b A4...A1 a B4...B1 b ya<b IA>B IA<B IA=B ya=b A0 B0 #0 Espansioni ya>b ya>b A3 B3 A0 B0 IA>B IA<B IA=B ya>b ya<b ya=b Uno schema di espansione del comparatore 7485 si realizza mediante una cascata di integrati, innestando le uscite del dispositivo che confronta il gruppo di bit meno significativo sugli ingressi di espansione del dispositivo che confronta il gruppo di bit immediatamente più significativo. Un altro modo per ottenere un comparatore più capace, otre che più veloce, è quello riportato nello schema di figura F4.17 dove le uscite ya>b e ya<b degli integrati più a monte sono utilizzate come ingressi Ak e Bk del comparatore più a valle. Si può così ottenere un comparatore di numeri da 25 bit con un ritardo nella risposta molto ridotto rispetto a quello di un corrispondente comparatore realizzato con integrati collegati in cascata. L’integrato 74HCT688 L’integrato 74HCT688, figura F4.18 b, è un comparatore di numeri di 8– bit dotato solo di un abilitatore G e una sola uscita YA = B entrambi attivi al livello logico basso. 423 F4 • Circuiti combinatori integrati di base Il suo schema interno presenta due gruppi di 4 XOR che confrontano bit a bit rispettivamente i bit A7..A4 con i bit B7..B4 e A3..A0 con B3..B0; le uscite di ciascun gruppo vanno in una OR costruita con due NOR a 4 ingressi e una NAND a tre ingressi, uno dei quali è abilitato da G. Se il dispositivo è disabilitato o se in una o più coppie AiBi i bit sono diversi, la loro XOR dà 1 e la OR dà un 1 in uscita. Se il dispositivo è abilitato e in ciascuna coppia AiBi i bit sono uguali, l’uscita del dispositivo dà 0. A=B0 A<B0 A>B0 19 Vcc B3 B2 B1 B0 A3 A2 A1 A0 A<Bi A=Bi A>Bi GND Vcc Q7 Q6 Q5 Q4 Q3 A2 A1 A0 P7 P6 P5 P4 P3 P2 P1 P0 G GND 1 14 11 9 15 13 12 10 2 3 4 8 20 18 16 14 12 9 7 5 3 17 15 13 11 8 6 4 2 1 10 74LS688 16 74LS85 Figura F4.18 Circuiti comparatori integrati: a) 74LS85; b) 74LS88. P=Q b) 6 7 5 a) Espansione Utilizzando due comparatori 74688 si collega l’uscita di uno sull’abilitatore dell’altro. Si ottiene un comparatore di numeri di 16 bit: quello più a monte abilita il secondo se è a sua volta abilitato e se i codici sui suoi ingressi sono uguali; il secondo integrato dà in uscita uno zero se anche i suoi codici in entrata sono uguali. La cosa può ripetersi abilitando il primo integrato con l’uscita di un altro comparatore ancora più a monte e così via. In alternativa, e se si devono usare più di due comparatori, conviene realizzare la OR delle loro uscite. F4.7 Sommatori e generatori di riporto Full adder Si consideri l’operazione di addizione di due numeri binari, a e b, di n cifre. Si comincia dalle cifre meno significative: A0 + B0 = S0 con riporto C1, si continua con A1 + B1+ + C1 = S1 con riporto C2, e così di seguito (figura F4.19). Le operazioni si ripetono con le stesse regole partendo dalla cifra meno significativa. Per esempio alla somma delle cifre di posto 2, A2 + B2, va aggiunto il riporto C2 ottenuto dalla somma delle cifre di posto 1; il risultato dà un bit di somma, S2, e un bit di riporto, C3. Il numero di due bit C3S2 è proprio il risultato dell’addizione A2 + B2 + C2. La tabella F4.6 definisce le funzioni di riporto e di somma delle cifre di un generico posto k ricavate semplicemente dalla somma dei bit in ingresso. Per esempio nell’ultima riga si ha Ak + Bk + Ck = 11b, dunque Ck + 1 = 1 e Sk = 1. Il circuito che esegue queste funzioni è un full adder. Ck Bk Ak Ck+1 Sk 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 Tabella F4.6 Funzioni di un full adder. Figura F4.19 Operazione di addizione con 4 cifre. C3 A3 B3 C2 A2 B2 C1 A1 B1 A0 + B0 = C4 S3 S2 S1 S0 Ck+1 Ak Bk Ck Figura F4.20 Circuito logico di un full adder. Sk Modulo F • Circuiti logici combinatori 424 Le forme algebriche per le due funzioni si ricavano direttamente dalla tabella considerando separatamente e poi sommandoli i casi con Ck = 0 e Ck = 1: – – Ck+1 = Ck · AkBk + Ck · [(AkBk) + (Ak + Bk)] = Ck ·AkBk + Ck ·AkBk + Ck · (Ak + Bk) – Sk = Ck · (Ak + Bk) + Ck · (Ak + Bk) Si ottengono così le due espressioni: Ck + 1 = Ak · Bk + Ck · (Ak + Bk) [F4.1] Sk = Ck + Ak + Bk [F4.2] e il corrispondente circuito di figura F4.20. In esso si riconoscono due moduli identici contenenti una XOR e una AND le cui funzioni sono quelle di un sommatore senza riporto in entrata, detto half adder. Ripple adder Con più full adder si possono realizzare sommatori di numeri con più bit. Con lo schema di figura F4.21 si ottiene un sommatore di due numeri, ciascuno di 4 bit. Ciascun full adder passa il suo riporto uscente al full adder immediatamente più significativo. Il nome ripple adder di questo sommatore discende dall’andamento ondeggiante del collegamento tra i riporti. In un ripple adder il giusto risultato è però disponibile solo dopo che il riporto del primo elemento abbia avuto effetto sul secondo, e poi sul terzo e così via, perciò col crescere del numero di bit il ritardo diviene inaccettabile. Figura F4.21 Ripple adder. A3 B3 C3 C4 S3 A2 B2 C2 C3 A1 B1 C1 S2 C2 S1 A0 B0 C0 C1 S0 Sottrazione Un sommatore opera correttamente anche su numeri in complemento a due. Se perciò si vuole effettuare l’operazione A – B tra due numeri in codice binario occorre rappresentare – B nel suo codice complemento a due, poi si pongono A e – B sui rispettivi ingressi del sommatore. In figura F4.22 mediante le XOR si ottiene il complemento a 1 di B e lo stesso 1 che controlla le XOR si utilizza come riporto entrante sul sommatore, il che equivale ad aggiungere 1 al numero B 3 B 2 B1 B 0 , ottenendo così il codice in complemento a due di – B. Figura F4.22 Schemi di circuiti sottrattori in complemento a due: a) sottrattore a 4 bit; b) sommatoresottrattore. A 3 A2 A 1 A 0 B 3 B 2 B1 B 0 CO Sommatore a) S3 S2 S1 S0 A3 A2 A1 A0 B3 B2 B1 B0 CI=1 CO Sommatore b) S3 S 2 S 1 S 0 CI F4 • Circuiti combinatori integrati di base Generatore e propagatore di riporto L’espressione algebrica [F4.1] suggerisce che il riporto in uscita si genera quando Ak e Bk valgono entrambi 1, oppure si ottiene per propagazione del riporto di ingresso se Ak + Bk vale 1. Per questo motivo le due uscite di un half adder Gk = Ak · Bk e Pk = Ak + Bk sono detti generatore e propagatore di riporto. L’espressione del riporto in uscita diviene: con: Ck + 1 = Gk + Pk · Ck, [F4.3] Gk = Ak · Bk e Pk = Ak + Bk [F4.4] Queste funzioni si utilizzano nei circuiti di calcolo anticipato del riporto per sommatori di numeri binari con più cifre. Look ahead carry Se si utilizza più volte la relazione [F4.3], per ciascun riporto si può ottenere un’espressione di due soli livelli di propagazione. I circuiti che realizzano queste espressioni calcolano simultaneamente i vari riporti da passare agli ingressi dei full adder che perciò vedono in anticipo il riporto da utilizzare e danno ciascuno autonomamente il proprio risultato. Si applica dunque la relazione Ck + 1 = Gk + Pk · Ck al calcolo di C1, poi di C2, C3, e così via: C1 = G0 + P0C0; C2 = G1 + P1C1 = G1 + P1(G0 + P0C0) = G1 + P1G0 + P1P0C0; C3 = G2 + P2C2 = G2 + P2( G1 + P1G0 + P1P0C0) = G2 + P2G1 + P2P1G0 + P2P1P0C0; C4 = G3 + P3C3 = G3 + P3( G2 + P2G1 + P2P1G0 + P2P1P0C0 ) = = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2P1P0C0. Si vede che l’espressione finale per ciascun riporto di indice k + 1 si può costruire meccanicamente a partire dal generatore e dal propagatore di riporto di indice k: si inizia con Gk + PkGk-1, si aggiungono via via prodotti con un propagatore in più e con un generatore di indici sempre più bassi; l’ultimo termine è un prodotto di tutti i propagatori per C0: Ck + 1 = Gk + PkGk-1 + PkPk-1Gk-2 + PkPk-1Pk-2Gk-3 + … + PkPk-1...P1G0 + PkPk-1...P1P0C0 [F4.5] Più in generale, se si indica Cn come riporto entrante in un generico sommatore veloce, i riporti successivi saranno Cn + 1, Cn + 2,... , Cn + x. Per un sommatore a 4 bit con riporto in ingresso Cn si possono definire un generatore e un propagatore di riporto di gruppo: g = G3 + P3G2 + P3P2G1 + P3P2P1G0 e p = P3P2P1P0 per poi scrivere in modo più semplice l’espressione del riporto in uscita: Cn + 4 = g + pCn Il discorso si può estendere al caso di un sommatore di numeri di x bit e la relazione diviene: Cn + x = g + pCn [F4.6] Sommatori con look ahead carry All’interno di un sommatore con look ahead carry ciascun modulo di somma tra due bit produce il proprio generatore e il proprio propagatore di riporto che sono gli ingressi per il generatore di riporto anticipato, e da questo riceve il proprio riporto in entrata. 425 Modulo F • Circuiti logici combinatori 426 Integrato 74xx283 Il 74xx283 è un sommatore da 4 bit con look ahead carry. La figura F4.23 ne riporta la piedinatura. Espansione Utilizzando due integrati 74283 si collega l’uscita di riporto del meno significativo all’ingresso del più significativo. Si ottiene così un sommatore di numeri di 8 bit. Il collegamento tra gli integrati è di tipo ripple. Figura F4.23 Integrato 74283. Figura F4.24 Integrato xx182. 74LS283 5 3 14 12 A1 A2 A3 A4 6 2 15 11 B1 B2 B3 B4 7 C0 S1 S2 S3 S4 4 1 13 10 C4 9 Vcc=16; GND=8 40182 3 3 14 5 G0 G1 G2 G3 4 2 15 6 P0 P1 P2 P3 13 Cn CN+X CN+Y CN+Z 12 11 9 P G 7 10 Vcc=16; GND=8 Integrati 40182 e 74xx182 Gli integrati 40182 e 74xx182 sono generatori di riporto anticipato: il primo in tecnologia CMOS e il secondo in tecnologia TTL. Essi hanno la stessa piedinatura riportata in figura F4.24 e circuiti logici praticamente uguali. Gli ingressi sono un riporto – iniziale – – C , e 4 coppie di generatori e propagatori di riporto attivi al livello basso G 0, P0, G1 –n – – – – P–1, G2, P2, G3, P3. Le uscite sono – i riporti Cn + x, Cn + y, Cn + z, un generatore di riporto G e un propagatore di riporto P anch’essi attivi al livello basso. Per comprendere l’utilità di questi circuiti si supponga di disporre di 4 integrati sommatori veloci rispettivamente di x, y, z e w bit che abbiano come uscite anche il generatore e il propagatore del riporto più significativi si supponga di voler realizzare con essi un sommatore con un maggior numero di bit senza i ritardi dovuti all’espansione di tipo ripple. Si utilizza allora un xx182: si collega l’ingresso Cn del sommatore meno significativo con l’ingresso CN del generatore di riporto e si riportano ordinatamente le uscite g– e p– dei quattro sommatori sui corrispondenti ingressi del generatore di riporto. Questo– produce i riporti Cn + x, Cn + y, Cn + z per i tre sommatori più significativi e le fun– zioni G e P da utilizzare per una ulteriore espansione. In effetti Cn + x è il riporto calcolato in base a Cn e al generatore g e al propagatore di riporto p, del primo e meno significatico sommatore, è dunque il risultato di riporto della somma dei primi x bit e va passato all’ingresso del secondo sommatore, e così di seguito per Cn + y e Cn + z. La figura F4.25 mostra i collegamenti di 4 sommatori veloci di 4 bit con il generatore esterno di riporto. Ciascun sommatore provvede alla propagazione veloce del riporto al suo interno, mentre il circuito esterno di look ahead carry provvede alla propagazione veloce dei riporti tra i sommatori. Le uscite P e G servono per ulteriori espansioni. Si pensi a 4 gruppi, ciascuno costruito con un circuito come quello di figura F4.25, e ad un ulteriore integrato xx182 utilizzato per calcolare il riporto d’ingresso per ciascun gruppo, figura F4.26. Esso riceve lo stesso ingresso C0 del primo gruppo e i valori di P e G da ciascun gruppo, e passa i valori di Cn + x, Cn + y e Cn + z ai tre gruppi più significativi. 427 F4 • Circuiti combinatori integrati di base S15-12 A15-12 B15-12 g P G p S11-8 A15-8 B15-8 C12 p3 g3 g Cn+12 p S7-3 A7-3 B7-3 C8 g Cn+8 p2 g2 S3-0 A3-0 B3-0 C4 p p1 g1 g Cn+4 p Figura F4.25 Espansione di sommatori con generatore di riporto anticipato esterno. C0 p0 g0 Cn Figura F4.26 Sommatore a 64 bit, realizzato con gli integrati 74181 e 74182. In alternativa si può realizzare un’espansione di tipo ripple in cui il riporto uscente da ciascun gruppo è posto sull’ingresso di riporto del gruppo immediatamente più significativo. 74181 74181 74181 74181 74181 74181 74181 74181 74181 74181 74181 74181 Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G P 3 G3 P G Cn+z P2 G2 Cn+y P1 G1 74182 Cn+x P0 G0 Cn P3 G3 Cn+z P3 G3 P G 13 P3 G3 Cn+z P 3 G3 Cn+z P3 G3 Cn 74182 74182 12 11 Cn+z P2 G2 Cn+y P1 G1 74182 P 3 G3 Cn+z P2 G2 P G Cn+y P1 G1 74182 Cn+x P0 G0 Cn 14 F4.8 Unità Aritmetico Logica (ALU) / Generatore di Funzioni Le 16 funzioni definibili tra due variabili binarie si possono applicare bit a bit su due parole a e b aventi lo stesso numero di bit. Per esempio se a e b sono dati di 8 bit, a · b significa A7 · B7, A6 · B6, ..., A0 · B0. Con le conoscenze fin qui acquisite si può concepire un dispositivo dotato di selettori che opera su due parole della stessa lunghezza in base alle funzioni selezionate.Una unità aritmetico logica (ALU) è un circuito che oltre alle 16 funzioni logiche esegue alcune operazioni di calcolo aritmetico disponendo dei necessari sommatori, di un ulteriore ingresso di riporto dei necessari selettori per scegliere la funzione che si vuole sia eseguita. Gli integrati 74181 e 40181 Gli integrati 74181 e 40181 sono unità aritmetico logiche / generatori di funzioni. Essi operano su due parole da 4 bit di ingresso, A3A2A1A0 e B3B2B1B0 e sul riporto Cn. Le operazioni logiche vengono eseguite bit a bit, cioè tra A3 e B3, A2 e B2 ecc.; le operazioni aritmetiche sono invece eseguite sulle due parole da 4 bit calcolando anche i riporti. – La – figura F4.27 riporta la piedinatura identica nei due integrati. Si notino le uscite P e G per l’espansione con generatore di riporto esterno. Il dispositivo ha cinque ingressi di selezione: con l’ingresso M si seleziona il tipo di funzione da eseguire, logica se M = H, o aritmetica se M = L; con i selettori S3, S2, S1, S0, si sceglie la particolare funzione/operazione aritmetica. 10 Cn+x P0 G0 Cn Co Modulo F • Circuiti logici combinatori 428 La tabella F4.7 riporta le funzioni corrispondenti a ciascuna selezione. In essa dati e uscite non di riporto sono considerati attivi al livello alto mentre i riporti in entrata e in uscita sono attivi al livello basso. Le operazioni logiche sono indicate con i segni consueti (il + indica OR, i segni ·, AND, sono sottintesi). Il segno ‘–’ indica sottrazione in complemento a due, e ‘più’ indica l’operazione di addizione. Per esempio, con MS3S2 S1S0 = 00000 l’operazione scelta è AplusC – n, e se Cn = 0 c’è riporto in entrata e il risultato è Aplus1. A – B si ottiene come A + B + Cn, ciò richiede che Cn sia attivo. Questi integrati dispongono anche di un’uscita UA = B ricavata come AND open-collector delle uscite che segnala con un 1 l’uguaglianza delle due parole in ingresso. Questa funzione va usata selezionando l’operazione aritmetica AminusB con un riporto in ingresso Cn = 1 (non attivo) così se A = B si ottiene F3F2F1F0 = 1111. Per lo stesso circuito è data anche una seconda tabella valida quando siano considerati come attivi al livello basso i dati e le uscite, e attivi al livello alto i riporti. Per questa seconda tabella si rimanda al data sheet del dispositivo. Dati attivi alti 74LS181 8 3 4 5 6 7 M S3 S2 S1 S0 CN 18 20 22 1 B3 B2 B1 B0 19 21 23 2 A3 A2 A1 A0 P G 15 17 S3 S2 16 14 L L L L CN+4 A=B L L L H L L H L L L H H L H L L L H L H L H H L F3 F2 F1 F0 13 11 10 9 Vcc=24; GND=12 Figura F4.27 Piedinatura degli integrati 74181 e 40181. M=L Funzioni Aritmetiche M=H Funzioni Logiche S1 S0 – A –––– A+B – AB 0 –– AB – B A +B – AB – A+B ––––– A +B Cn = H Cn = L A A più 1 A+B – A+B (A + B) più 1 – (A + B ) più 1 –1 – A più AB – (A + B) più AB 0 – A più AB più 1 – (A + B) più AB più 1 A–B–1 – AB – 1 A-B – AB A più AB A più AB più 1 A più B – (A + B ) più AB A più B più 1 – (A + B ) più AB più 1 L H H H H L L L H L L H H L H L B H L H H AB AB – 1 AB H H L L A più A più 1 H H L H 1 – A+B A più A H H H L A+B (A + B) più A – (A + B ) più A (A + B) più A più 1 – (A + B ) più A più 1 H H H H A A–1 A Tabella F4.7 Funzioni della ALU 74181. Esercizi di verifica Esercizio 1 Scrivere l’equazione della funzione d’uscita di uno dei circuiti dell’integrato 74253 quando è abilitato. Esercizio 2 Scrivere l’equazione della funzione realizzata con il circuito di figura F4.2 quando è abilitato. Esercizio 3 – Scrivere l’equazione dell’uscita Y (E , S, I1, I0) di un MUX 1 of 2. Esercizio 4 Utilizzando integrati 74157 realizzare un dispositivo in grado di selezionare una di due sorgenti di dato, ciascuna di 8 bit. Esercizio 5 Scrivere l’equazione della funzione Y3 di figura F4.5. Esercizio 6 Scrivere le equazioni delle uscite di un decoder 74138. Esercizio 7 Utilizzando un integrato 74139 e un 7410 realizzare la funzione f(B2, B1, B0) = ∑(0, 3, 5, 6). (Si utilizza il primo integrato per ottenere un decoder 3-to-8. Esso fornisce tutti i minterm negati necessari, … si applica il teorema di De Morgan). Esercizio 8 Mediante 3 integrati 74139 realizzare un decoder 4-to-16 (una sezione di un integrato va usata per controllare gli abilitatori degli altri 2 integrati). Esercizio 9 Mediante 2 integrati 74139 e le necessarie porte logiche realizzare un decoder 4-to-16. Esercizio 10 Mediante un solo integrato 74138 e le necessarie porte logiche realizzare le funzioni ya = ∑(0, 3, 5, 6), yb = ∑(1, 2, 4, 7), yc = ∑(3, 5, 6, 7). Esercizio 11 Proporre uno schema logico per un decoder 4 to 16. 429 Esercitazioni F4 • Circuiti combinatori integrati di base Modulo F • Circuiti logici combinatori 430 Esercitazioni Esercizio 12 Utilizzare due encoder 4532 per ottenere un encoder con priorità di 16 ingressi. Esercizio 13 Produrre lo schema del circuito logico del codificatore con priorità con 4 ingressi. Esercizio 14 Mediante porte logiche trasformare un encoder con priorità con 4 ingressi in un encoder a 6 ingressi. Esercizio 15 Da un priority encoder con 8 ingressi ottenerne uno a 10 ingressi. Esercizio 16 Progettare le funzioni a...g del decoder interno all’integrato 9368 (figura F4.12). Esercizio 17 Produrre la tabella della verità di un verificatore di parità per parole di 3 bit, ed esprimere poi la forma algebrica della funzione d come somma dei suoi minterm. Esercizio 18 Verificare il funzionamento di un generatore di parità realizzato con tre integrati 74280 se si portano le uscite dei primi due su altrettanti ingressi del terzo. Esercizio 19 Utilizzare due integrati 7485 per ottenere un comparatore di due numeri binari di 8 bit. Esercizio 20 Utilizzare due integrati 7486 e appositi integrati NOR e NAND per realizzare lo schema equivalente di un comparatore 74688. Esercizio 21 Mediante un integrato 74688 realizzare un dispositivo in grado di riconoscere il codice di 8 bit 7BH. Esercizio 22 Realizzare un comparatore di numeri di 12 bit mediante tre integrati 7485. Esercizio 23 Mediante tre integrati 74688 realizzare un comparatore di codici a 24 bit. F4 • Circuiti combinatori integrati di base 431 Mediante un doppio multiplexer 1 of 2 e altre porte logiche realizzare un full adder (si utilizzi l’ingresso di riporto come selettore). Esercizio 25 Realizzare un sommatore di numeri di 4 bit mediante 4 full adder. Esercizio 26 Utilizzare due integrati 74283 per ottenere un sommatore di numeri da 8 bit ciascuno. Esercizio 27 Proporre uno schema per la visualizzazione mediante 7-segmenti dei codici in entrata e in uscita di un sommatore di numeri di 8 bit. Esercizio 28 Utilizzare l’integrato 74182 e 4 full adder (con le rispettive funzioni intermedie P e G) per ottenere un addizionatore a 4 bit con look ahead carry. Esercizio 29 Realizzare un circuito che effettua somme in complemento a due su numeri di 4 bit e segnala l’eventuale errore di overflow. Esercizio 30 Utilizzare 2 ALU 74181 e altrettanti integrati 74182 per realizzare una ALU che operi su parole di 8 bit. Test di verifica Quesiti a risposta aperta 1. Spiegare l’utilità degli abilitatori di un multiplexer integrato ai fini dell’espansione. 2. Utilizzare più mux con 2 ingressi e senza abilitatori per ottenere un mux con 4 ingressi. 3. Spiegare perché un decoder con abilitatore funziona anche da demultiplexer. 4. Descrivere in quali modi si può effettuare l’espansione di un decoder. 5. Spiegare la particolare funzione dei transmission gate nella realizzazione di un mux/demux a canali analogici. 6. Spiegare le funzioni dei segnali GS e E0 in un codificatore con priorità. 7. Descrivere un display con 7 segmenti a LED. 8. Descrivere un display con 7 segmenti a LCD. 9. Descrivere le funzioni LT, RBI, BI/RBO di un decoder per display con 7 segmenti a LED. 10. Produrre e descrivere uno schema in cui si applicano le funzioni RBI e RBO. 11. Descrivere la funzione del segnale ph in un decoder da BCD a 7 segmenti per LCD e spiegare perché questo tipo di decoder si può applicare anche a display a LED. 12. Spiegare i due principali modi in cui si può espandere un comparatore come l’integrato 7485. Esercitazioni Esercizio 24 Esercitazioni 432 Modulo F • Circuiti logici combinatori 13. Descrivere come si può utilizzare un comparatore 74688 come riconoscitore di un codice di più di 8 bit come per esempio il numero A78H. 14. Descrivere le funzioni di un full adder. 15. Descrivere un sommatore di numeri di 8 bit realizzato con altrettanti full adder e spiegare i limiti di questo tipo di soluzione. 16. Dire quale funzione ha il circuito di calcolo anticipato di riporto all’interno di un sommatore come il circuito integrato 74283. 17. Descrivere gli ingressi e le uscite che deve avere un generatore di riporto anticipato e dire con quali tipi di sommatore è utilizzabile. 18. Descrivere ingressi e uscite di una ALU come la 74281 indicandone le funzionalità e l’uso. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. I multiplexer all’interno di un integrato: a si possono utilizzare tutti, l’uno indipendentemente dall’altro. b dispongono di abilitatori che ne consentono l’espansione. c dispongono sempre di abilitatori separati ma condividono i selettori. d condividono gli abilitatori e i selettori. 2. Con un doppio multiplexer ‘1 di 4’ 74253: a se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati a patto di mettere in OR le uscite Y. b se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y. c se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y dato che sono di tipo open collector. d se ne può fare uno ‘1 di 8’ utilizzando una OR per controllare i due abilitatori separati. 3. Per realizzare un dispositivo che, mediante dip-switch consenta di scegliere una tra le 256 funzioni di 3 variabili che può fornire, si utilizzano un integrato 74139, una NOT, una NAND con 8 ingressi e un dipswitch con 8 interruttori collegati nel seguente modo: a la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND. b la NOT tra i due abilitatori, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND. c i due abilitatori insieme controllati dalla NOT, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND. d la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND. 4. L’abilitatore di un decoder consente di distinguere se il codice ai suoi ingressi è intenzionale o fortuito: a perché tutte le uscite del decoder si attivano solo se esso è abilitato. b perché il decoder attiva l’uscita corrispondente al codice entrante solo se è abilitato, altrimenti nessuna delle sue uscite viene attivata. c perché il valore dell’abilitatore segnala a chi osserva le uscite se il codice entrante è inserito volutamente. d perché il decoder attiva solo l’uscita corrispondente al codice entrante. 5. In un codificatore con priorità: a il segnale GS indica la presenza di almeno un ingresso attivo e serve ad attivare o disattivare eventuali codificatori con priorità maggiore. b il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale E passa a eventuali codificao tori con priorità minore il valore dell’ingresso Ei. c il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale E serve ad attivare o disattio vare un eventuale codificatore con priorità minore. d il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale E serve ad attivare o disattio vare eventuali codificatori con priorità maggiore. 6. Un decoder da BCD-7 segmenti per LED a catodo comune: a porta tutte le sue uscite al livello basso quando il codice entrante vale 8. b porta al livello alto le uscite a, b, c, g se sugli ingressi c’è il codice 0111. c porta tutte le sue uscite a...g e RBO al livello basso quando RBI = 0 e il codice entrante è 0. d porta tutte le sue uscite al livello alto quando il codice entrante vale 8. 7. In un decoder da BCD-7 segmenti per LCD: a il segnale ph va al back-plane e alle XOR che controllano i segnali a...g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazione di ph. b il segnale ph va al back-plane e alle XOR che controllano i segnali a...g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga lo stesso segnale ph. c il segnale ph va a ciascun segmento e alle XOR che controllano i segnali a...g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’ LCD giunga la negazione di ph. d il segnale ph va alle XOR che controllano i segnali a..g da mandare a ciascun segmento; quelli di questi segnali che valgono 0 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazione di ph. 8. Un verificatore di parità utilizza: a la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è pari. b la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è dispari. c tre XOR le quali danno un 1 in uscita se il numero di 1 ai loro ingressi è dispari. d la proprietà associativa della funzione XOR che dà uno 0 in uscita se il numero di 1 ai suoi ingressi è dispari. 9. Un comparatore è concepito sulla base del seguente ragionamento: a tra due numeri il maggiore è quello che ha i digit più significativi più grandi. b tra due numeri il maggiore è quello che ha il primo digit meno significativo maggiore. c tra due numeri il maggiore è quello che ha il primo digit più significativo maggiore. d tra due numeri il maggiore è quello che ha il primo digit più significativo minore. 433 Esercitazioni F4 • Circuiti combinatori integrati di base Modulo F • Circuiti logici combinatori Esercitazioni 434 10. Utilizzando due integrati 7485, per raddoppiare il numero di bit dei numeri da confrontare: a si innestano le uscite dell’integrato più significativo sugli ingressi di espansione di quello meno significativo. b si mettono in AND le uscite y A = B; si abilitano con l’uscita yA = B del più significativo i segnali yA>B e yA<B del meno significativo e li si mettono in OR con gli omologhi del più significativo. c si mettono in AND le uscite y A = B; si abilitano con l’uscita yA = B del più significativo i segnali yA>B e yA<B del meno significativo e li si mettono in OR con gli omologhi del più significativo; si configurano con 001 gli ingressi di espansione IA>B, IA<B , IA = B dei due integrati. d si innestano le uscite dell’integrato meno significativo sugli ingressi di espansione di quello più significativo. 11. Un full adder con ingressi A, B, Cn esegue la somma con riporto in ingresso di numeri di 1 bit dando in uscita: a C = P + G • C , S = A + B + C , dove P = AB e G = A + B n+1 n n b C n + x = AB + (A + B)Cn, S = A + B + Cn. c C = G + P • C , S = A + B + C , dove P = A n+1 n d C • n + 1 = P + G Cn, S = A n + B e G = AB + B + Cn, dove P = AB e G = A + B 12. In un full adder veloce 74283: a i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori e ai propagatori di riporto. b i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori, ai propagatori di riporto e al riporto in entrata. c i riporti sono calcolati mediante i generatori, i propagatori di riporto e i riporti delle somme dei bit meno significativi. d i riporti sono calcolati mediante i generatori di riporto anticipato. 13. Un circuito esterno di look ahead carry: a calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrante nel primo circuito sommatore meno significativo e ai generatori e propagatori di riporto uscenti da ciascun sommatore. b calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrante nel circuito sommatore meno significativo e ai generatori e propagatori di riporto interni a ciascun sommatore. c calcola i generatori e propagatori di riporto per ciascun blocco di somma in base anche al riporto iniziale entrante nel primo circuito sommatore. d calcola i riporti finali per ciascun blocco di somma in base al riporto iniziale entrante anche nel primo circuito sommatore e ai generatori e propagatori di riporto interni a ciascun sommatore. Attività di laboratorio proposte In questa sezione alcune esperienze sono dedicate alla verifica di proprietà algebriche, di porte logiche, di circuiti integrati precedentemente presentati. Altre ripropongono le applicazioni di MUX e decoder e i metodi di espansione di alcuni integrati di più frequente uso. F5.1 Leggi di identità e annullamento, concetto di abilitazione La figura F5.1 mostra lo schema del circuito da realizzare. L’ingresso E fa da abilitatore. Nella prima fase si può osservare che con E = 1 il LED resta spento qualunque cosa si faccia sull’ingresso A della OR, mentre con E = 0 il LED risponde alle variazioni dell’ingresso A imposte tramite un cavetto con cui lo si collega e scollega con GND. +VCC R1 1k R2 1k R3 330 Figura F5.1 Schema per verificare l’abilitazione di una porta logica. LED 2 A 2 E 1 3 74LS32 y SW1 1 GND a) b c) Figura F5.2 a, b, c Tracce sull’oscilloscopio: a) ingresso; b) y con E = 0; c ) y con E = 1. F5 435 Modulo F • Circuiti logici combinatori 436 Si può poi ricorrere a un generatore di onda quadra e ad un oscilloscopio: l predisporre il generatore di segnali per emettere un segnale a onde quadre di ampiezza 5 V e frequenza 100 kHz e collegarne l’uscita al canale A dell’oscilloscopio e all’ingresso A della OR; collegare l’ uscita y della OR al canale B dell’oscilloscopio; predisporre la base dei tempi dell’oscilloscopio su 1 μs per divisione. l l Infine, acceso il generatore di segnali, registrare sullo schema di figura F5.2 quanto visto sullo schermo dell’oscilloscopio quando si pone E = 0 e quando si pone E = 1. F5.2 Legge dei complementi, alea statica La figura F5.3 mostra lo schema del circuito da realizzare. Per rendere agevole l’osservazione si inseriscono 5 porte NOT in modo che il ri– tardo tra i segnali A e A sia 5 volte quello di una singola porta NOT. Se si usano semplici TTL il ritardo di propagazione per ciascuna porta è dell’ordine di 10 ns e il ritardo complessivo è di circa 50 ns. Si utilizzano un generatore di onda quadra e un oscilloscopio: l predisporre il generatore di segnali su una frequenza di 1 MHz e collegarne l’uscita al canale A dell’oscilloscopio e all’ingresso A del circuito; collegare l’uscita y della AND al canale B dell’oscilloscopio; predisporre la base dei tempi dell’oscilloscopio su 0.1 μs per divisione. l l VCC Figura F5.3 Circuito per l’osservazione dell’alea statica. R1 10k 1 A 2 A 11 7404 3 9 5 1 2 8 A 7404 4 7404 10 Y=A·A 3 7408 6 7404 Registrare sullo schema di figura F5.4 quanto visto sullo schermo dell’oscilloscopio e valutare il ritardo di propagazione di una singola porta NOT. a) b) Figura F5.4 a, b Tracce sull’oscilloscopio: a) ingresso; b) uscita y. F5 • Attività di laboratorio proposte F5.3 Teorema di De Morgan Gli schemi a) e b) di figura F5.5 realizzano le funzioni A ⋅ B e A + B . Ricavare sperimentalmente e compilare le tabelle F5.1 e F5.2 della verità delle due funzioni. Commentare brevemente i risultati. +VCC +VCC R1 1k R2 1k R3 330 1 A 2 B 2 LED 3 2 9 R1 1k 4 8 1 R3 330 5 A 6 5 4 6 11 Y 10 2 SW2 SW1 R2 1k SW1 B 2 GND 1 Y 13 2 12 SW2 1 1 LED 3 1 GND Figura F5.5 Schemi per la verifica del teorema di De Morgan. A B Tabella F5.1 Tabella della funzione y = A ⋅B . y A B Tabella F5.2 Tabella della funzione y = A +B. y F5.4 Circuito logico di un MUX 1 of 4 Realizzare il circuito di figura F5.6 per poi verificarne il funzionamento. Dopo il cablaggio del circuito e la verifica delle sue varie parti, si stabilisce un valore per gli ingressi di selezione e si fanno variare uno per volta gli ingressi I per scoprire quale di essi viene trasferito sull’uscita. Registrare i risultati sulla tabella F5.3. Tabella F5.3 Verifica del circuito di figura F5.6 S 1 S0 1 2 13 I3 U2A 12 S1 S0 74LS10 1 R1 10k U1A 2 74LS04 3 4 5 I2 U2B 6 74LS10 9 R2 10k U1D 74LS04 9 10 11 I1 R3 10k R6 10k R7 10k 1 2 4 5 I0 9 10 12 13 8 U2C U3B 8 74LS20 8 U3A 6 74LS20 R4 10k +VCC Figura F5.6 Circuito logico di un mux 1 of 4. R5 330 y y 437 Modulo F • Circuiti logici combinatori 438 F5.5 Circuito generatore di funzione mediante MUX 1 of 8 Mediante gli switch del circuito di figura F5.7 si impone la tabella della verità della funzione y(S2, S1, S0): un interruttore per ciascun ingresso Di del MUX impone il valore della funzione, uno 0 se è chiuso e un 1 se è aperto. In tal modo ciascuna combinazione di valori S2, S1, S0 sui selettori del mux corrisponde in uscita al valore imposto alla corrispondente linea d’ingresso del mux. S 10k 5 GND 11 S0 9 10 GND S1 7 E S2 12 D7 13 D6 14 D5 15 D4 1 D3 2 D2 3 D1 4 D0 8 7 6 5 4 3 2 1 W Y +VCC 330 74151 9 10 11 12 13 14 15 16 R 10k 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 +VCC 6 y(S2, S1, S0) Figura F5.7 Generatore di funzione y(S2, S1, S0) realizzato con multiplexer 1 of 8. Lo schema proposto suggerisce il posizionamento dei vari componenti sulla bread board. Il mux va abilitato mediante un ponticello tra il pin 7 e massa. I livelli logici per gli ingressi S2, S1, S0, inizialmente posti a 1 mediante resistori di pull up, si impongono mediante ponticelli realizzati con fili rigidi. Poiché il diodo LED è collegato all’uscita W, attiva al livello basso, esso si accende quando y vale 1. Verificare il funzionamento del circuito nella realizzazione delle funzioni yE7H, yACH, y85H registrando i risultati sulle tabelle F5.4; in esse la prima colonna va compilata con la posizione di ciascuno switch (SW1 … SW8). SW S2 S1 S0 Y SW S2 S1 S0 Y SW 1 1 1 2 2 2 3 3 3 4 4 4 5 5 5 6 6 6 7 7 7 8 8 8 SW chiusi = 0, aperti = 1 Funzione E7H a) b) SW chiusi = 0 Funzione ACH c) S2 S1 S0 SW chiusi = 0 Funzione 85H Tabelle F5.4 a, b, c Verifica delle funzioni realizzate col circuito di figura F5.7 Y F5 • Attività di laboratorio proposte F5.6 Decoder/demultiplexer digitale Dopo aver montato il circuito di figura F5.8 lo studente osservi: 1. decoder: i valori delle uscite y corrispondenti alle varie combinazioni degli ingressi di selezione, a) quando il decoder non è abilitato, b) quando il decoder è abilitato; 2. demultiplexer: per ciascuna combinazione – di valori degli ingressi di selezione, su quale delle uscite è trasferito il valore di E che si fa variare azionando ripetutamente l’interruttore. Le osservazioni vanno registrate sulle tabelle F5.5 e F5.6. Trarre poi brevemente le opportune conclusioni. +VCC 1 SW1 R 10k 2 R 330 74139 E 15 13 14 S1 S0 Y3 Y2 Y1 Y0 G B A y3 9 10 y0 12 GND – E S1 – S0 y 3 – – – y2 y1 y0 1 Tabella F5.5 Tabella del decoder. Figura F5.8 Circuito per la verifica di un decoder/demux. 11 S1 S0 – – y3 y2 – – y1 y0 Tabella F5.6 Tabella del demux. 0 F5.7 Espansione di decoder Dopo aver montato il circuito di figura F5.9 verificare il funzionamento e registrare le osservazioni sulla tabella F5.7. Spiegare in una breve relazione quanto osservato sul funzionamento del circuito. +VCC R 10 k R 330 S2 1 1 G 3 2 B A Y3 Y2 Y1 Y0 7 6 5 4 S2 S1 – S0 y 7 – y6 – – – – – – y5 y4 y3 y2 y1 y0 74LS04 2 74LS139 S1 R 330 15 S0 13 14 G B A Y3 Y2 Y1 Y0 9 y7 10 11 12 y4 GND Figura F5.9 Espansione di decoder. Tabella F5.7 Tabella del circuito di figura F5.9. 439 Modulo F • Circuiti logici combinatori F5.8 Comparatore digitale Sul circuito di figura 5.10 esaminare il funzionamento dell’integrato 7485 quando sui suoi ingressi B e A si impongono le coppie (B, A) di numeri: (F, E), (F, F), (A, B), (A, A): a) con ingressi di espansione IA>B = L, IA<B = L, IA = B = H. b) con ingressi di espansione IA>B = H, IA<B = L, IA = B = L. c) con ingressi di espansione IA>B = L, IA<B = H, IA = B = L. Registrare le osservazioni nella tabella F5.8 sotto predisposta e commentare brevemente i risultati. +VCC Figura F5.10 Circuito per la verifica del componente 7485. R 10k 1 SW1 DIP-4 1 2 3 4 74LS85 8 7 6 5 1 14 11 9 15 13 12 10 SW2 DIP-4 1 2 3 4 8 7 6 5 B3 B2 B1 B0 D3 UA>B UA=B UA<B A3 A2 A1 A0 5 6 7 D2 D1 R 330 IA>B IA=B IA<B 1 440 4 3 +VCC 2 R 10k R 10k GND IA>B IA=B IA<B B A UA>B UA=B UA<B L H L H L L L L H Tabella F5.8 Verifica del comparartore 7485. F5 • Attività di laboratorio proposte F5.9 Espansione di un comparatore digitale Realizzare l’espansione di figura F5.11 e verificare il funzionamento del circuito quando si inseriscono ai suoi ingressi le coppie (B, A) di valori (0F, 1E), (1F, 1F), (1A, 0B), (0A, 0A). Registrare i risultati delle prove effettuate in tabella F5.9. +VCC R 10k 1 2 3 4 1 SW1 DIP-4 74LS85 8 7 6 5 UA>B UA=B UA<B 8 7 6 5 5 6 7 D2 D1 R 330 IA>B IA=B IA<B 1 D3 15 A3 13 A2 12 A1 10 A0 SW2 DIP-4 1 2 3 4 +VCC 1 B3 14 B2 11 B1 9 B0 4 3 2 1 1 B0 A0 SW1 SW2 2 R 10k 2 6 5 A 0>B0 A 0=B0 A0<B0 GND R 10k 8 4 9 3 10 11 74LS02 13 1 12 2 Figura F5.11 Espansione di comparatore da 4 a 5 bit. B A yA>B yA=B yA<B 0F 1E Tabella F5.9 Verifica del circuito di figura F5.11. NOTA: Il circuito comparatore da 1 bit realizzato con porte NOR va collaudato a parte; lo si collegherà agli ingressi di espansione dell’integrato 7485 dopo averne verificato il buon funzionamento. F5.10 Decoder per display 7 segmenti Realizzare il circuito logico di figura F5.12. Esso utilizza due decoder per display con 7 segmenti a catodo comune. La piedinatura dell’integrato 9368 è compatibile con quella degli integrati 7447, per anodo comune e 4748 per catodo comune, ma in questi integrati l’ingresso LT sostituisce LE. Se al posto delle 9368 si usano questi integrati, le loro uscite a...f vanno collegate ai rispettivi ingressi dei display attraverso resistori da 330 Ω. I display qui usati sono a catodo comune. 441 Modulo F • Circuiti logici combinatori L’assegnazione per i display a LED è in genere quella riportata in tabella F5.10 dove K/A sta per Catodo/Anodo e dp è il punto decimale. In mancanza di documentazione è possibile verificare il display collegando due pin per volta tra massa e Vcc attraverso una resistenza limitatrice di corrente. Le due parti vanno montate e collaudate una alla volta. Si verifichino successivamente le funzioni di RBI e RBO, e la funzione LE. Lo studente riferisca brevemente sulle prove e le osservazioni effettuate. pin 1 2 3 4 5 6 7 input e d K/A c dp b 8 9 10 a K/A f g Tabella F5.10 Piedinatura di un display 7-seg. a a f b b g e c c 4 LE Figura F5.12 Circuito per la verifica di decoder per 7 segmenti. 2 3 4 2 3 4 +VCC 1 SW1 DIP-4 SW2 DIP-4 1 1 R 10k 7 6 5 3 2 1 4 8 1 7 8 6 BI/RB0 9 15 14 F G E 12 13 11 10 C D B A RBI 9368 5 4 LE 3 2 1 1 7 BI/RB0 9 15 14 F G E 12 11 10 4 2 8 6 7 6 5 8 5 RBI 9368 1 GND d C D B A 13 d R 10k k e 2 GND f g k R 10k 442 GND Modulo G Circuiti logici sequenziali Obiettivi Prerequisiti Contenuti • G1 Circuiti sequenziali di base: latch e flip-flop • G2 Circuiti generatori di segnali impulsivi • G3 Contatori e registri a scorrimento • G4 Contatori e shift register integrati • G5 Attività di laboratorio proposte Esercitazioni • Esercizi di verifica • Test di verifica 444 Modulo G • Circuiti logici sequenziali Obiettivi Al termine di questo modulo gli alunni dovranno: 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. conoscere il significato di stato di un sistema; saper rappresentare l’evoluzione di un sistema digitale; conoscere i dispositivi logici sequenziali di base (latch e flip-flop); saper definire i principali tipi di latch e di flip-flop, rappresentarne funzioni e struttura logica; conoscere i principi su cui si basano i circuiti multivibratori monostabili e astabili; saper realizzare gli schemi dei circuiti suddetti utilizzando latch e porte logiche, o appositi integrati, e indicare i tempi che li caratterizzano; conoscere le strutture di un sistema sequenziale sincrono e di uno asincrono; saper distinguere tra un sistema sequenziale sincrono e uno asincrono; conoscere la struttura, le funzioni, le fondamentali applicazioni di un generico registro a scorrimento; saper disegnare la logica interna di un registro a scorrimento, saper realizzare un contatore ad anello; conoscere il metodo di progetto di un contatore sincrono, le strutture di contatori binari sincroni up e down e dei contatori binari asincroni; saper riprodurre gli schemi e le relazioni delle funzioni di eccitazione di detti contatori; conoscere le funzioni necessarie per espandere il modulo dei contatori o per alterarne il ciclo; saper collegare più contatori per ottenere contatori di modulo desiderato. Prerequisiti Sono necessarie le conoscenze e le abilità acquisite con lo studio dei precedenti moduli di elettronica. In particolare è richiesta una sufficiente conoscenza dell’algebra di Boole, delle regole di semplificazione, scomposizione e minimizzazione di funzioni booleane e una sufficiente familiarità con l’applicazione di circuiti della media scala d’integrazione. 445 Circuiti sequenziali di base: latch e flip-flop G1 Un circuito combinatorio risponde sempre nello stesso modo a una combinazione di valori imposta ai suoi ingressi. In esso non resta traccia della storia degli input cui è stato sottoposto. Quando però l’uscita di un circuito combinatorio viene collegata su un suo ingresso avviene qualcosa di diverso: il circuito reagisce agli input esterni tenendo conto anche della condizione di quell’uscita. Si ottengono così i circuiti dell’elettronica sequenziale, dai più semplici latch ai più complessi microcontrollori. G1.1 Una semplice trappola elettronica Si consideri il primo schema di figura G1.1 e si operi ordinatamente seguendo le sue varie sezioni: (1) chiudendo l’interruttore si porta l’uscita a livello 0; (2) si collega l’uscita y all’ingresso B (non c’è conflitto tra i livelli poiché entrambi sono al livello 0); (3) si taglia il collegamento tra B e massa: ora B resta al livello 0 perché riceve questo valore dall’uscita e, poiché A non è cambiato, l’uscita resta al livello 0. Dunque, in questo momento, con l’ingresso A = 0 l’uscita del circuito dà uno 0. Si porti ora (4) l’ingresso A al livello 1: la porta OR risponde con un 1 in uscita. Da questo momento sull’ingresso B è riportato il livello 1. Se ora (5) si riporta l’ingresso A al livello 0, l’uscita resta al livello logico 1. VCC VCC R (1) R y=0 A VCC (2) R y= 0 A (3) y= 0 A B B GND B GND GND VCC VCC R R (4) y=1 A y= 1 A B GND (5) GND B Si noti che nelle fasi (3), (4), e (5) il circuito è sempre lo stesso, eppure, all’inizio, quando A = 0, si ha y = 0, ma quando, dopo l’evento (4), si ritorna ad A = 0, si ha y = 1. Alla stessa sollecitazione sull’ingresso A il circuito ha risposto in modo diverso; a quanto pare esso ricorda l’evento (4) in cui l’interruttore è stato aperto. Il suo comportamento è simile a quello di una trappola che scatta e non può essere riaperta senza che il suo meccanismo venga nuovamente forzato (ponendo in questo caso A = 0 e cortocircuitando B a massa). Questo è un primo esempio di circuito sequenziale. Figura G1.1 Trappola elettronica: 1), 2), 3) predisposizione; 4) la trappola scatta, 5) e non si riapre. Modulo G • Circuiti logici sequenziali 446 G1.2 Il concetto di stato di un sistema X 1 S Figura G1.2 Sistema dinamico. Studiando l’evoluzione nel tempo dei sistemi fisici si è osservato che il più delle volte il loro comportamento non dipende solo dai segnali imposti ai loro ingressi indipendenti, ma anche da qualche altra loro condizione interna, indicata come stato del sistema e descrivibile attraverso alcune variabili diverse da quelle di ingresso e dette perciò variabili di stato. Queste non corrispondono necessariamente alle uscite del sistema, ma contribuiscono a determinarne il valore. Sistemi di questo tipo sono detti dinamici. La figura G1.2 rappresenta un generico sistema dinamico. Nel blocco 1 l’uscita S in un determinato istante determina, insieme con gli ingressi indipendenti X, il suo valore successivo. I valori assunti da S sono gli stati del sistema e S sono le Y variabili di stato. Gli ingressi indipendenti X sono spesso definiti ingressi 2 primari o di eccitazione, le uscite Y sono primarie, mentre le uscite e gli ingressi S sono detti secondari o di stato. In generale si definisce stato di un sistema ciò che, insieme con gli ingressi indipendenti, determina lo stato successivo. Si dice sequenziale un sistema digitale la cui evoluzione dipende, oltre che dagli ingressi indipendenti anche dal suo stato. Detti Sn lo stato all’istante tn e Sn+1 lo stato dell’istante successivo, tn+1, un sistema sequenziale è descritto da due equazioni: Sn+1 = λ (X, Sn) e Y = δ (X, Sn) [G1.1] dove è λ è la funzione di stato prossimo; essa indica, per ogni configurazione d’ingresso e per ogni stato presente quale sarà lo stato successivo; δ è la funzione d’uscita; essa indica, per ogni configurazione d’ingresso e ogni stato presente, la corrispondente configurazione d’uscita. Nel circuito precedentemente analizzato lo stato del sistema coincide con l’uscita della porta OR; si ha Sn+1 = λ( ) = A + Sn: dallo stato S = 0 iniziale, con l’ingresso A = 0 si resta nello stato 0; mentre, dal medesimo stato, con A = 1 si passa allo stato S = 1, e da questo (indipendentemente dal valore di A) si resta in S = 1. La funzione d’uscita è δ( ) = Sn. Tabelle degli stati o di eccitazione In un sistema digitale anche le variabili di stato sono binarie; pertanto, a un numero finito n di variabili di stato corrisponde un numero finito 2n di stati possibili. Le tabelle della verità che descrivono le funzioni di stato prossimo di un sistema sequenziale devono in qualche modo rappresentare il legame tra stato successivo e stato presente. Esse sono dette tabelle di eccitazione. Le colonne degli ingressi devono pertanto prevedere tutte le possibili combinazioni di valori dello stato iniziale e degli ingressi indipendenti; nelle colonne delle uscite si riportano i valori successivi delle medesime variabili di stato. Si ricorre a una simbologia dove la stessa variabile S, con pedice n, cioè Sn, significa stato presente, mentre con pedice n + 1, cioè Sn +1, significa stato successivo. ESEMPIO 1 Il sistema del circuito di figura G1.1, è descritto dalla tabella G1.1. Tabella G1.1 Tabella di eccitazione Sn+1 = A + Sn A Sn Sn+1 0 0 0 0 1 1 1 0 1 1 1 1 447 G1 • Circuiti sequenziali di base: latch e flip-flop A volte, quando la dipendenza dello stato successivo è semplice, è possibile ridurre la tabella a una forma più sintetica, in cui gli ingressi di stato sono omessi e lo stato successivo viene riferito a quello precedente. La prima riga di tabella G1.2 corrisponde alle prime due righe di tabella G1.1; la seconda riga corrisponde alle altre due righe. Tabella G1.2 Versione sintetica di tabella G1.1. A Sn–1 0 Sn 1 1 ESEMPIO Diagramma degli stati In questi diagrammi gli stati del sistema si rappresentano mediante forme ovali con all’interno la combinazione di valori delle variabili di stato, e le transizioni mediante archi orientati con su indicata la combinazione di entrata che le determina. Nel caso del primo circuito proposto gli stati sono due: S0 = 0 e S1 = 1, e la figura G1.3 ne rappresenta il diagramma degli stati. La x sull’arco uscente da S1 indica che in quel caso qualunque sia il valore 1 o 0 dell’ingresso A, il comportamento del sistema è il medesimo. Gli archi che rientrano nello stesso stato, autoanelli, indicano che con quel valore in ingresso lo stato è stabile e non si hanno transizioni. A=0 A= x S0 A=1 Figura G1.3 Esempio di diagramma degli stati. S1 G1.3 Latch SR Il significato della parola inglese latch è chiavistello, più precisamente qui si riferisce al meccanismo a scatto di cui sono dotate molte porte, quello per cui, se mentre si è fuori si chiude la porta di casa per rientrare occorrono le chiavi. Il circuito proposto all’inizio di questo capitolo è un latch elettronico. Come nell’elettronica combinatoria anche nella sequenziale i circuiti più complessi si compongono mediante dispositivi standard elementari che ne costituiscono i mattoni, il primo di questi è il latch SR. La tabella G1.3 definisce questo tipo di latch che si realizza con i circuiti logici di figura G1.4. S S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 – Q R Q S Q Tabella G1.3 Definizione di latch SR. R Q Figura G1.4 Latch SR realizzati con NOR e con NAND. 2 Modulo G • Circuiti logici sequenziali 448 Il trattino nell’ultima riga della tabella riguarda il caso che entrambi gli ingressi vengano posti al livello logico alto ed è motivato dalle 3 seguenti considerazioni: • • • SR = 01 →→ Reset SR = 10 →→ Set le uscite dei latch di figura non sono più l’una il complemento dell’altra come invece la figura suggerisce; le uscite del latch realizzato con porte NAND valgono entrambe 1, mentre quelle del latch realizzato con porte NOR valgono entrambe 0; quando da questa ultima condizione (due uno o due zero in uscita) si riportano contemporaneamente entrambi gli ingressi al livello 0, lo stato successivo è imprevedibile. Si analizza ora il funzionamento di un SR con riferimento allo schema con porte NOR. 1. SR = 01 Posti S = 0 e R = 1 indipendentemente dallo stato presente, R = 1 porta l’uscita Q al livello – 0; perciò nell’altra NOR si hanno entrambi gli ingressi a livello zero e l’uscita Q varrà 1; quest’ultimo non ha conseguenze sulla NOR in cui entra R. Si dice che la condizione SR = 01 determina un RESET del latch. Resettare un latch significa imporre un livello 0 al suo stato individuato da Q. Più in generale resettare un dispositivo sequenziale significa azzerare tutte le sue uscite di stato. 2. SR = 10 In modo del tutto simmetrico è possibile descrivere quanto avviene se si – impone SR = 10: il latch si pone nello stato Q = 1 (e Q = 0), stato di SET. Settare un latch equivale a imporre il suo stato al livello 1. Si può notare che in questi due casi il comportamento del circuito non dipende dal suo stato precedente. SR = 00 →→ Memoria 3. SR = 00 L’analisi del caso SR – = 00 richiede di tener conto dello stato iniziale. a. Se si parte con Q = 0 (e Q –= 1) si osserva che la NOR con ingresso S ha due zero in ingresso; ciò impone Q = 1 che impone Q = 0 sull’uscita dell’altra NOR. – Questa rientra sulla NOR con ingresso S e conferma Q = 1. Dunque lo stato iniziale di reset si mantiene. – b. Se si impone SR = 00 partendo da uno stato di SET (Q = 1 e Q = 0), in modo del tutto simmetrico al caso precedente si perviene a un’analoga conclusione: lo stato di partenza viene mantenuto. Si può riassumere ciò dicendo che portando S e R entrambi al livello 0, il circuito ricorda e mantiene lo stato di partenza; o, più sinteticamente, che SR = 00 pone il latch nella condizione di memoria. SR = 11 →→ Not used 4. SR = 11 Si consideri ora il caso con S = R = 1. Un uno all’ingresso di una NOR impone uno zero alla sua uscita, e questo vale per entrambe le NOR del latch. In questo caso le due uscite non sono più l’una la negazione dell’altra. Inoltre, si immagini di aver collegato insieme i due ingressi S e R e di riportarli contemporaneamente al livello 0. Da questo momento sono possibili tre diversi ragionamenti. • • • I due zero delle uscite, essendo riportati agli ingressi delle NOR, hanno contemporaneamente effetto, le due NOR ricevono contemporaneamente due zero in ingresso, e ciò le fa commutare portandone le uscite contemporaneamente al livello 1. Poi i due 1, riportati agli ingressi, contemporaneamente fanno commutare le due NOR portandone le uscite a zero, e così via... La NOR con ingresso S commuta per prima portando l’uscita al livello 1; questa, per prima ha effetto sulla NOR con ingresso R, che si porta al livello 0. Da questo momento la NOR con ingresso S ha due zero in ingresso e continua a dare un 1 in uscita, quella con ingresso R continua a dare 0 in uscita. Si è pertanto raggiunto uno stato di equilibrio di RESET. Lo stesso ragionamento vale nel caso che commuti prima la NOR con ingresso R, ma ora con la conclusione che si raggiunge uno stato di equilibrio di SET. 449 G1 • Circuiti sequenziali di base: latch e flip-flop Ciò che nella realtà accade lo dicono le prove sperimentali (si collegano insieme S e R, li si porta prima entrambi a 1 e poi entrambi a 0); ripetendo più volte la stessa prova si nota che passando da SR = 11 a SR = 00 a volte si raggiunge uno stato, a volte l’altro. Un problema come questo è indicato come problema di corsa critica. Questo spiega perché la condizione SR = 11 è indicata come not used (non usata). Lo stato in cui il circuito andrà ad assestarsi dopo una commutazione da SR = 11 a SR = 00 non è prevedibile. Per il circuito SR realizzato mediante NAND le cose vanno in maniera del tutto simile a quella testé esaminata, salvo che con SR = 11 le uscite vanno entrambe a 1. Da ora in poi quando non interessa il particolare circuito che realizza un latch SR lo si rappresenterà con uno schema – a blocchi costituito da un rettangolo con i due ingressi S e R e le uscite di stato Q e Q . Corsa critica Diagramma degli stati di un SR 0x 10 x0 Nel caso dell’SR gli stati sono due, corrispondenti rispettivamente ai valori Q = 0 e Q = 1. La tabella di eccitazione viene tradotta nel diagramma deQ=1 Q=0 SR gli stati riportato in figura G1.5. Gli autoanelli corrispondono alle situazioni in cui lo stato presente e lo 01 stato successivo coincidono, esse si verificano quando SR = 00, o quando si è Figura G1.5 nello stato Q = 0 e si impone un reset, oppure si è nello stato 1 e si impone un set. La x Diagramma degli indica indifferenza rispetto al valore della variabile a cui è riferita. stati di un SR. Equazione dello stato successivo di un SR La tabella di eccitazione può essere trascritta in una mappa di Karnaugh con ingressi Qn, S e R, e uscita Qn + 1( ) (tabella G1.4). Risolvendo si trova l’espressione di Qn + 1 in funzione dello stato precedente e degli ingressi: – Qn + 1 = S + QnR [G1.2a] Poiché nella copertura della mappa si sono incluse le condizioni di indifferenza, la soluzione proposta corrisponde al caso di SR realizzato con NAND. Alla stessa espressione si giunge partendo dal circuito logico dell’SR realizzato con porte NAND. Se invece si impone x = 0, e si utilizzano maxterm, si ottiene l’espressione che corrisponde allo schema con porte NOR: – Qn + 1 = R (Qn + S) [G1.2b] G1.4 Circuito antirimbalzo Quando si pilotano manualmente circuiti sequenziali sensibili ai fronti di discesa o di salita del segnale di sincronismo, l’utilizzo di switch comporta l’osservazione di anomalie dovute al fatto che la commutazione degli switch genera in realtà un segnale con un transitorio molto sporco. Con un oscilloscopio a memoria si può osservare che il segnale della commutazione di un interruttore, prima di assestarsi sul nuovo livello presenta una serie imprevedibile di passaggi da un livello all’altro – – (rimbalzi). Il circuito antirimbalzo di figura G1.6 utilizza un latch S R; pilotato da uno switch, restituisce un segnale privo di disturbi. Esso consente perciò, quando richiesto, il controllo manuale dei segnali di – sincronismo. Nella figura si suppone che inizialmente il deviatore tocchi l’ingresso S , che essendo attivo, setta il latch. – –– Successivamente, nello spostamento del deviatore verso R i valori di S R passano diverse volte da–11 a 01, condizioni in cui il latch mantiene lo – –stato di set. Quando il deviatore tocca R si verifica per la prima volta la condizione S R = 10 che resetta lo stato, poi, a causa dei rimbalzi, i valori degli ingressi passano diverse volte da 11 a 10, condizioni in cui il latch mantiene lo stato di reset. Si vede perciò che l’uscita Q non risente dei rimbalzi. SR Qn 00 01 0 0 0 1 1 0 11 10 x 1 x Tabella G1.4 Qn+1(Qn, S, R). 1 Modulo G • Circuiti logici sequenziali 450 S 4 VCC 5 8 R 3 R Q 6 S R 1 Figura G1.6 Circuito antirimbalzo: sua risposta alle variazioni di S ed R. 12 Q 11 13 R Q G1.5 Latch SR con abilitatore L’introduzione di un abilitatore sugli ingressi R ed S di un latch costituisce un primo passo verso la soluzione del problema costituito dalla necessità di evitare S = R = 1 e verso la sincronizzazione del dispositivo. L’abilitatore ha lo scopo di rendere insensibile il dispositivo durante le manovre sugli ingressi imponendogli la condizione di mantenimento dello stato. Ciò si ottiene facendo passare S ed R attraverso porte AND controllate da un abilitatore. La figura G1.7 mostra lo schema di un latch con abilitatore attivo al livello basso. Il blocco con ingressi S’ ed R’ è un latch SR senza abilitatore e con ingressi rinominati. –– I nuovi ingressi S e R sono ora sulle due AND. Con LE = 1 le uscite delle AND vanno a 0 e il latch mantiene lo stato attuale; come fosse “anestetizzato” esso non –– sente quanto avviene durante le manovre su S ed R. Terminate le manovre si pone LE = 0, e i nuovi valori di S ed R giungono al latch che si comporterà di conseguenza. Il dispositivo è ora descritto dalla tabella G1.5 e dall’equazione: –– – Qn + 1 = LE · (S + R · Qn) + LE · Qn [G1.3] Un SR con abilitatore si rappresenta più semplicemente come in figura G1.8 con un blocco funzionale dotato di ingressi e uscite. Normalmente il latch enable (LE) viene realizzato in modo da essere attivo (cioè abilitare) al livello basso e viene indicato come in figura con un negatore sul suo nome e un negatore in corrispondenza al suo punto di applicazione al blocco. Nei data sheet il latch enable è indicato spesso con la lettera G. S 1 2 2 R 1 3 3 S' R' Q Q LE Figura G1.7 Introduzione del latch enable in un SR. –– LE S R Qn+1 1 x x Qn 0 0 0 Qn 0 0 1 0 0 1 0 1 0 1 1 Ð Tabella G1.5 SR con latch enable. S Q R Q LE Figura G1.8 Latch SR con latch enable attivo al livello basso. G1.6 D-latch Un latch di tipo D si ottiene da un SR collegando R a S mediante un negatore (figura G1.9). All’unico– ingresso rimasto, S, viene assegnato il nuovo nome D. Ora, poiché si è imposto R = S , eliminando dalla tabella di eccitazione dell’SR le due righe con S = R si ottiene la tabella del latch di tipo D (tabella G1.6). –– I diagrammi in figura mostrano le correlazioni tra i segnali LE, D e Q; in essi si è supposto che inizialmente lo stato fosse alto. Il primo valore basso di D non viene letto 451 G1 • Circuiti sequenziali di base: latch e flip-flop –– se prima il latch enable non diviene basso. L’ultimo –– valore di D prima che LE ritorni alto, resta memorizzato fino al successivo ritorno di LE al valore 0. Il tutto si riassume dicendo che, quando l’abilitatore del latch è attivo, il latch è trasparente nel senso che il latch copia sulla sua uscita Q il valore dell’ingresso D, mentre quando viene disabilitato conserva (ricorda) l’ultimo valore di Q che gli era stato imposto. L’uscita di stato viene ritardata rispetto all’ingresso D per tutto il tempo in cui l’abilitatore resta non attivo. Probabilmente ciò è all’origine del nome dato all’ingresso D, da Delay, cioè ritardo. D S Q R Q –– LE LE D LE Q D Qn+1 1 x Qn 0 0 0 0 1 1 Un latch D abilitato è trasparente t Figura G1.9 Latch di tipo D, sua risposta agli ingressi D ed LE. Tabella G1.6 Latch D con LE. G1.7 Registri a ingressi e uscite paralleli Si prendano più D-latch e si colleghino tra loro i vari abilitatori; il dispositivo così ottenuto (figura G1.10) ha un unico latch enable, più ingressi Di, e altrettante uscite Qi. Se i latch utilizzati sono 8, è possibile registrare nel dispositivo così ottenuto un dato di 8 bit; per farlo si predispone il dato sugli ingressi Di e si abilita il latch per un breve e sufficiente intervallo di tempo. In tal modo il dato viene copiato sulle uscite di stato e ivi mantenuto fino a un nuovo impulso sull’abilitatore. Questo tipo di dispositivo è un registro a ingressi e uscite paralleli. Una delle funzioni dei registri è quella di mantenere fermo il dato in uscita affinché esso possa essere ben visualizzato mentre il dato in ingresso sta cambiando o continua a essere aggiornato. Questa esigenza si ha per esempio quando, nel cronometrare i tempi durante una gara, si vuole leggere il tempo parziale impiegato al termine di un giro senza per questo fermare il cronometro. Alcuni circuiti integrati come i decoder per 7 segmenti 9368 e 4543 contengono registri. D1 D0 D EN D2 D Q EN Q D EN Q0 D3 Q D EN Q1 Figura G1.10 Esempio di registro realizzato con 4 latch. Q EN Q2 Più latch collegati in parallelo costituiscono un registro Q3 Corsa critica Collegare in cascata più latch, ad esempio l’uscita Q del precedente sull’ingresso D del successivo, e controllare i latch enable con un unico segnale, non ha molto senso poiché il dato posto sull’ingresso D del primo latch si propagherebbe velocemente su tutte le uscite Q alla prima abilitazione. Modulo G • Circuiti logici sequenziali 452 Un simile circuito avrebbe lo scopo di caricare serialmente, cioè un bit dietro l’altro, un dato di n bit diversi in un registro di altrettanti D-latch, ma per poterlo fare bisognerebbe mettere le briglie alla veloce propagazione del dato o essere in grado di controllare il latch enable con impulsi di durata appena sufficiente da consentire a ciascun latch l’acquisizione del proprio ingresso D, e abbastanza brevi da impedirgli di leggerne il successivo cambiamento. In tal modo i bit del dato potrebbero essere immessi uno dopo l’altro sull’ingresso del primo latch e avanzare di un posto a ogni impulso. Si tratta ancora di un problema di corsa critica: questa volta la competizione, persa in partenza dal manovratore del latch enable, è tra il manovratore e la propagazione del segnale attraverso i latch. Integrato 74LS75 La figura G1.11 mostra lo schema di un D-latch costruito direttamente senza ricorrere a un SR. L’integrato contiene due coppie di questi dispositivi controllate ciascuna da un latch enable attivo al livello alto. Ciascun latch funziona così: quando è LE = 1, D è abilitato e impone il suo valore sull’uscita Q; contemporaneamente il rientro di Q viene disabilitato. Quando diviene LE = 0, D è disabilitato mentre Q rientra e si conferma attraverso la OR. Il circuito è una versione più evoluta del primo esempio proposto all’inizio di questo capitolo. Figura G1.11 D-latch 74LS75. D Q LE Q Integrato 74LS279 – – L’integrato 74LS279 è un quadruplo latch con ingressi S e R . Il circuito logico di ciascuno di questi latch è costituito da due porte NAND collegate come in figura G1.4, ma senza negatori – agli ingressi delle NAND. Due dei latch di quest’integrato hanno un doppio ingresso S. Latch integrati Integrato 74LS373 Figura G1.12 Alcuni integrati con latch. 5 VCC 2 3 13 D1 D2 G-1,2 6 7 4 D3 D4 G-3,4 12 GND L’integrato 74LS373 contiene 8 D-latch con uscite 3-state. –– Essi condividono un unico latch enable G attivo sul livello alto, e un unico abilitatore OE delle uscite attivo al li–– vello basso. Con G = 1 e OE = 0 i latch sono trasparenti. Q1 Q1 Q2 Q2 16 1 15 14 Q3 Q3 Q4 Q4 10 11 9 8 74LS75 16 1 2 3 VCC 1R 1S1 1S2 1Q 5 6 2R 2S 2Q 7 10 11 12 3R 3S1 3S2 3Q 14 15 8 4R 4S GND 4Q 74LS279 20 VCC 9 3 4 7 8 13 14 17 D1 D2 D3 D4 D5 D6 D7 D8 13 11 1 G OE 10 GND 4 Q2 Q3 Q4 2 5 6 9 Q5 Q6 Q7 Q8 12 15 16 19 74LS373 16 VDD 4 7 13 14 D0 D1 D2 D3 5 6 CLK POL 8 VSS 4042 Q0 Q0 Q1 Q1 2 3 10 9 Q2 Q2 Q3 Q3 11 12 1 15 453 G1 • Circuiti sequenziali di base: latch e flip-flop Integrato 4042 L’integrato CD4042 è un quadruplo “clocked D-latch”. Il clock, che più propriamente è un latch enable, è comune ai quattro latch e può essere negato grazie a una XOR il cui altro ingresso è indicato come “polarità”. Con polarità = 0 il latch enable è attivo, cioè il latch è trasparente, quando è al livello alto. G1.8 Caratteristiche di commutazione dei latch Si è visto che, per il buon funzionamento dei circuiti reali, occorre rispettare le loro caratteristiche fisiche come le tensioni di alimentazione, le correnti e i livelli delle tensioni in ingresso e in uscita, i ritardi di propagazione. Con i circuiti sequenziali le caratteristiche che riguardano l’andamento dei segnali divengono particolarmente importanti. Qui di seguito si elencano le principali caratteristiche di commutazione dei latch: • tpLH e tpHL sono i ritardi di propagazione tra una variazione su un ingresso (di eccitazione o di latch enable) e la corrispondente commutazione (quando prevista) da basso ad alto e da alto a basso dell’uscita Q; t • su, tempo di setup, è il minimo intervallo di tempo che precede il passaggio del latch enable al livello che memorizza il dato durante il quale gli ingressi di eccitazione devono restare costanti; • th, tempo di hold, è il minimo intervallo di tempo che segue il passaggio del segnale del latch enable al livello che memorizza il dato durante il quale gli ingressi di eccitazione devono ancora mantenere il loro valore; • tw, durata dell’impulso, è la durata minima di un impulso di acquisizione di un dato per memorizzarlo. La tabella G1.7 riporta alcuni valori tipici in ns per gli integrati LS e CMOS alimentati a 5 V precedentemente presentati. tpLH LS CMOS tpHL tsu th tw 15 15 da110 a 250 20 0 5 60 20 100 Tabella G1.7 Tempi di commutazione dei latch. G1.9 Flip-flop I latch leggono gli ingressi non appena sono abilitati e questo, a parte il ritardo di propagazione, ha subito effetto sullo stato del dispositivo. Il problema di corsa critica nel collegamento a cascata ne è una conseguenza. I flip-flop (nel seguito FF) non commutano sul livello del clock ma su un suo fronte, con ciò risolvendo il problema della corsa critica. Master-slave I master-slave sono costituiti da due latch collegati in cascata, i cui abilitatori sono collegati insieme, ma attivi su livelli opposti (figura G1.13 a). Il segnale che controlla i due latch-enable è ora indicato con Ck (clock). S R Ck Master Q S Q M Slave S Q EN EN R Q QM R Ck Q a) Q Q S R 0 0 Ck Q0 Q 0 Memoria 0 1 0 1 Reset 1 0 1 0 Set 1 1 Q Q NV Non valida b) Figura G1.13 a, b Flip-flop SR masterslave: a) schema di principio; b) tabella della verità. 454 Modulo G • Circuiti logici sequenziali Il primo dei due latch, quello che riceve direttamente gli ingressi S ed R, è detto master (padrone), e il secondo è lo slave (schiavo). Se, come nell’esempio di figura, il master è abilitato al livello alto e lo slave al livello basso, nell’intervallo di tempo in cui il segnale ck è alto, il master legge gli ingressi S ed R e può commutare, mentre lo slave, non essendo abilitato, resta insensibile ai cambiamenti avvenuti ai suoi ingressi collegati alle uscite del master. Quando successivamente il ck va al livello basso, lo slave può leggere i valori passatigli dal master, valori che intanto restano costanti, dal momento che il master è ora disabilitato. Se si guarda il tutto come un unico dispositivo, si può dire che esso recepisce il valore dei suoi ingressi sul livello alto del clock, ma aggiorna il suo stato (ora individuato dalle uscite dello slave) non appena il clock diventa basso. Alla tabella di eccitazione dell’SR si aggiunge spesso la colonna con il segnale di clock, figura G1.13 b, la cui simbologia sta a significare appunto che dal primo dei fronti e fino a quando il clock resta alto la sezione master acquisisce il dato sui suoi ingressi ed eventualmente commuta, mentre lo slave lo fa sul secondo fronte. A parte il ritardo di propagazione, il master-slave ora descritto aggiorna il suo stato dal momento in cui il segnale di clock passa da un livello alto a uno basso, cioè sul fronte di discesa. Il suo simbolo logico è riportato in figura G1.14. Naturalmente è sufficiente negare lo stesso segnale per ottenere un master-slave che commuti sul fronte di salita e in questo caso nella tabella di eccitazione il segnale del clock appare come un impulso alto-basso-alto, a significare che il dispositivo acquisisce gli ingressi per tutto il tempo in cui il clock è basso, e commuta quando il clock va al livello alto. I flip-flop master-slave costituiscono una soluzione per il problema di corsa critica precedentemente descritto, ciò perché il dato letto durante una fase del clock viene trasferito sullo slave non direttamente ma solo nella fase successiva del clock. Tuttavia essi sono relativamente lenti perché occorre rispettare i tempi di transizione di ciascuna delle due sezioni che li compongono. Ingressi asincroni o diretti Oltre agli ingressi di eccitazione, i flip-flop dispongono di uno o due ingressi diretti, attraverso i quali è possibile settare o resettare il dispositivo in maniera indipendente dal clock, figura G1.15. Per questo motivo, questi ingressi sono anche detti asincroni. L’ingresso asincrono che setta è indicato con Pr, o Preset; quello che resetta è indicato con Cl, o Clear. Gli ingressi asincroni sono in genere attivi al livello basso e funzionano come il Set e il Reset di un normale SR quindi non vanno attivati contemporaneamente. La loro utilità è legata all’esigenza di imporre al dispositivo un determinato stato indipendentemente dal segnale di clock. Ciò può essere necessario per imporre a un dispositivo con più flip-flop un particolare stato, per esempio appena lo si collega all’alimentazione. Pr S Q CLK R Q Q S CLK R Q CI Figura G1.14 Commuta sul fronte di discesa del clock. Figura G1.15 Flip-flop con ingressi asincroni. 455 G1 • Circuiti sequenziali di base: latch e flip-flop Edge-triggered Una tecnica alternativa a quella del master-slave consiste nel realizzare, a monte dell’ingresso di abilitazione del latch, un dispositivo in grado di trasformare il segnale di clock entrante in un impulso di durata appena sufficiente a consentire una transizione. A tale scopo si può sfruttare il fenomeno dell’alea statica. Nel circuito di figura G1.16 si utilizza l’alea statica delle OR. Nella figura è riportato anche un esempio della correlazione tra i segnali di risposta––agli ingressi S e ck. Con ck = 1 si abilitano –– – gli in– gressi S ed R, questi condizionano–Sd ed–Rd che però non possono passare su S 1 ed R1 perché disabilitati dallo stesso ck. S 1 ed R1 valgono 1 e il latch mantiene lo stato in cui si trovava. S Sd Cl S1 Figura G1.16 SR edge-triggered. S Q ck ck Sd R R1 Rd Pr Q S1 t –– –– Appena ck = 0 i segnali Sd ed Rd vengono immediatamente abilitati e, per un intervallo di tempo Δt pari al ritardo di propagazione–– delle –– NAND da cui provengono, possono condizionare il latch. Dopo questo tempo Sd ed Rd tornano al livello 1 perché le NAND da cui escono sono state disabilitate; ciò impone al latch di restare sullo stato appena raggiunto. I circuiti con questo tipo di sincronismo sono detti edge-triggered (cioè triggerati sul fronte) a ritardo di propagazione. Nel caso ora esaminato il fronte attivo, quello che segna la commutazione dell’uscita, è quello di discesa. In sintesi, sul fronte attivo un edge-triggered acquisisce e subito dopo commuta. Il simbolo grafico e la tabella di un edge-triggered sono riportati in figura G1.17. Il triangolino sull’ingresso di sincronismo indica che le commutazioni avvengono sul fronte di salita; o, se il triangolino è preceduto dal segno di negazione, sul fronte di discesa del clock. Nella tabella di eccitazione la freccetta rivolta verso l’alto o verso il basso ha lo stesso significato del triangolino sul simbolo grafico. Gli edge-triggered hanno dei tempi di risposta più brevi di quelli dei master-slave. S R 0 0 Q0 Q0 0 1 0 1 1 0 1 0 1 1 Ck Q Q NV S Q Ck R Q Figura G1.17 SR edge-triggered con clock attivo sul fronte di salita. Modulo G • Circuiti logici sequenziali 456 ESEMPIO 3 Il circuito di figura G1.18 è un SR edge-triggered, a ritardo di propagazione. Verificarne la logica di funzionamento. Sd S a 1 Figura G1.18 Altro schema di SR edge-triggered. 2 Q c ck d 3 Q 4 b R Rd ■ Con ck = 0 resta abilitata la parte di circuito costituita dalle porte 1, 2, 3 e 4; si tratta di un latch con ingressi Sd Rd = 11 , quindi: Qn + 1 = Qn. Con ck = 1 l’equazione dello stato successivo, ricavabile dal circuito, dà: ( )( ) Qn+1 = Qn 1 + R 1 + S = Qn cioè lo stato si conserva anche in questo caso. Tuttavia con il fronte di discesa del clock le porte c e d ricevono in ingresso uno 0 mentre – –le porte 1 e 4 ricevono, ancora per un tempo pari al ritardo di propagazione in a e b, i valori di S ed R. In questo breve intervallo di tempo l’equazione del circuito è esattamente quella del latch SR: – – – Qn + 1 = R · Qn · S = RQn + S e perciò risponde ai valori di S ed R appena precedenti il fronte di discesa del clock. Data lock-out J Ck K Figura G1.19 Simbolo di un data lock-out. I flip-flop di questo tipo sono dei master-slave nei quali però il master è sensibile agli ingressi di eccitazione solo sul fronte positivo del segnale di clock, e non più per tutto il tempo in cui il clock resta sul livello alto. Lo slave torna attivo quando il clock torna sul livello basso. Questi dispositivi sono più lenti degli edge-triggered, ma superiori ai master-slave perché non richiedono più che gli ingressi di eccitazione siano tenuti costanti per tutto il tempo richiesto per una transizione del master. La figura G1.19 riporta il simbolo utilizzato per questo tipo di flip-flop. G1.10 Flip-flop JK La tabella di eccitazione, il diagramma degli stati e il simbolo di un flip-flop JK sono riportati in figura G1.20. Si noti la quarta riga della tabella del JK. Ora la condizione con ingressi uguali a 1 è consentita e porta nello stato opposto a quello precedente. Se è J = K = 1, con l’arrivo del fronte attivo del clock il flip-flop passerà dallo stato presente Qn = 0 allo stato Qn + 1 = 1; o dallo stato presente Qn = 1 allo stato Qn + 1 = 0. Con J = K = 1, fissi a ogni impulso di clock, il dispositivo commuta da uno stato all’altro. Se invece di un flip-flop JK si fosse realizzato un latch di tipo JK, questo, con i due ingressi di eccitazione al livello alto, entrerebbe in oscillazione non appena abilitato e non sarebbe possibile prevedere in quale dei due stati andrebbe a fermarsi disabilitandolo. 457 G1 • Circuiti sequenziali di base: latch e flip-flop Nel diagramma degli stati, che è la versione grafica della tabella di eccitazione, le × indicano indifferenza del comportamento rispetto alla variabile cui si riferiscono: dallo stato 0 con JK = 11 o JK = 10 si passa comunque nello stato 1, e dallo stato 1 si va nello stato 0 se K = 1, qualunque sia il valore di J. K Ck Qn+1Qn+1 0 0 Qn Qn Memoria 0 1 0 1 Reset 1 0 1 0 Set 1 1 Qn Qn Toggle 1X 0 0X 1 X1 J X0 b) Q Ck a) K Q c) Equazione dello stato successivo di un JK Traducendo la tabella di eccitazione del JK in mappa di Karnaugh con ingressi Qn, J, K e uscita Qn + 1, tabella G1.8, si ricava l’equazione che esprime lo stato successivo in funzione degli ingressi J e K e dello stato presente, Qn. – – Qn + 1 = JQn + KQn [G1.4] G1.11 Dal SR al JK Il flip-flop JK deriva da un SR con qualche modifica: si fa in modo che a ciascuna combinazione di valori dei nuovi ingressi J e K e dello stato presente del sistema corrispondano valori di S e R tali da imporre lo stato successivo desiderato. S e R divengono cioè funzioni di Qn, J, e K i cui valori vanno imposti considerando lo stato successivo voluto per il nuovo flip-flop. A tale scopo conviene preparare la tabella G1.9 con gli ingressi Qn, J, K, con in più una colonna per lo stato successivo desiderato, Qn + 1, e con le uscite S e R che sono le funzioni da definire. Si procede poi a compilare le colonne delle due funzioni: 1a e 2a riga: Qn = 0, 3a e 4a riga: Qn = 0, 5a e 7a riga: Qn = 1, 6a e 8a riga: Qn = 1, Figura G1.20 Flip-flop JK edge-triggered: a) tabella di eccitazione; b) diagramma degli stati c) simbolo. JK J Qn + 1 = 0 Qn + 1 = 1 Qn + 1 = 1 Qn + 1 = 0 SR = 0×; SR = 10; SR = ×0; SR = 01. → → → → Qn J K Qn+1 S R 0 0 0 0 0 x 0 0 1 0 0 x 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 x 0 1 0 1 0 0 1 1 1 0 1 x 0 1 1 1 0 0 1 Tabella G1.9 Assegnazione di S ( ) e R ( ). Q JK 0 00 01 0 0 11 10 1 1 1 1 0 0 1 Qn+1(Qn, J, K) Tabella G1.8 Calcolo della funzione stato prossimo di un JK. Modulo G • Circuiti logici sequenziali 458 Infine mediante mappe di Karnaugh, tabelle G1.10, si ricavano le espressioni e il corrispondente circuito di figura G1.21. – S = JQ n R = KQn [G1.5] 1 x 0 – S = JQn 11 10 1 1 0 JK Qn 00 01 0 x x x 1 0 1 11 10 0 0 1 0 S J K R Q CLK JK Qn 00 01 0 0 0 Q Q Q R = KQn Tabella G1.10 Calcolo delle funzioni S (Qn , J, K ) e R (Qn , J, K ). Figura G1.21 Realizzazione di flip-flop JK. G1.12 Il flip-flop D Collegando K a J attraverso una NOT, si impone K = J e dalla tabella del JK restano escluse le righe con J = K. Diversamente dal latch D, il flip-flop D memorizza il valore in ingresso sui fronti attivi del segnale di clock. Come per gli altri flip-flop, se si tratta di un master-slave la lettura dell’ingresso avviene nella fase del segnale di clock precedente il fronte attivo; se si tratta di un edge-triggered la lettura avviene sul fronte attivo. – Un flip-flop di tipo D si ottiene anche da un flip-flop di tipo SR imponendo R = S. G1.13 Il flip-flop T Se si collegano insieme i due ingressi di un JK si ottiene un flip-flop di tipo T (figura G1.22). Il nome T di questo tipo di flip-flop viene dall’inglese toggle (switch elettrico che funziona scambiando la posizione di una piccola leva ogni volta che viene premuto). La sua tabella di eccitazione corrisponde alle due righe di quella del JK con J = K. Quando T = 0 il dispositivo conserva lo stato in cui si trova; quando T = 1 a ogni fronte attivo del segnale di sincronismo avviene una commutazione. Se il flip-flop è resettato, un impulso di clock lo setta e, se è settato, lo resetta. Questo tipo di risposta si osserva comunemente per esempio quando su una tastiera di computer si attiva, o disattiva, la scrittura in maiuscolo. Figura G1.22 Flip-flop T, edge-triggered. T Ck PRE Q J Ck Ck K PRE Q T Q Q CLR CLR G1.14 Flip-flop integrati La figura G1.23 riporta la disposizione dei pin di alcuni flip-flop integrati. • L’integrato 74LS74 è un “dual positive-edge-triggered D flip-flop” con Preset e Clear attivi al livello basso. • L’integrato 74LS76 è un “dual negative-edge-triggered JK flip-flop” con Preset e Clear attivi al livello basso. 459 G1 • Circuiti sequenziali di base: latch e flip-flop • L’integrato 74LS109 è un “dual JK positive-edge-triggered flip-flop” con Preset e Clear attivi al livello basso. • L’integrato CD 4027 è un “dual JK master-slave flip-flop”. Ciascuno dei due circuiti è dotato di clock attivo sui fronti di salita, e di ingressi asincroni propri, attivi al livello alto. 14 13 VCC CL Q 12 11 D CLK 10 PR 1 CL Q Q D CLK 4 PR 7 GND Q 9 8 5 5 VCC 9 12 6 J K CLK Q PR CL Q J K CLK Q 7 8 4 16 1 6 2 3 13 PR CL GND 74LS74 11 16 VCC 10 15 14 13 12 11 CL J K CLK PR 1 2 3 4 5 CL J K CLK PR 8 GND 15 14 Q 74LS76 Q 10 Q 9 Q 6 Q 7 16 VDD 9 10 11 13 12 S J K CLK R 7 6 5 3 4 S J K CLK R 8 VSS 74LS109 Caratteristiche di commutazione • tpLH e tpHL sono i ritardi di propagazione tra una variazione su un ingresso (di eccitazione, di ck, di clear o di preset) e la corrispondente commutazione (quando prevista) da basso ad alto e da alto a basso dell’uscita Q; • tsu, tempo di setup, è il minimo intervallo di tempo che precede un fronte del clock durante il quale gli ingressi di eccitazione devono restare costanti; • th, tempo di hold, è il minimo intervallo di tempo successivo al fronte del clock di acquisizione del dato durante il quale gli ingressi di eccitazione devono ancora mantenere il loro valore; • tw, durata dell’impulso, è la durata minima di un impulso di clock o di un impulso di preset o di clear. Q 15 Q 14 Q Q 4027 Figura G1.23 Alcuni flip-flop integrati. La tabella G1.11 riporta a titolo di esempio alcuni tipici valori in ns per gli integrati 74 LS74 e 4027 alimentati a 5 V. tpLH LS CMOS tpHL tsu th tw 13 25 da 150 a 200 25 100 5 – 25 90 G1.15 Trasformazioni di flip-flop Si è già visto come da un flip-flop di tipo SR si ottiene un JK, e da un JK si ottengono il tipo D e il tipo T. In generale da un flip-flop di un certo tipo se ne può ottenere uno di un altro tipo condizionando i vecchi ingressi, in base ai nuovi ingressi e allo stato che si vuole come prossimo. I vecchi ingressi divengono così funzione dei nuovi e dello stato presente. Tabella G1.11 Tempi di commutazione dei flip-flop. 1 2 Modulo G • Circuiti logici sequenziali 460 ESEMPIO 4 Trasformare un flip-flop di tipo D in un JK. ■ L’ingresso D diviene funzione di Qn, J e K. Per definire la funzione D(Qn, J, K) si predispone la tabella G1.12 con le colonne Qn, J, K come variabili di ingresso, Qn + 1 stato successivo da ottenere in base alla definizione del JK, e la colonna della funzione D. Questa va compilata in base allo stato di partenza Qn, quello di arrivo, Qn + 1, e al comportamento noto del flip-flop di tipo D. Qn J K Qn+1 D 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 0 0 Tabella G1.12 Assegnazione di D(Qn , J, K ). Dalla mappa di Karnaugh della funzione D( ) si ottengono l’espressione: – – D( ) = J · Q n + K · Qn e il corrispondente circuito logico di figura G1.24. 1 J K 12 13 Pr 3 2 4 74LS00 11 10 2 6 5 1 8 9 74LS74 4 Cl PR 6 Q D CL 5 Q Q Q 3 Figura G1.24 Trasformazione in JK di un flip-flop D. ck ESEMPIO 5 Trasformare un flip-flop di tipo D in uno di tipo T. ■ Si compila la tabella G1.13 di D in funzione di Q e T. Si riconosce che D = T corrisponde il circuito di figura G1.25. Qn T Qn+1 D 0 0 0 0 0 1 1 1 1 0 1 1 1 1 0 0 Tabella G1.13 Assegnazione di D(Qn , T ). Figura G1.25 Trasformazione di flip-flop D in T. D T Q ck Q ck + Qn, a cui Esercizi di verifica Esercizio 1 Disegnare il circuito logico di un latch SR realizzato con porte NOR e indicare su di esso gli ingressi di eccitazione e le uscite. Esercizio 2 Di un latch SR disegnare il diagramma degli stati. Esercizio 3 Ricavare le espressioni algebriche dello stato prossimo di un latch SR. Esercizio 4 Disegnare il circuito logico di un latch di tipo D con abilitatore realizzato con porte logiche NAND. Esercizio 5 Scrivere l’equazione dello stato prossimo di un latch di tipo D con abilitatore. Esercizio 6 Disegnare il circuito logico di un antirimbalzo realizzato con porte NOR. Esercizio 7 Utilizzando un integrato 7475 (quadruplo D latch) realizzare un registro parallelo di 4 bit. Esercizio 8 A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm e Qs di un flipflop D master-slave la cui uscita Qs commuta sul fronte di discesa del clock. D ck Qm Qs t Figura G1.26 Correlazioni dei segnali in un master-slave. Esercizio 9 A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm e Qs di un flipflop D di tipo data lock-out la cui uscita Qs commuta sul fronte di discesa del clock. 461 Esercitazioni G1 • Circuiti sequenziali di base: latch e flip-flop Modulo G • Circuiti logici sequenziali 462 Esercitazioni Esercizio 10 A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dell’uscita Q di un flip-flop D edge-triggered con clock attivo sul fronte di discesa. Esercizio 11 Disegnare il diagramma degli stati di un flip-flop JK, scriverne la tabella di eccitazione e infine ricavare l’espressione dello stato successivo. Esercizio 12 A partire da tutte le possibili situazioni provare che il circuito che trasforma un flip-flop SR in un JK (figura G1.21) funziona correttamente. Esercizio 13 Trasformare un flip-flop di tipo T in uno di tipo D. Test di verifica Quesiti a risposta aperta 1. Spiegare la differenza tra un circuito combinatorio e uno sequenziale. 2. Illustrare il problema della corsa critica in un latch SR. 3. Spiegare perché non ha molto senso collegare più latch in cascata. 4. Descrivere un master-slave e il suo funzionamento. 5. Spiegare perché un flip-flop JK si deve realizzare con edge-triggered o con master-slave. 6. Spiegare come funziona un circuito realizzato con 4 flip-flop D collegati in cascata. 7. Dire in che modo un edge-triggered risolve il problema di corsa critica dei latch collegati in cascata. 8. Esporre la tecnica di trasformazione dei flip-flop da un tipo a un’altro. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Un circuito logico sequenziale si distingue da uno combinatorio: a per via dei diagrammi degli stati. b perché al suo interno non ci sono solo porte logiche. c perché il suo comportamento non è sempre lo stesso. d perché almeno una sua uscita ritorna su qualcuno dei suoi ingressi. 2. La tabella di eccitazione di un latch SR: a ha come ingressi S e R e come uscita lo stato successivo Q. b non è per niente diversa da qualsiasi tabella della verità. c in realtà ha tre ingressi: Q, S ed R, dove Q è lo stato presente. d ha un’uscita che dipende dalle combinazioni di valori di S ed R. 3. Il problema della corsa critica in un SR consiste nel fatto che: a con il valore SR = 11 l’uscita Q dipende dal tipo di porte NOR o NAND che realizzano il latch. b passando da SR = 11 a SR = 00 lo stato successivo non è prevedibile. – c la combinazione 11 porta le uscite Q e Q ad avere lo stesso livello logico. d con la combinazione 11 non è prevedibile lo stato successivo. 4. In un latch di tipo D: a lo stato successivo è esattamente quello imposto dall’ingresso. b lo stato successivo dipende anche dall’abilitatore del latch. c lo stato non può cambiare se il latch-enable è attivo. d lo stato diviene uguale all’ingresso D non appena il latch-enable viene disattivato. 5. Il latch-enable: a è un segnale di sincronismo che con il suo fronte attivo consente al latch di reagire agli altri ingressi. b consente di manovrare sugli ingressi di eccitazione eliminando i problemi di corsa critica. c quando non è attivo disabilita gli ingressi di eccitazione. d quando è attivo abilita il latch a reagire agli ingressi di eccitazione mentre quando non è attivo pone il latch nella condizione in cui mantiene lo stato appena raggiunto. 6. L’equazione di stato di un SR realizzato con porte NAND è: – a Q n + 1 = S + R · Qn – b Q n + 1 = S + R · Qn – c Q n + 1 = S + R · Qn – – d Q n + 1 = S + R · Qn 7. In un master-slave attivo sul fronte di discesa del clock: a il master legge gli ingressi di eccitazione sul fronte di salita del clock e lo slave legge sul fronte di discesa ciò che il master gli passa. b lo slave commuta non appena il clock va sul livello basso, contemporaneamente il master conserva lo stato ultimamente raggiunto e vi resta fino a che il clock non torna alto. c il master legge gli ingressi di eccitazione durante tutto il tempo in cui il clock resta alto e lo slave può commutare durante tutto il tempo in cui il clock resta basso. d il master legge gli ingressi di eccitazione fino a un istante prima della commutazione del clock al livello basso e lo slave può commutare appena il clock passa dal livello alto a quello basso. 8. In un edge-triggered: a si fa in modo che a ogni fronte attivo del clock i latch interni al dispositivo possano leggere gli ingressi di eccitazione durante intervalli di tempo appena sufficienti da consentire una sola commutazione per volta e poi restino nella condizione di memoria. 463 Esercitazioni G1 • Circuiti sequenziali di base: latch e flip-flop Modulo G • Circuiti logici sequenziali Esercitazioni 464 b è necessario utilizzare impulsi di clock così brevi da consentire una sola commutazione per volta. c le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengono acquisiti durante tutto il precedente intervallo di tempo. d le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengono acquisiti sul livello logico che precede il fronte attivo. 9. Un JK ha equazione di stato: – – a S = JQ n; R = KQn. – – b Q n + 1 = J Qn + KQ n. – c S = JQ n; R = KQn. – – d Q = JQ + KQ . n+1 n n 10. Un JK si ottiene da un flip-flop SR mediante i seguenti collegamenti: – a l’uscita della AND di J con Q va su S, l’uscita della AND di K e Q va su R. n n b l’uscita della AND di J con Q va su S, l’uscita della AND di K e Q va su R. n n – c l’uscita della AND di J con Q n va su S, l’uscita della AND di K e Qn va su R. – – d l’uscita della AND di J con Q n va su S, l’uscita della AND di K e Q n va su R. 465 Circuiti generatori di segnali impulsivi G2 Si propongono qui alcune applicazioni dei circuiti logici alla generazione di segnali adatti a pilotare in modo automatico sistemi sequenziali. Contestualmente si danno indicazioni su come analizzare i processi in questi circuiti e calcolarne i tempi che li caratterizzano. I latch sono anche detti multivibratori bistabili; posti in uno dei due stati stabili essi vi restano fino a che non vengono dall’esterno sollecitati a passare nell’altro stato. I circuiti multivibratori monostabili e astabili sono invece caratterizzati da uno o due stati quasi stabili. Raggiunto uno stato quasi stabile essi vi restano solo per un intervallo di tempo determinato da processi di carica e scarica di circuiti con resistenza e capacità trascorso il quale passano nell’altro loro stato. G2.1 Monostabile mediante un latch SR La figura G2.1 propone lo schema di un monostabile realizzato mediante un latch e ne mostra la correlazione fra i segnali. Inizialmente il circuito è resettato e se non lo fosse andrebbe a resettarsi dopo un tempo sufficiente a far diventare attivo l’ingresso di reset del latch. Quando l’impulso di trigger Vi setta il latch; l’uscita Vo passa al livello alto e comincia a caricare la capacità C2 attraverso la resistenza R2. La tensione Vc sull’ingresso di reset cresce fino al livello ViH riconosciuto come alto; a questo punto il latch si resetta, Vo torna al livello basso e la capacità C2 si scarica attraverso il diodo. Il circuito C1 – R1 in ingresso, sostituibile con un sistema che sfrutta l’alea statica (come quello che vedremo in figura G2.3 b) deve rendere breve ma di durata sufficiente il segnale di set che avvia il transitorio; in tal modo, quando diviene R = 1 è già S = 0. Dopo il reset il latch si trova con S = R = 0, e il suo stato non cambia fino all’arrivo di un nuovo impulso Vi. V0 Vi C1 S Q R Q V0 VCC VC t0 Figura G2.1 a, b Monostabile con SR (a) e correlazione fra i suoi segnali (b). ViH R1 R2 C2 VS Vi a) b) Modulo G • Circuiti logici sequenziali 466 Calcolo del tempo t0 La tensione Vc segue la legge di carica di una capacità C attraverso una resistenza R = R2. Supponendo che nella fase di carica sia Vo = Vcc , si ha: Vc = Vcc (1 – e–t/RC). Detto t0 l’istante in cui diviene Vc = ViH, si scrive ViH = Vcc (1 – e–t0/RC) e si ricava t0: Vcc – ViH = Vcc e–t0/RC Vcc/( Vcc – ViH) = et0/RC t0 = RC ln(Vcc /( Vcc – ViH)) [G2.1] Occorre tuttavia osservare che la tensione Vo al livello alto potrebbe essere diversa da Vcc e dipendere dal valore della corrente fornita. Occorre perciò dimensionare R in modo da limitare la corrente massima. G2.2 Astabile mediante un latch SR – Il circuito di figura G2.2 utilizza anche l’uscita Q del latch per caricare un circuito RC e agire sull’ingresso di set. Inizialmente le due capacità sono scariche, quindi è S = R = 0. Si supponga il latch nello stato Q = 1: mentre resta Vs = 0 la tensione VR cresce con la legge di carica del circuito R1C1 fino a raggiungere, dopo un tempo t1, la tensione ViH. A questo punto il latch commuta allo stato Q = 0, la capacità C1 si scarica velocemente attraverso il diodo, e contemporaneamente inizia il processo di carica della capacità C2. Dopo un tempo t2, Vs raggiunge il valore riconosciuto come alto e il latch si setta, C2 si scarica attraverso il diodo, VR torna a crescere e il ciclo si ripete. La figura mostra anche la correlazione tra i segnali. Calcolo dei tempi t1 e t2 I processi di carica di C1 e C2 sono del tutto simili a quello descritto per il precedente circuito monostabile, pertanto valgono le relazioni: t1 = R1C1ln(Vcc /(Vcc – ViH)) t2 = R2C2ln(Vcc /(Vcc – ViH)) [G2.2] R2 Figura G2.2 Astabile con SR e correlazione dei segnali. V0 t1 S Q R C2 C1 Q R1 V0 VR t2 VCC ViH VCC VS ViH G2.3 Monostabile con trigger di Schmitt Il circuito monostabile di figura G2.3 a utilizza un trigger di Schmitt. Per comprenderne il funzionamento si consideri il MOS come un semplice interruttore normalmente aperto. In questa condizione di riposo i due ingressi della porta NAND sono normalmente al livello 1 e quindi è Vo = 0. Se l’interruttore viene chiuso la capacità si scarica abbastanza velocemente e divengono Vc = 0 e Vo = Vcc. Non appena l’interruttore 467 G2 • Circuiti generatori di segnali impulsivi viene riaperto la capacità comincia a caricarsi, e la sua tensione, Vc, sale per raggiungere il valore finale Vcc. Questo processo si interrompe non appena viene raggiunta la soglia Vt+ che fa tornare la Vo al livello 0. L’impulso che provoca la scarica della capacità dovrebbe essere di durata trascurabile rispetto a quello generato in uscita, ma sufficiente a fare scaricare del tutto la capacità; è possibile ottenerlo con un circuito come quello di figura G2.3 b che sfrutta l’alea statica; occorre però che il MOS possa essere attraversato da un impulso di corrente sufficientemente intensa. Nel caso proposto in figura l’uscita V1 si mantiene normalmente al livello alto; quando si schiaccia il pulsante si ottiene su V1 un breve impulso di trigger verso il basso durante il quale la capacità dovrebbe scaricarsi completamente, e terminato il quale inizia il transitorio. Vo resta sul livello alto dall’inizio dell’impulso a transitorio esaurito. I diagrammi di figura G2.3 mostrano la correlazione tra i segnali: Vi diventa alto per tutto il tempo in cui si agisce sul pulsante P; dal primo istante di attivazione del pulsante si genera l’impulso di trigger V1 che chiude l’interruttore MOS, e provoca la transizione su Vo = 1. Terminato l’impulso V1 l’interruttore MOS si riapre e la carica della capacità inizia; il ritorno allo stato d’equilibrio con interruttore aperto avviene dopo un tempo: t0 = RC ln(Vcc /(Vcc – Vt+ )) [G2.3] quando Vc raggiunge la soglia Vt+. V0 VCC t0 R V0 U V1 VC VT+ VTÐ C VC Figura G2.3 a, b, c a) Monostabile con trigger di Schmitt, b) circuito di comando, c) correlazione tra i segnali. a) V1 VCC P Vi Vi V1 b) c) Calcolo del tempo t0 L’equazione di carica della capacità C attraverso R con valore iniziale 0 e valore finale cui tende Vcc è: Vc = Vcc(1 – e –t/RC ). Quando t = t0 è Vc = Vt +, quindi: Vt+ = Vcc (1 – e– t0/RC ); Vcc – Vt + = Vcc e– t0/RC; ESEMPIO 1 ESEMPIO 2 Vcc /(Vcc – Vt+ ) = et0/RC ln(Vcc /(Vcc – Vt+ )) = t0/ RC da cui segue la relazione [G2.3]. Calcolare t0 dati R = 470 kΩ, C = 100 nF, Vcc = 5 V, Vt+ = 1,7 V. ■ t0 = RCln(Vcc /( Vcc – Vt +)) = 470 = 470 · 10-4 · 0,42 = 20 ms 10 + 3 · 100 · 10–9 · ln(5/(5 – 1,7)) = Modulo G • Circuiti logici sequenziali 468 G2.4 Astabile con trigger di Schmitt Un multivibratore astabile è un circuito che commuta con regolarità tra due livelli di tensione: esso perciò è un generatore di impulsi. Lo schema di figura G2.4 mostra un’applicazione delle porte NAND con trigger di Schmitt per generare segnali impulsivi. Se ne descrive di seguito il funzionamento. Se si alimenta il circuito con Vcc = 5 V, quando V1 = 0 è Vo = H = 5 V; in queste condizioni la capacità si carica fino a che diviene Vi = 5 V. Non appena si pone V1 = 5 V l’uscita della NAND (anche su Vi c’è un uno logico) si porta al livello basso, Vo = L = 0 V; la capacità comincia a scaricarsi attraverso la resistenza R, Vi scende dal valore 5 V verso il valore 0 V, ma non appena diviene Vi = VT– il trigger scatta e impone Vo = H = 5 V. Da questo istante la capacità comincia a ricaricarsi e la Vi sale verso i 5 V, ma quando dopo un tempo t1 la tensione Vi raggiunge il valore VT+ il trigger scatta nuovamente questa volta imponendo Vo = L = 0 V. La capacità torna a scaricarsi verso Vi = 0, fino a raggiungere di nuovo dopo un tempo t2 la tensione Vi = VT–, e così di seguito. La figura mostra anche la correlazione tra i segnali Vi e Vo. Per gli intervalli di tempo t1 e t2 valgono le relazioni: a) t1 = RC ln[(Vcc – VT–)/(Vcc – VT+ )] Figura G2.4 Astabile con trigger di Schmitt e correlazione dei segnali. b) t2 = RC ln(VT+ /VT-) V0 V1 t1 V0 VCC Vi C ESEMPIO 3 [G2.4] t2 Vi VT+ R VT– Calcolo dei tempi t1 e t2 Supponendo che la porta logica sia in grado di fornire la massima corrente di carica e scarica del circuito RC, si scrivono le due equazioni di carica e scarica della capacità, e si calcolano i valori di t nel momento in cui Vi raggiunge il valore della soglia di commutazione. VH = VT+ – VT– è la larghezza del ciclo di isteresi. Durante la carica del condensatore è: Vi = VT– + (Vcc – VT–)(1 – e–t/RC ) Imponendo t = t1 e Vi = VT+ si ottiene: 1 – (VT+ – VT-)/(Vcc – VT– ) = e– t1/RC ln[1 – VH /(Vcc – VT– )] = – t1/RC t1 = − ln ⎡⎣((Vcc − VT − ) − VH ) / (Vcc − VT − ) ⎤⎦ = ln ⎡⎣(Vcc − VT − ) / (Vcc − VT + ) ⎤⎦ RC da cui la relazione [G2.4a] Durante la scarica del condensatore è: Vi = VT+ e–t/RC imponendo t = t2 e Vi = VT– si ottiene: VT– = VT+ e– t2/RC et2/RC = VT+ / VT– t2 = RC·ln(VT+ /VT– ) 469 G2 • Circuiti generatori di segnali impulsivi G2.5 Astabile realizzato con porte NOT CMOS Le porte logiche CMOS hanno correnti di ingresso molto piccole (dell’ordine di 10 pA); inoltre i lori ingressi sono protetti da circuiti con diodi che impediscono ai segnali di ingresso troppo alti o negativi di giungere sui gate danneggiandoli (figura G2.5 a). Questi circuiti “agganciano” una tensione positiva che supera quella di alimentazione a un livello di poco superiore a quello dell’alimentazione stessa; e una tensione negativa a un livello di poco inferiore a quello di riferimento. Queste caratteristiche consentono di realizzare un generatore di impulsi mediante schemi come quelli di figura G2.5 b e c utilizzando l’integrato 4049B. Con Vcc = 5 V per la famiglia della serie 4000 si hanno ViLmax = 1,5 V e ViHmin = 3,5 V con una curva di I/O piuttosto ripida. Inoltre, nei circuiti proposti, durante le transizioni di Vo la capacità realizza una retroazione positiva, rendendo ancora più brusca la commutazione. Figura G2.5 a, b, c a) Diodi di protezione in entrata sui CMOS; b) e c) astabili realizzati con porte NOT CMOS. VC D2 in R CMOS D1 out N M a) V0 R1 R2 R VSS B A C b) V0 C D VC c) Circuito di figura G2.5 b Si consideri una caratteristica ingresso-uscita intermedia delle porte CMOS con livelli di ingresso riconosciuti come uno zero logico fino a Vt = 2,5 V e come un uno logico da Vt in su. Si pensino inoltre i circuiti d’uscita degli inverter come generatori di tensione Vcc accesi se i rispettivi ingressi sono al livello logico 0. Se inizialmente è Vo = VM = 0, e quindi VN = Vcc, la resistenza R è percorsa da una corrente nella direzione N a M che attraverso il circuito N-R-C-Vo, con Vo = 0, va a caricare la capacità. In questa situazione, mentre resta Vo = 0, la tensione VM cresce tendendo al valore finale Vcc, ma, non appena superato il valore Vt essa è riconosciuta come un livello alto, fa commutare l’uscita N (al livello basso), e Vo passa al livello alto. Per breve tempo diviene VM = Vcc + Vt a causa della capacità che tra i suoi estremi M e Vo ha ancora la tensione + Vt. Qui intervengono i diodi di protezione D2 che scaricano velocemente sull’alimentazione la capacità. A questo punto la situazione è la seguente: Vo = VM = Vcc, VN = 0 V, una corrente attraversa il circuito Vo-C-R-N percorrendo la resistenza R in direzione M a N e la capacità si carica in senso opposto a quello precedente. Mentre rimane Vo = Vcc, la tensione del punto M dal valore iniziale Vcc scende tendendo al valore 0, ma non appena questa supera il valore Vt viene riconosciuta come un livello basso e avviene una nuova commutazione. Un istante prima erano VM = Vt, VN = 0 e Vo = Vcc; ora divengono VN = Vcc e Vo = 0 e per breve tempo VM = –Vcc + Vt a causa della carica posseduta dalla capacità nell’istante della commutazione. Questa volta sono i diodi D1 a scaricare velocemente la capacità e la tensione VM torna subito al valore 0. V0 Il processo riprende quindi ciclicamente dal punto in cui se ne è iniziata la descrizione. I diagrammi di figura G2.6 ne descrivono l’andamento. I fenomeni di carica e scarica della capacità avvengono con legge puramente esponenziale se il circuito d’uscita delle NOT è in grado di fornire le massime correnti previste, perciò deve essere Vcc /R < IOH. Se si utilizza l’integrato 4049 alimentato a 5 V i valori tipici delle correnti d’uscita sono VM IOL = 5,2 mA e IOH = –1,2 mA; in questo caso conviene utilizzare valori di R > Vcc/IOH = 4,2 KΩ. Inoltre, poiché la capacità si carica alternativamente con polarità diverse, non si possono utilizzare condensatori polarizzabili solo in un verso come, per esempio, quelli elettrolitici o al tantalio. Figura G2.6 Correlazione dei segnali del circuito di figura G2.5 b. VCC t1 t2 VCC VT Modulo G • Circuiti logici sequenziali 470 Calcolo dei tempi t1 e t2 Nella fase di crescita è VM = Vc = Vcc (1 – e–t/RC); detto t1 il tempo necessario a VM per raggiungere il valore di soglia Vt, si ricava t1: Vt = Vcc (1 – e–t1/RC) e–t1/RC = 1 – Vt / Vcc e+t1/RC = Vcc /( Vcc – Vt); t1 = RC · ln(Vcc / (Vcc – Vt )) [G2.5a] Nella fase discendente è VM = Vcc · e–t/RC; detto t2 il tempo per tornare al valore Vt si ricava t2: Vt = Vcc · e–t2/RC; e +t2/RC = Vcc /Vt; t2 = RC · ln(Vcc / Vt) [G2.5b] Nel caso sia proprio Vt = Vcc /2 si ottiene t1 = t2 = RC · ln(2) e un periodo T = 2RC · ln(2). ESEMPIO 4 Dimensionare il circuito di figura G2.5 b in modo da ottenere un segnale di frequenza 1 kHz. ■ Si vuole un periodo di 1 ms. Dalla relazione T = 2RC · ln(2) si ricava: RC = T/(2 · ln(2)) = 10–3/1,4 = 0,7 ms Scelta una capacità C = 100 nF si ottiene R = 0,7 · 10–3·107 = 7 kΩ. Si sceglie il valore commerciale più vicino. ESEMPIO 5 Analizzare il funzionamento del circuito di figura G2.5 c e calcolare i tempi di permanenza in ciascuno dei due stati supponendo che la caratteristica di I/O del CMOS sia quella intermedia tra la minima e la massima previste. ■ Data l’ipotesi, le commutazioni da un livello all’altro avvengono quando Vi attraversa il valore Vcc /2. Quando B è alto Vo è basso e la capacità si carica attraverso R1; la tensione del punto D tende a crescere verso Vcc ma, raggiunto il valore Vcc /2, che si trasmette tramite la R2 (senza caduta di tensione) al punto A, fa commutare il circuito. Ora VB è basso, Vo = Vcc, Vc = Vcc /2 e VD = 3/2 Vcc; la capacità comincia a scaricarsi attraverso R1 e la tensione del punto D tende a scendere verso il valore 0, ma dopo un tempo t1, appena scesa sotto il valore Vcc/2 fa commutare il circuito riportando B al valore alto ... Calcolo dei tempi t1 e t2 • tempo t1: il circuito RC è tra VB = 0 e Vo = Vcc; la capacità inizialmente con una tensione Vc = Vcc/2 si scarica e la tensione del punto D dal valore VD = 3/2 · Vcc scende verso il valore VD = 0; il fenomeno si ferma quando VD = Vcc /2. L’andamento di VD è esponenziale con valore iniziale 3/2 · Vcc e valore finale 0: VD = 3/2 · Vcc · e–t/R1C Quando t = t1 è: VD = Vcc /2 a Vcc /2 = 3/2 · Vcc · e–t1/R1C a 3 = et1/R1C; t1 = ln(3) · R1C = 1,1 · R1C • [G2.6] tempo t2: il circuito RC è tra VB = Vcc e Vo = 0. Un istante prima la tensione del punto D valeva Vcc /2 con Vo = Vcc, ciò significa che la tensione Vc vale Vcc /2 ma ha una polarità opposta a quella di figura. Ora si è avuta la commutazione di Vo al livello 0, quindi è VD = – Vcc /2. Da questo valore VD va verso Vcc con andamento esponenziale. L’equazione è VD = Vcc · 3/2 · (1 – e–t/R1C) – Vcc /2. Il fenomeno si interrompe dopo un tempo t2, non appena è VD = Vcc /2, : Vcc /2 = Vcc · 3/2 · (1 – e–t2/R1C) – Vcc /2; +1 = +3 e–t2/R1C ; 1 = 3(1 – e–t2/R1C ) – 1 3 = et2/R1C t2 = ln(3) · R1C = 1,1 · R1C [G2.7] 471 G2 • Circuiti generatori di segnali impulsivi G2.6 Circuiti monostabili e astabili integrati Esistono circuiti integrati come i 4098, 4538, 74xx122, 74xx123, 74xx221, dedicati alla generazione di impulsi singoli (one shot); alcuni di essi sono “retriggerabili”, cioè il tempo di permanenza nello stato quasi stabile può essere prolungato mediante un nuovo impulso di trigger. Altri integrati come quelli qui di seguito esaminati sono anche adatti per generare segnali rettangolari periodici. Tutti vanno utilizzati collegandoli con una resistenza e una capacità esterni. L’integrato 4047 L’integrato 4047 è un ‘CMOS Low-Power Monostable/Astable Multivibrator’. Il suo circuito logico, rappresentato in figura G2.7, è costituito da quattro parti interagenti. Per semplificare sono stati omessi gli ingressi 4 e 8 che sono rispettivamente i negati degli ingressi 5 e 6 e i pin per l’alimentazione che sono il 14 (Vdd) e il 7 (Vss). Il circuito (2) è un astabile controllato da un MOS a canale p, a sua volta controllato dal segnale E . Si riconoscono inoltre quattro flip-flop di tipo D dotati di vari set e reset asincroni, e un latch. Figura G2.7 Circuito logico dell’integrato 4047. 2 (RTC) Vdd 3 (RC com.) 1 (CTC) 5 (Astab.) 6 (– Trigger) (2) A E (1) Vdd R3 D3 Q3 13 ck 11 (Q) 9 (Reset) 10 (Q) (4) Q2 ck Q2 Ra D4 12 (Retr.) Q4 (3) R2 S2 D2 Q1 R1 Q1 ck D1 S1 ck Rb Indicazioni per l’utilizzazione dell’integrato Inizialmente gli ingressi di controllo dell’astabile e del trigger vanno disattivati (V5 = 0 e V6 = 1) e tramite l’ingresso 9 si impone un reset al flip-flop 2. Ciò impone E = 1, il MOS in conduzione, V3 = 1, V1 = 0 e V13 = 1. In questa situazione la capacità si carica con una tensione Vdd e il sistema resta fermo in questo stato con le uscite 13 e 11 al livello alto. Astabile Portando l’ingresso 5 (Astab.) al livello alto diviene E = 0, il MOS interrompe il suo circuito, la porta NAND del circuito 2 diviene un negatore, la tensione dell’ingresso 3 già al livello alto balza a 2Vdd a causa della tensione al livello alto dell’uscita 1 e della carica iniziale della capacità; ora però il circuito di protezione del punto comune all’RC è diverso da quello degli ingressi delle CMOS, regge alla tensione 2Vdd e non scarica la sovratensione attraverso i diodi di protezione. Il circuito 2, del tutto simile al circuito di figura G2.5 b, funziona da astabile. Più precisamente si hanno le seguenti fasi, rappresentate in figura G2.8. a. Il circuito tende inizialmente a portare la tensione V3 dal valore 2Vdd al valore 0 V ma quando, dopo un tempo T 1', V3 supera verso il basso la tensione Vt di soglia della porta NOT, questa commuta. Un istante prima la tensione V3 è Vt mentre V1 è Vdd, il che significa che V31 = Vt – Vdd è negativa. Modulo G • Circuiti logici sequenziali 472 b. L’istante dopo è V1 = 0 V, V3 = – Vdd + Vt, e inizia la carica della capacità attraverso R verso il valore V3 = Vdd. c. Dopo un tempo T2, non appena V3 supera verso l’alto la tensione Vt, si ha una nuova commutazione. d. La tensione V3 balza al valore Vdd + Vt, e comincia a scendere verso 0 V fino a che, dopo un tempo T1, non supera verso il basso la soglia Vt. Con la commutazione successiva si ritorna nella fase b). Se si rimette V5 = 0, non appena Q2 torna basso diviene E = 1 –e l’oscillazione termina. Il circuito (3) fornisce sulle uscite 10 e 11 due segnali Q e Q a onda quadra di frequenza dimezzata rispetto a quella di V1. Esso riceve ck = V1 e commuta sui fronti di salita. Q2 è stato inizialmente resettato e a sua volta ha resettato Q1 che rimane sempre al livello basso (infatti è D1 = 0 a meno che non venga settato dal circuito (4) di retrigger) e, poiché Q2 rientra negato in D2, a ogni fronte di salita del clock, si avrà una commutazione di Q2. Il periodo dell’onda quadra così ottenuta è TA = 2 · (T1 + T2). Il data sheet fornisce anche dei dati qui riportati in tabella G2.1 per il calcolo del periodo TA in base ai valori di Vt. Esso inoltre avverte che le formule di calcolo proposte sono corrette se si rispettano per R e C i seguenti vincoli: 10 kΩ ≤ R ≤ 1 MΩ C ≥ 100 pF Il calcolo dei tempi si fa come al solito a partire dalle equazioni esponenziali dei transitori del circuito RC scritte tenendo conto delle condizioni iniziale e finale. Si impone poi il valore della tensione di soglia che fa terminare ciascuna fase e si calcola il corrispondente valore del tempo. Si ottengono i seguenti risultati: T 1 = RC · ln((Vdd + Vt)/Vt) [G2.8] che è il tempo della discesa da Vdd + Vt a Vt; T 2 = RC · ln((2 Vdd – Vt)/(Vdd – Vt)) [G2.9] che è il tempo della salita da – Vdd + Vt a Vt; TA = 2 · RC · ln((Vdd + Vt) · (2 Vdd – Vt)/Vt(Vdd – Vt)) [G2.10] che è il periodo dell’oscillazione di Q2. V5 VE V3 Vdd+Vt Vdd 2Vdd Vdd ÐVt ÐVdd+Vt Figura G2.8 Correlazione dei segnali dell’astabile con 4047. V1 Q2 Vt Min. Typ. MAX 0.33 Vdd 0.5 Vdd 0.67 Vdd TA 4.62 RC 4.40 RC 4.62 RC Tabella G2.1 Astabile 4047, dipendenza del periodo da Vt. 473 G2 • Circuiti generatori di segnali impulsivi Calcolo dei tempi del circuito astabile ESEMPIO T 1' : La tensione V3 vale inizialmente 2Vdd per poi tendere al valore 0; il processo si interrompe appena diviene V3 = Vt. La sua equazione è: V3 = 2Vdd · e–t/RC Imponendo Vt = 2Vdd ·e–T1' /RC si calcola T1' = RC · ln(2Vdd /Vt). T1: V3 parte da Vdd + Vt per raggiungere il valore 0, ma poi si interrompe quando V3 = Vt. La sua equazione è: V3 = (Vdd + Vt)e–t/RC Dopo un tempo T1 essa vale Vt, dunque: Vt = (Vdd + Vt)· e–T1/RC; da cui: (Vdd + Vt)/ Vt = eT1/RC; T1 = RC · ln((Vdd + Vt)/ Vt) T2: V3 parte da – Vdd + Vt e tende a raggiungere il valore finale Vdd. La sua equazione è: V3 = (2Vdd – Vt) · (1 – e–t/RC) – Vdd + Vt Imponendo che dopo un tempo T2 sia V3 = Vt, si calcola T2: Vt = (2Vdd – Vt)(1 – e–T2/RC) – Vdd + Vt; Vdd = (2Vdd – Vt)(1 – e–T2/RC ); Vdd /(2Vdd – Vt) = (1 – e–T2/RC ); (Vt – Vdd)/(2Vdd – Vt) = – e–T2/RC; (2Vdd – Vt)/(Vdd – Vt) = eT2/RC; T2 = RCln((2Vdd – Vt)/(Vdd – Vt)). Monostabile Portando l’ingresso 6 (–Trigger) al livello basso si disattiva il reset del flip-flop 3, la prima porta NOR dà un 1 in uscita – e porta l’uscita E del latch al livello 0. L’astabile inizia il suo processo, ma quando Q2 torna a 1, il clock del flip-flop 3 riceve un fronte di salita, Q3 va sul livello alto e l’uscita E del latch torna al livello alto bloccando le oscillazioni del circuito astabile. Il tempo complessivo del monostabile corrisponde così alla durata dell’impulso Q2: T0 V6 = T 1' + T2; i due intervalli sono uguali a quelli calcolati precedentemente per l’astabile. L’andamento dei segnali è mostrato nella figura G2.9. Il data sheet fornisce anche dei dati, qui riportati in Q3 tabella G2.2, per il calcolo del tempo T0. Esso inoltre afferma che le formule di calcolo proposte sono rispettate se si utilizzano per R e C i seguenti valori: VE 10 kΩ ≤ R ≤ 1 MΩ e C ≥ 1000 pF V3 Min. Typ. MAX Vt TA 0.33 Vdd 0.5 Vdd 0.67 Vdd 2.71 RC 2.48 RC 2.48 RC Tabella G2.2 Monostabile 4047, dipendenza del tempo T0 da Vt. 2Vdd Vdd+Vt Vdd Vt ÐVdd+Vt V1 Q2 T0 Figura G2.9 Correlazione dei segnali del monostabile con 4047. 6 Modulo G • Circuiti logici sequenziali 474 Utilizzazione dell’ingresso retrigger Si lasciano non attivi gli ingressi di controllo dell’astabile e di trigger e, dopo il reset iniziale, si inviano uno o più impulsi positivi all’ingresso 12 (retrigger). Questo è anche il preset del flip-flop 2. Con il primo impulso il circuito funziona da monostabile, e l’uscita Q( Q2) va al livello alto per un tempo T0 = T 1' + T2. Ogni impulso successivo, dato mentre è Q = 1, prolunga di T1 + T2 il tempo del monostabile. a) Al sopraggiungere del primo impulso sull’ingresso 12 (Retr.) è ancora D4 = Q2 = 0 quindi questo primo impulso non cambia Q4 ma setta il flip-flop 2, che così impone E = 0 e fa partire l’astabile. b) Ora la situazione è la seguente: come nei casi prima esaminati il flip-flop 1 è resettato, è Q2 = 1 e, se non avviene altro, tornerà a 0 al prossimo fronte di salita dell’astabile, bloccandolo. c) Se però, mentre è Q2 = 1, sull’ingresso 12 giunge un altro impulso positivo, Q4 viene settato, S1 = Q4 impone un set al flip-flop 1, che a sua volta impone D2 = 1 e col prossimo fronte di salita dell’astabile si avrà ancora Q2 = 1 per cui l’astabile andrà ancora avanti per un ciclo. Contemporaneamente poiché è Rb = Q1 = 1, Q4 e S1 tornano al livello 0. Con il successivo fronte di salita dell’astabile Q1 torna a resettarsi e la situazione torna a essere quella del punto b). L’ingresso 12 può anche esser portato per un certo tempo al livello alto e per tutto questo tempo l’uscita Q resterà alta e l’astabile continuerà le sue oscillazioni. Poi, dall’istante in cui l’ingresso 12 viene riportato al livello 0, si verifica quanto detto al punto b). Timer 555 L’integrato Timer 555 è un circuito utilizzabile come monostabile e come astabile. Esso contiene un latch SR controllato da due comparatori di tensione e un circuito di reset (figura G2.10). Un partitore di tensione porta l’ingresso invertente del primo comparatore a una tensione pari a 2/3Vcc e l’ingresso non invertente del secondo partitore alla tensione 1/3Vcc; questi valori costituiscono le soglie da attraversare per fare commutare da un livello all’altro le uscite dei comparatori. L’ingresso 5 (control voltage) si usa quando si vogliono modificare queste soglie; quando non lo si usa conviene collegarlo dinamicamente a massa mediante un condensatore da 0,01 μF. Quando l’ingresso di reset non è usato va collegato a Vcc; se lo si pone a livello basso il latch si resetta (Rd diviene attivo), il transistor T2 si comporta come un interruttore chiuso e collega a massa l’uscita 7 (Discharge). Un livello di tensione superiore a 2/3V – cc sull’ingresso 6 (Treshold) attiva l’ingresso R del latch, porta a livello alto l’uscita Q e il transistor T2 va in saturazione (come un interruttore chiuso). Un livello inferiore– a 1/3Vcc sull’ingresso di trigger attiva l’ingresso S del latch, porta al livello basso Q e interdice T2 (interruttore aperto). Figura G2.10 Integrato 555, sua struttura interna e piedinatura. 8 VCC Control Treshold 5 R 3 1) Output 6 R Reset Trigger 4 R 2 1 Rd ref. S Q 7 R GND T1 Discharge 2) T2 475 G2 • Circuiti generatori di segnali impulsivi Monostabile Il partitore di tensione di figura G2.11, realizzato con due resistori R1 e R2 dell’ordine di qualche decina di kΩ, impone all’ingresso di trigger (pin2) una tensione nettamente superiore da 1/3Vcc e l’ingresso S del latch è al livello basso, cioè non attivo. Inizialmente il latch è resettato, T2 è on e la capacità C resta scarica nonostante il suo collegamento all’alimentazione attraverso il resistore Ra. Non appena attraverso l’accoppiamento capacitivo giunge sull’ingresso 2 un segnale di trigger (impulso negativo), il comparatore 2 attiva per un breve intervallo di tempo l’ingresso S del latch, che si setta, T2 va in interdizione e il condensatore inizia a caricarsi attraverso Ra verso la tensione Vcc. Il processo di carica si interrompe dopo un tempo t0 non appena la tensione dell’uscita 7 e ingresso 6 supera il valore 2/3Vcc, livello che, attraverso il comparatore 1, fa resettare il latch. A questo punto T2 va in saturazione, C si scarica velocemente, il latch con S e R non attivi mantiene il suo stato. L’equazione di carica del circuito RaC è: Vc = Vcc (1 – e–t/RaC) Imponendo Vc = 2/3·Vcc per t = t0 si ottiene: t0 = RaC · ln(3) = 1,1 · RaC [G2.11] 8 VCC 5 R Output 3 1) Figura G2.11 Monostabile realizzato con l’integrato 555. 6 4 R1 R T1 ref. 2 R2 R R Rd S Q Ra 7 2) T2 C 1 Astabile Il circuito di carica della capacità, figura G2.12, è ora costituito da due resistori in serie, Ra e Rb; mentre la scarica della capacità avviene solo attraverso Rb (e il transistor T2), il livello di tensione del condensatore viene riportato sui pin 2 (trigger) e 6 (treshold). a) All’accensione la capacità è scarica, S = 1, R = 0, il flip-flop si setta, T2 è interdetto e, attraverso Ra + Rb, inizia la carica di C verso Vcc. Quando la sua tensione Vc suVCC 8 5 R 3 1) Output 6 4 R T1 ref. R Rd S Q 2 7 R 2) T2 Ra Rb 1 C Figura G2.12 Circuito astabile realizzato con integrato 555. 476 Modulo G • Circuiti logici sequenziali pera la prima soglia Vth1 = 1/3Vcc, anche S si disattiva, ma il latch mantiene il suo stato di set e la carica di C continua. b) Quando Vc = 2/3Vcc = Vth2, seconda soglia, diviene R = 1, il latch si resetta, T2 va in saturazione e la capacità comincia a scaricarsi attraverso Rb dalla tensione Vth2 verso zero. R torna a 0 e il latch conserva lo stato di reset fino a quando la tensione Vc non supera verso il basso la soglia Vth1 e riporta il latch nello stato di set. c) Ora la capacità riprende a caricarsi verso Vcc, questa volta partendo dalla tensione Vth1 e il fenomeno si invertirà una volta raggiunta la tensione Vth2, ripetendo quanto detto al punto b). Le costanti di tempo sono τ1 = (Ra + Rb)C e τ2 = RbC. • Dalla relazione Vth2 = Vcc(1 – e–ta/τ1) si ottiene: ta = (Ra + Rb)C · ln(3) = 1,1 · (Ra + Rb)C [G2.12] in quest’intervallo l’uscita 3 del timer è al livello alto. • Successivamente ogni scarica della capacità dura un tempo t2 dato da: Vth1 = Vth2(e–t2/τ2) da cui segue 1/3 = 2/3 e–t2/τ 2, e: t2 = RbC · ln(2) = 0,7 · RbC • [G2.13] Ora ogni carica della capacità dura un tempo t1 dato da Vth2 = (Vcc – Vth1)(1 – e–t1/τ1) + Vth1 t1 = 0,7 · (Ra + Rb)C [G2.14] Il periodo del segnale è dunque T = 0,7 · (Ra + 2Rb)C. Durante gli intervalli t1 l’uscita 3 è al livello alto, ed è al livello basso negli intervalli t2. Il duty cicle, cioè il rapporto tra il tempo con segnale d’uscita a livello alto e il periodo, vale d = (Ra + Rb)/(Ra + 2Rb) e perciò è sempre superiore al 50%. Esercizi di verifica Esercizio 1 Dimensionare il circuito RC del monostabile di figura G2.1 per ottenere un intervallo t0 = 0,05 s. Esercizio 2 Il circuito di figura G2.13 è quello di un astabile realizzato con un latch i cui ingressi di set e di reset sono attivi al livello basso. Costruire i diagrammi correlati dei suoi segnali. R2 C2 S Q R Q V0 Figura G2.13 Astabile dell’esercizio 2. VCC C1 R1 Esercizio 3 Dimensionare i componenti R1, C1, R 2, C2 dell’astabile di figura G2.2 in modo da ottenere i tempi t1 = 0,1 ms e t2 = 0,01 ms. Esercizio 4 Il circuito di figura G2.14 utilizza una Nand Gate open drain a canale n dell’integrato 40107, due 2-input Nand Gate con Schmitt trigger dell’integrato 74HC132 e un’alimentazione di 5 V. Si dispone inoltre dei seguenti dati: integrato 74HC132: tpmax = 31 ns e 1,7 V ≤ Vt+ ≤ 3,15 V; integrato 40107: IOLMAX = 16 mA. a) Costruire i diagrammi correlati dei segnali Vi, V1, Vc. b) Dimensionare la costante di tempo RC in modo da ottenere un tempo massimo t0 = 0,01 ms. c) Ipotizzando per il MOS in conduzione una resistenza pari a 100 Ω dimensionare la capacità C in modo da assicurarsi che la durata dell’impulso V1 generato dall’alea statica sia sufficiente a scaricarla completamente. uVCC VCC Vi P R V1 V0 C VC Figura G2.14 Monostabile dell’esercizio 4. Esercizio 5 Utilizzando l’integrato 74LS14 realizzare un astabile con periodo T = 1 ms. I valori delle tensioni di soglia sono Vt+ = 1,6 e Vt– = 0,8; inoltre sono IOH = – 0,4 mA e IOL = 4 mA. 477 Esercitazioni G2 • Circuiti generatori di segnali impulsivi Modulo G • Circuiti logici sequenziali 478 Esercitazioni Esercizio 6 Utilizzando l’integrato 4049 alimentato a 5 V realizzare un astabile con periodo T = 0,1 ms. Ipotizzare un andamento intermedio della caratteristica di I/O delle porte NOT. Esercizio 7 Il circuito di figura G2.15 è realizzato con porte NAND CMOS. Supponendo che le porte logiche utilizzate abbiano una caratteristica di I/O intermedia tra la minima e la massima verificare l’andamento dei segnali riportato in figura e calcolare il tempo di permanenza nello stato quasi stabile. V0 VCC Vb Vi Vb Va VCC /2 V0 C R Va t0 Figura G2.15 Monostabile e timing dell’esercizio 7. Vi Esercizio 8 Mediante l’integrato 4047 realizzare un generatore di onda quadra con frequenze regolabili da 1 Hz a 100 Hz e da 100 Hz a 10 kHz. Esercizio 9 Mediante l’integrato 4047 realizzare un generatore di impulsi (monostabile) di durata compresa tra 0,01 s e 1 s. Esercizio 10 Disegnare il timing di un monostabile realizzato con l’integrato 555. Esercizio 11 Disegnare il timing di un astabile realizzato con l’integrato 555. Esercizio 12 Dimensionare un astabile realizzato con l’integrato 555 che abbia un periodo di 0,1 ms e un duty cycle non inferiore al 60%. Test di verifica Quesiti a risposta aperta 1. Illustrare le caratteristiche di un circuito monostabile. 2. Dire cosa è un circuito astabile e quali sono le sue caratteristiche. 3. Disegnare lo schema di un monostabile realizzato con un latch, rappresentarne il funzionamento mediante diagrammi correlati dei segnali e ricavare la relazione per il calcolo del tempo t0. 4. Disegnare lo schema di un astabile realizzato con un latch e scrivere le relazioni per il calcolo del periodo. 5. Disegnare lo schema di un astabile realizzato mediante trigger di Schmitt e spiegarne il funzionamento. 6. Disegnare lo schema di un astabile realizzato mediante porte CMOS e ricavare le relazioni per il calcolo del periodo. 7. Descrivere le funzioni dei principali blocchi che interagiscono all’interno dell’integrato 4047 utilizzato come multivibratore astabile. 8. Illustrare lo schema funzionale di un integrato 555. 9. Dare indicazioni per l’utilizzazione del 555 come astabile. 10. Dare indicazioni per l’utilizzazione del 555 come monostabile. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. Un circuito monostabile: a resta per un tempo limitato in uno dei suoi due stati e dopo l’impulso di trigger passa nell’altro stato. b possiede due stati quasi stabili in uno dei quali resta per un tempo limitato che dipende dal suo circuito RC. c possiede uno stato stabile e uno stato instabile nel quale resta per un tempo limitato. d possiede uno stato stabile e uno stato quasi stabile nel quale resta per un tempo limitato. 2. Il tempo che caratterizza un monostabile: a dipende dalla durata dell’impulso di trigger e dalla costante di tempo del circuito RC. b dipende dal circuito RC, dall’impulso di trigger e dalla tensione di soglia che lo fa tornare allo stato stabile. c dipende dalla costante di tempo RC, dall’alimentazione, dalla tensione di soglia che lo fa tornare allo stato stabile. d dipende dalla costante di tempo RC, e dalla tensione di soglia che lo fa tornare allo stato stabile. 3. Un circuito multivibratore astabile: a genera segnali periodici a onda quadra perché continua a commutare tra due stati stabili. b genera segnali periodici di forma rettangolare grazie alle sue commutazioni tra due stati quasi stabili. c genera un’onda rettangolare passando da uno stato instabile all’altro. d genera segnali periodici a onda quadra perché dallo stato quasi stabile passa a uno stato stabile e da lì viene sollecitato a ritornare nello stato quasi stabile. 479 Esercitazioni G2 • Circuiti generatori di segnali impulsivi Esercitazioni 480 Modulo G • Circuiti logici sequenziali 4. Il periodo di un circuito multivibratore astabile: a è la somma di due tempi t e t che sono necessari per i suoi circuiti RC a raggiungere le soglie di commuta1 2 zione da uno stato all’altro. b è la somma di due tempi t e t che dipendono comunque da due costanti di tempo. 1 2 c dipende comunque da un’unica costante di tempo e dalle tensioni di soglia. d è la somma di due intervalli di tempo che sono uguali se lo sono le costanti di tempo che li determinano. 5. In un astabile realizzato con un latch: a gli ingressi di set e di reset sono controllati da circuiti RC che caricano e scaricano con leggi esponenziali i rispettivi condensatori. b i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando e scaricando progressivamente i rispettivi condensatori. c occorrono un circuito che, a partire da uno stato di set, faccia salire la tensione dell’ingresso di reset fino ad attivarlo e un circuito che a partire dallo stato di reset agisca allo stesso modo sull’ingresso di set. d i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando i rispettivi condensatori e scaricandoli immediatamente a commutazione avvenuta. 6. In un astabile con trigger di Schmitt: a l’uscita del trigger è riportata sul suo ingresso non invertente attraverso un circuito RC. Essa carica la capacità fino al superamento di una tensione di soglia, poi commuta, la scarica e così di seguito. b la tensione di ingresso del trigger è controllata da un circuito RC. Quando la tensione della capacità supera la soglia Vt+ l’uscita del trigger commuta al livello alto; e quando si carica e la supera, la soglia Vt– l’uscita commuta al livello basso. c la tensione dell’ingresso invertente del trigger è controllata da un circuito di carica e scarica di un condensatore collegato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia Vt–, provoca la commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si supera la soglia Vt+. d la tensione dell’ingresso del trigger è controllata da un circuito di carica e scarica di un condensatore collegato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia Vt+, provoca la commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si supera la soglia Vt–. 7. La parte del circuito integrato 4047 utilizzata come multivibratore astabile è costituita da: a un MOS a canale p che controlla un astabile con porte CMOS e un flip-flop che fornisce un’onda quadra. b un latch che attraverso un MOS a canale p controlla un astabile con porte CMOS e da un flip-flop che ne dimezza la frequenza. c un latch che attraverso un MOS a canale n controlla un astabile e un flip-flop che a sua volta controlla il latch. d un astabile con porte CMOS controllato dal segnale di ingresso “Astab” attraverso un MOS a canale p. 8. Quando si utilizza l’integrato 4047 come monostabile entrano in gioco le seguenti sue parti: a il latch d’ingresso, l’astabile a CMOS, i flip-flop 2 e 3. b il latch in ingresso, l’astabile a CMOS, i flip-flop 2 e 4. c il latch in ingresso, l’astabile a CMOS, i flip-flop 1 e 2. d il latch in ingresso, il MOS a canale p, l’astabile a CMOS, i flip-flop 1 e 2. 9. Nell’integrato 555: a due comparatori confrontano uno con il livello 2/3V e l’altro con il livello 1/3V la tensione sui loro morcc cc setti esterni e controllano direttamente un transistor npn usato come interruttore per scaricare la capacità a esso collegata. b due comparatori confrontano con il livello 2/3V la tensione ai loro ingressi esterni e settano o resettano il cc latch da essi controllato. c due comparatori binari controllano gli ingressi SR di un latch che a sua volta controlla un transistor pnp usato come interruttore. d due comparatori di livelli di tensione controllano gli ingressi SR di un latch che a sua volta controlla un transistor npn usato come interruttore. 10. Nell’astabile realizzato con l’integrato 555 i tempi di carica ta e scarica tb si ricavano dalle seguenti relazioni: a (1/3)V = (V – (1/3)V )(1 – e–t1/(Ra + Rb)·C) + (1/3) V (2/3)V = (2/3)V · e– t2 /RbC cc cc cc cc cc cc b t = (R + R )C; t2 = RbC 1 a b c (2/3)V = (V – (1/3)V )(1 – e–t1/(Ra + Rb)·C) + (1/3) V cc (1/3)Vcc = (2/3)Vcc · e– t2 /RbC d (2/3)V = (V – (1/3)V )(1 – e–t2/(Ra + Rb)·C ) + (1/3) V cc cc cc cc (1/3)Vcc = (2/3)Vcc · e– t1/RbC cc cc cc 481 Esercitazioni G2 • Circuiti generatori di segnali impulsivi 482 G3 Contatori e registri a scorrimento Nell’ambito dei sistemi sequenziali si distinguono due famiglie, quella dei circuiti sequenziali sincroni, caratterizzati da un segnale periodico di clock che li fa avanzare da uno stato al successivo, e quelli asincroni le cui transizioni da uno stato all’altro sono indotte da eventi collegati a livelli logici o ad impulsi sui loro ingressi principali. Per i primi gli elementi di memoria nei quali si concretizza lo stato del sistema sono dei flip-flop; per i secondi gli elementi di memoria sono realizzati dai ritardi con cui le variabili di stato sono riportate in ingresso. In questo capitolo si esaminano la struttura e i metodi di progetto di alcuni circuiti sequenziali sincroni. G3.1 Un modello per i sistemi sequenziali sincroni I flip-flop sono elementi di memoria ciascuno di un bit; hanno due possibili stati e il passaggio da uno stato al successivo è determinato dallo stato presente e dagli ingressi di eccitazione. Si può ora concepire un sistema digitale, come quello di figura G3.1, fatto da un insieme ordinato di n flip-flop le cui uscite Qn–1...Q0, sono collegate ad alcuni ingressi di una rete combinatoria che va a condizionare gli ingressi di eccitazione dei flip-flop. In questo sistema ciascuno stato è individuato da una combinazione di valori delle variabili Qn–1…Q0 e, attraverso la rete combinatoria, contribuisce a determinare, insieme con gli altri ingressi della rete combinatoria, lo stato successivo. In esso gli stati diversi possono in tutto essere 2n. Nell’esempio di figura, attraverso la rete combinatoria, gli ingressi di stato, Qn–1...Q0, e quelli primari, x, controllano gli ingressi di eccitazione dei flip-flop; con il prossimo fronte attivo del clock questi passeranno nello stato prossimo S ' = Qn' +1 …Q0' . Le uscite della rete combinatoria si distinguono in uscite secondarie, quelle che controllano gli ingressi di eccitazione dei flip-flop e uscite primarie, y, che sono le uscite vere e proprie del sistema. In generale queste ultime dipendono dagli ingressi primari e dalle variabili di stato: y = y(x, Q). In un sistema sincrono almeno uno dei flip-flop riceve direttamente il segnale di clock detto clock principale mentre i clock degli altri flip-flop possono essere derivati dalle transizioni di stato e dagli ingressi principali. G3.2 Registri a scorrimento Se si collegano N flip-flop di tipo D con il clock in comune, disposti come in figura G3.2, portando l’uscita Qi + 1 di ciascun flip-flop sull’ingresso Di di quello immediatamente alla sua destra, si ottiene un registro a scorrimento (shift register) con shift verso destra. Attraverso l’ingresso D del primo flip-flop è possibile caricare in esso un bit dopo l’altro, un dato d di N bit. A ogni colpo di clock ciascun bit avanza verso destra di un 483 G3 • Contatori e registri a scorrimento posto e, dopo N fronti attivi del clock, tutto il dato è contenuto nel registro. Se è N = 4, d = 1011, e il registro è inizialmente resettato; man mano che giungono i fronti attivi del clock, sulle uscite Q si osserva la sequenza: 0000 —> 1000 —> 1100 —> 0110 —> 1011 X y R.C. 1011 D3 Q3 D2 Q2 Cl S Cl D1 Q1 Cl D0 Q0 Cl ck reset Figura G3.2 Registro a scorrimento realizzato con 4 flipflop D. Q n–1 Q Q1 Figura G3.1 Modello di sistema sequenziale sincrono. Q0 ck Il dato inserito in modo seriale nel registro è infine disponibile per intero sulle sue uscite Q, e può esser prelevato in blocco (in modo parallelo). Un registro di questo tipo è indicato come SIPO (Serial Input Parallel Output). Il dato può essere anche trasferito serialmente utilizzando come uscita quella dell’ultimo flip-flop; in questo caso lo shift register è detto SISO (Serial Input Serial Output). Naturalmente i flip-flop di uno shift register possono anche essere sia degli SR che dei JK; è sufficiente che–il primo di essi sia trasformato in tipo D e poi si collegheranno in cascata le uscite Q e Q agli ingressi S e R o J e K degli altri flip-flop. Se per ciascun flip-flop sono disponibili gli ingressi di Clear e Preset, figura G3.3, si può agire su di essi per inserire nel registro in modo parallelo, cioè tutti in una volta, i bit di un dato per poi trasferirli uno alla volta su un’unica linea di trasmissione collegata sull’uscita Q0. Si dice in questo caso che il registro è di tipo PISO (Parallel Input Serial Output). Gli shift register SIPO e PISO hanno applicazione nelle trasmissioni a distanza su un’unica linea di comunicazione. D3 Q3 Pr Cl D2 Q2 Pr Cl D1 Q1 Pr Cl D0 Q0 Pr Cl ck Pl P3 P2 P1 P0 Per mezzo di un multiplexer e di collegamenti appropriati è possibile ottenere uno shift register sul quale sia possibile operare lo shift in una direzione, o nell’altra, o il caricamento parallelo. La figura G3.4 mostra lo schema dell’elemento j-esimo di uno shift register di questo tipo. Figura G3.3 Registro a scorrimento con caricamento parallelo asincrono. Modulo G • Circuiti logici sequenziali 484 Figura G3.4 Cella di shift register con scorrimento nei due sensi e caricamento parallelo. S1 S0 Qj QjÐ1 Qj Dj Qj+1 Qj Cl reset ck Pj Qj Il registro è costituito da N moduli uguali a quello nel blocco evidenziato e collegati in cascata. In esso tutte le operazioni selezionate con S1S0 (anche il caricamento parallelo) avvengono in maniera sincrona; precisamente: • • • • S1S0 = 11 determina il caricamento parallelo; S1S0 = 10 determina il caricamento del dato da sinistra con lo scorrimento verso destra; S1S0 = 01 determina il caricamento del dato da destra con lo scorrimento verso sinistra; S1S0 = 00 in questo caso l’uscita di ciascun flip-flop rientra sul proprio ingresso e quindi il dato rimane fermo. Se il codice inserito nel registro è quello di un numero, uno shift del dato verso destra o uno verso sinistra, con inserimento di uno zero dal lato opposto, equivalgono rispettivamente a una divisione o ad un prodotto per 2. G3.3 Contatori realizzati con shift register Contatore ad anello semplice Si colleghino insieme l’uscita Q0 e l’ingresso DN–1 di un registro a scorrimento, figura G3.5, si resetti il registro e poi si imponga QN–1 = 1. Da questo momento a ogni fronte attivo del clock lo stato dell’ultimo flip-flop si trasferisce sul primo, l’1 avanza fino all’ultimo flip-flop per poi rientrare nel primo, e così di seguito. Se i flip-flop sono 4, (N = 4), l’uscita parallela del registro mostra la sequenza dei quattro codici 1000, 0100, 0010, 0001, corrispondenti ai 4 stati del sistema. La stessa sequenza si avrebbe sulle uscite di un decoder da due a quattro pilotato da un contatore di due bit che conti da 0 a 3. Figura G3.5 Contatore ad anello con N = 4 flip-flop. D3 Q3 Pr Cl D2 Q2 Pr Cl D1 Q1 Pr Cl D0 Q0 Pr Cl ck Contatore Johnson Questo – tipo di contatore si ottiene se si modifica lo schema precedente collegando l’uscita Q 0 all’ingresso DN–1. Qui non è necessario caricare il primo 1. 485 G3 • Contatori e registri a scorrimento Per N = 4, la sequenza prodotta in un ciclo completo diviene: 1000, 1100, 1110, 1111, 0111, 0011, 0001, 0000. Come si vede, rispetto al contatore ad anello semplice, il numero degli stati è raddoppiato. Se si utilizzano 5 flip-flop il contatore Inoltre facendo rientrare sul– –diviene – dedicato. – l’ingresso di dato uno dei segnali Q 1, Q 2, Q 3, Q 4 oppure una delle configurazioni Q1 + Q0, Q2 + Q1, Q3 + Q2, Q4 + Q3, il contatore Johnson può essere utilizzato come divisore di frequenza per n, dove rispettivamente è n = 8, 6, 4, 2, 9, 7, 5, 3. In questi casi non vanno considerati i flip-flop più a valle di quelli da cui si prelieva il segnale. Il contatore potrebbe casualmente (per esempio all’accensione) posizionarsi su uno stato non utile, e da qui entrare indefinitamente in un ciclo di stati non utili. Questo problema viene normalmente risolto introducendo dei circuiti che lo costringono a rientrare nel ciclo utile per cui è stato progettato. Per esempio in un contatore Johnson con 5 flip-flop si impone D2 = (Q4 + Q2) · Q3. – – In uno shift register con 5 flip-flop si riporta Q1 · Q0 sull’ingresso. Si costruisca, a partire dallo stato 00000, la sequenza degli stati. ■ La sequenza si costruisce mediante la tabella – G3.1: – avanzando di una riga si riporta su Q4 il valore di Q1 · Q0 e si riportano i valori dello stato precedente spostandoli di un posto più a destra. Si osserva che dopo 9 righe si torna allo stato di partenza e la sequenza verrà ripetuta. Decodificando poi una delle combinazioni di Q4Q3Q2 si ottiene un segnale di periodo 9 volte maggiore di quello del clock. Q4 Q3 Q2 Q1 Q0 ESEMPIO 1 – – Q1·Q0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 1 G3.4 Contatori binari sincroni Tutti i flip-flop dei contatori sincroni ricevono lo stesso segnale di clock. A ogni fronte attivo del clock i contatori avanzano nello stato successivo. I codici della sequenza di stati che essi attraversano corrispondono al ciclo di conteggio progettato. Come si è detto, lo stato successivo dipende dallo stato precedente e dagli ingressi principali, il che si traduce in una tabella che ha per ingressi x, Qn-1...Q0 e per uscite gli ingressi di eccitazione dei flip-flop. Il numero N di flip-flop necessari è quello sufficiente ad assegnare a ciascuno stato un codice distinto; se gli stati sono n il numero dei flip-flop è N ≥ log2(n). Le funzioni di eccitazione devono essere definite in base allo stato presente e allo stato prossimo che da esso si vuole raggiungere. Il procedimento di progetto è simile a quello della trasformazione di flip-flop. Contatore in avanti (up) Si consideri n = 3. Per contare in modulo 8 ci vogliono 3 flip-flop. Si supponga di ricorrere a flip-flop di tipo JK. Si devono assegnare tre coppie di funzioni J e K in modo che per ciascuno stato considerato come presente sia imposto lo stato successivo. Per farlo si compila la tabella di eccitazione del contatore, tabella G3.2, che ha come ingressi la sequenza degli stati e come uscite le funzioni J e K. Tabella G3.1 Sequenza degli stati con shift register in cui – – rientra Q1 · Q0. Modulo G • Circuiti logici sequenziali 486 I valori delle J e K si assegnano considerando per ciascun flip-flop il valore della variabile Q della riga che si sta compilando e quello della riga successiva che indica lo stato in cui si vuole che il flip-flop vada con il prossimo fronte attivo del clock. La compilazione è facilitata se si ha sotto gli occhi il diagramma degli stati del flip-flop JK riportato per comodità in figura G3.6. S Tabella G3.2 Tabella di eccitazione di contatore up modulo 8. Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 S0 0 0 0 0 x 0 x 1 x S1 0 0 1 0 x 1 x x 1 S2 0 1 0 0 x x 0 1 x S3 0 1 1 1 x x 1 x 1 S4 1 0 0 x 0 0 x 1 x S5 1 0 1 x 0 1 x x 1 S6 1 1 0 x 0 x 0 1 x S7 1 1 1 x 1 x 1 x 1 0x 1x Q =0 JK x0 Q =1 x1 Figura G3.6 Diagramma degli stati del flip-flop JK. Partendo dallo stato S0 si considera lo stato prossimo S1; poiché Q2 = 0 = Q2' e Q1 = 0 = Q1' si deve imporre J2K2 = 0x e J1K1 = 0x, ciò mantiene i due flip-flop nello stato di reset; poiché Q0 = 0 e Q0' = 1 si deve imporre J0K0 = 1x, ciò impone al flip-flop 0 di passare allo stato di set con il prossimo fronte attivo del clock. Si procede così per tutte le righe; si badi che lo stato successivo di S7 è S0. Assegnate così le funzioni J e K per i tre flip-flop si passa a cercarne le forme algebriche. La stessa tabella suggerisce di porre J0 = K0 = 1 e J1 = K1 = Q0. Dalle mappe di Karnaugh, figura G3.7, si trova poi J2 = K2 = Q1Q0. Questo risultato, dove è sempre Ji = Ki, suggerisce di utilizzare dei flip-flop di tipo T. Si nota d’altra parte che mentre il flip-flop 0 deve commutare a ogni fronte attivo del clock e quindi deve avere sempre T0 = 1, il secondo commuta ogni due fronti, dunque deve essere T1 = Q0, il terzo deve commutare nei fronti immediatamente successivi al verificarsi di Q1Q0 = 11, dunque T2 = Q1Q0, e, se ci fosse, il quarto flip-flop dovrebbe avere T3 = Q2Q1Q0, in modo da commutare sul fronte successivo al verificarsi della combinazione Q2Q1Q0 = 111. Del resto tutto ciò corrisponde al contare in codice binario: la cifra immediatamente più significativa commuta dopo che tutte quelle meno significative hanno raggiunto il massimo valore. Se è Q5Q4Q3Q2Q1Q0 = 101111, per passare al numero successivo Q4 dovrà commutare insieme a tutte le altre cifre meno significative, mentre Q5 resta inalterata. Quanto detto è valido in generale per un contatore modulo 2n, con n naturale per il quale saranno: T0 = 1 e Tk + 1 = Πik = 0Qi [G3.1] cioè l’ingresso T del (k + 1)-esimo flip-flop deve essere pilotato dal prodotto logico delle uscite Q di tutti i flip-flop meno significativi. Figura G3.7 Calcolo di J2 e K2 per il contatore modulo 8. Q1Q0 Q2 00 01 0 0 0 1 x x J2 = Q1Q0 11 10 1 0 x x Q1Q0 Q2 00 01 0 x x 1 0 11 10 x x 0 K2 = Q1Q0 1 0 487 G3 • Contatori e registri a scorrimento La figura G3.8 propone lo schema di un contatore sincrono parallelo modulo 24. Il termine parallelo si riferisce al fatto che ciascuna funzione d’eccitazione è calcolata parallelamente (in contemporanea) alle altre. In una struttura del genere al crescere di n cresce il numero di ingressi che i flip-flop devono essere in grado di pilotare e cresce anche il numero di ingressi delle porte AND. In alternativa è possibile realizzare ciascuna delle funzioni Tk + 1 = Πik= 0 Qi mediante la proprietà associativa del prodotto: • • • • • T1 = Q0 T3 = Q2 · (Q1Q0) = Q2 · T2 ... Contatore sincrono parallelo T2 = Q1Q0 = Q1 · T1 T4 = Q3 · (Q2Q1Q0) = Q3 · T3 cioè mediante una cascata di AND a due soli ingressi, figura G3.9. Il contatore così realizzato è detto sincrono seriale. Il termine seriale si riferisce al fatto che la funzione d’eccitazione di ciascun flip-flop è calcolata mediante quella del flip-flop che lo precede. Contatore sincrono seriale Figura G3.8 Contatore sincrono parallelo modulo 16-up. VCC Q3 T3 T2 Q2 ck T1 Q1 ck T0 Q0 ck ck ck Q3 Q2 11 Q3 T3 Q0 Q1 9 11 10 Q2 ck 9 5 10 T2 Q1 ck Figura G3.9 Contatore sincrono seriale modulo 16-up. 4 3 T1 VCC Q0 ck T0 ck ck Q3 Q2 Q1 Q0 Contatore down – Si può osservare che le uscite Q di un contatore binario up forniscono proprio il conteggio all’indietro, dunque lo stesso contatore up fornisce anche un conteggio down. La necessità di realizzare un contatore up-down mediante due circuiti combinatori indipendenti si pone quando il conteggio deve subire di– volta in volta un incremento o un decremento, a seconda dell’ingresso di controllo u/d (up/ down ). Si consideri n = 3 e si utilizzino flip-flop di tipo T. Si compila la tabella S Q2 di eccitazione del contatore binario down, con il semplice criterio che S 1 quando Qi deve commutare occorre che sia Ti = 1 (tabella G3.3). 7 Direttamente dalla tabella si osserva che: – – – T0 = 1 T1 = Q 0 T2 = Q 1Q 0 Da considerazioni del tutto simili a quelle fatte per il contatore up si può concludere che per un modulo n down si deve porre: – T0 = 1 Tk + 1 = Πik = 0 Q i [G3.2] Tabella G3.3 Tabella di eccitazione del contatore down. Q1 Q0 T2 T1 T0 1 1 0 0 1 S6 1 1 0 0 1 1 S5 1 0 1 0 0 1 S4 1 0 0 1 1 1 S3 0 1 1 0 0 1 S2 0 1 0 0 1 1 S1 0 0 1 0 0 1 S0 0 0 0 1 1 1 Modulo G • Circuiti logici sequenziali 488 Gli schemi per questo contatore sincrono sono del tutto simili a quelli dell’analogo – contatore up, con la sola differenza che ora sono utilizzate le uscite Q . – Anche i prodotti Πik= 0 Q i si possono ricavare con successive applicazioni della proprietà associativa, dunque è possibile ottenere un contatore binario sincrono seriale down – con una struttura del tutto analoga a quella di figura G3.9 ma con le Q i al posto delle Qi. Contatore up/down Figura G3.10 Contatore up/down modulo 16 sincrono. Si utilizzano le due– reti combinatorie del contatore up e di quello down e dei multiplexer. Il controllo u/d va sull’ingresso di selezione di ciascun mux e decide se inviare sugli ingressi T le uscite del circuito combinatorio che fa avanzare il conteggio o quello del circuito che lo fa andare indietro (figura G3.10). – Il segno di negazione sulla lettera d di “u/d ” indica che la modalità down viene attivata quando quell’ingresso è basso. u/d Q3 Q3 T3 ck Q2 Q2 T2 ck Q1 Q1 T1 ck Q0 Q0 T0 ck ck Frequenza massima del clock Nei contatori sincroni paralleli dopo ogni nuovo fronte attivo del clock ci vuole un tempo TpdFF perché ogni flip-flop possa compiere la sua transizione, e un tempo TpdAND perché il nuovo stato giunga agli ingressi di eccitazione. Perciò il successivo fronte attivo non deve arrivare prima, pena una sequenza errata. Dunque per il periodo del clock deve essere rispettata la relazione: Tck ≥ TpdFF + TpdAND [G3.3] In un contatore sincrono seriale modulo 2N il flip-flop (N – 1)-esimo e più significativo riceve un nuovo valore sul suo ingresso TN – 1 con un ritardo dovuto al tempo di transizione del primo flip-flop più il ritardo di propagazione attraverso N – 1 porte AND. Questo è il tempo che occorre attendere prima di inviare un nuovo fronte attivo del clock. Dunque il periodo del segnale di sincronismo deve essere: Tck ≥ TpdFF + (N – 1) · TpdAND [G3.4] Errori nei codici Poiché a ogni fronte attivo del clock le commutazioni dei flip-flop avvengono con piccoli ritardi non tutti uguali il contatore può presentare per brevi intervalli di tempo dei codici non previsti. Nei contatori sincroni paralleli e seriali si è certi che il contatore raggiunge il nuovo stato solo dopo un tempo pari al maggiore dei ritardi td = (TpdFF)max di commutazione dei flip-flop. Per questo motivo il circuito che utilizza i codici prodotti dal contatore dovrebbe essere abilitato a leggere ogni nuovo stato da un segnale che abbia, rispetto al clock, un ritardo almeno pari a td. 489 G3 • Contatori e registri a scorrimento Contatori sincroni modulo qualunque Il modulo M di un contatore binario non deve necessariamente essere una potenza del 2. Il metodo di progetto di un contatore con modulo M è il medesimo. Preliminarmente occorre stabilire il numero N ≥ log2(M) necessario di flip-flop. Poiché in questo caso nel conteggio non vengono utilizzati tutti gli stati, le tabelle di eccitazione presenteranno implicitamente condizioni di indifferenza in corrispondenza degli stati non utili. Ciò consente una maggiore minimizzazione delle funzioni di eccitazione, ma può portare a realizzare contatori con cicli chiusi non previsti. Occorre perciò verificare che nel contatore che si intende realizzare ciò non avvenga. In ogni caso ci si può assicurare che all’accensione il contatore non finisca in uno stato non desiderato imponendo, tramite gli ingressi asincroni, un reset iniziale. G3.5 Contatori asincroni Questi contatori fanno sempre parte dei sistemi sincroni perchè i passaggi di stato avvengono in seguito al fronte attivo di un unico segnale ci clock; tuttavia essi si distinguono dai contatori sincroni perché il segnale di clock di alcuni dei flip-flop deriva da transizioni di stato di altri. Contatore binario ripple modulo 2n Si considerino 3 flip-flop di tipo T con clock attivo sul fronte di discesa, tutti con T = 1 e collegati come in figura G3.11: il primo flip-flop riceve direttamente il segnale di clock, l’uscita Q di ciascuno di essi controlla il clock del flip-flop immediatamente più significativo. In figura G3.12 si è costruita graficamente la sequenza degli stati: il flip-flop 0 commuta a ogni fronte di discesa del clock principale e ogni altro flip-flop commuta a ogni fronte di discesa delle uscite Q del flip-flop che nella numerazione lo precede. Si riconosce così che il dispositivo esegue la sequenza del conteggio binario up. Con n flip-flop si otterrebbe il conteggio modulo 2n. Nel caso di flip-flop con clock – attivi sul fronte di salita il contatore si ottiene collegando ciascun clock all’uscita Q del flip-flop che lo precede. VCC Q2 Q1 T2 ck2 Q0 T1 ck1 Contatore up Figura G3.11 Contatore binario asincrono up modulo 8. T0 ck0 ck Q2 Q1 Q0 Figura G3.12 Correlazione dei segnali nel contatore binario asincrono up. ck Q0 Q1 Q2 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 t Modulo G • Circuiti logici sequenziali 490 Contatore down Errori di decodifica Frequenza massima del clock principale – Si è già osservato che se nel contatore up si considerano come uscite le Q i si ottiene un conteggio all’indietro. In alternativa e con clock attivi sul fronte di discesa si im– pone cki+1 = Q i. Se ne lascia la verifica allo studente. Si consideri n = 4 e il contatore nello stato 1111; al sopraggiungere del prossimo fronte attivo del clock principale il primo flip-flop commuta con un ritardo TpdFF; ciò provoca la commutazione del secondo, e così via. Lo zero si propaga come un’onda (in inglese ripple) lungo la catena dei flip-flop. Lo stato 0000 si raggiunge perciò con un ritardo pari a n · TpdFF. In tutto quest’intervallo di tempo le uscite del contatore assumono in successione i valori 1110, 1100, 1000. Questo è il caso più critico, ma in tutte le transizioni da un stato all’altro il contatore presenta per brevi intervalli di tempo dopo il fronte attivo del clock, dei codici non desiderati. Occorre evitare che questi abbiano effetto su altre parti del sistema. Una possibile soluzione è di utilizzare un segnale che abiliti l’acquisizione del codice con un ritardo td ≥ n · TpdFF rispetto a ciascun fronte attivo del clock. Affinché il conteggio possa avvenire correttamente occorre che tutti i flip-flop abbiano il tempo di compiere la loro commutazione. Occorre anche prevedere che il contatore rimanga in ciascuno dei suoi stati per un tempo Ts sufficiente all’acquisizione da parte del dispositivo che utilizza il conteggio. Ciò significa che per il periodo del clock principale va previsto un tempo Tck > n · TpdFF + Ts. Dunque la frequenza del clock principale dovrà essere f < 1/Tck. G3.6 Controllo ed espansione dei contatori Start/stop Sospendere e riprendere il conteggio per mezzo di un abilitatore del segnale di clock non è la migliore soluzione perché durante una delle due fasi si provocano sugli ingressi di clock del contatore fronti attivi non dovuti al segnale di sincronismo. Conviene piuttosto intervenire sugli ingressi di eccitazione di ciascun flip-flop mediante un circuito controllato dal segnale di start/ stop che su di essi fa passare il valore prodotto dalla rete combinatoria del contatore oppure il valore che blocca il flip-flop sullo stato precedente. Nel caso di flip-flop di tipo T è sufficiente un gating con AND (cioè far passare il segnale T attraverso una AND con il segnale start/ stop che impone T = 0 quando il segnale di stop è attivo). Se i flip-flop sono di tipo D si può preliminarmente trasformarli in T e poi applicare lo stesso tipo di controllo (figura G3.13). Figura G3.13 Controllo di start/stop con flip-flop di tipo D. Rete Combinatoria start/stop T D Qj ck Qj ck Preset Lo stato di un contatore si può forzare in modo asincrono attraverso gli ingressi di preset e clear dei flip-flop, oppure, in modo sincrono, mediante un caricamento parallelo su flip-flop di tipo D. In questo caso, un segnale di parallel load (PL) disabilita il controllo degli ingressi D da parte degli altri circuiti, abilita il passaggio degli input di caricamento parallelo e il dato viene acquisito con il primo fronte positivo del clock. Il circuito di figura G3.14 completa quello di figura G3.13 con il caricamento parallelo: PL abilita il passaggio su D del dato esterno Pj; e contemporaneamente disabilita tutti gli altri circuiti che portano a D. Mediante il caricamento parallelo e un circuito di decodifica si può ridurre il modulo del conteggio costringendo il contatore, quando viene riconosciuto uno stato particolare, a caricare lo stato iniziale degli ingressi di caricamento parallelo. 491 G3 • Contatori e registri a scorrimento L’ingresso EnT (o Ten, abilitatore di T) funziona nello stesso modo di start/ stop : anch’esso abilita il segnale che fa avanzare il conteggio proveniente dalla rete combinatoria, ma viene usato nel collegamento in cascata con altri contatori. Rete Combinatoria PL Qj D T start/stop Ten Figura G3.14 Circuito di start/stop, di caricamento parallelo, e di espansione. ck Qj ck Pj Collegamento in cascata di più contatori Collegando più contatori si possono ottenere contatori di modulo superiore. Un metodo per ottenere ciò consiste nello sfruttare come segnale di clock del contatore più significativo il bit di maggiore valore del contatore che lo precede. Così da due contatori modulo 16 con clock attivo sul fronte di discesa se ne ottiene uno modulo 256 collegando l’uscita Q3 al clock del contatore con uscite Q4...Q7 che così avanzerà di uno a ogni transizione alto –> basso di Q3. Questo metodo ha però l’inconveniente di una propagazione tipo ripple dei fronti di discesa da un contatore all’altro, con un ritardo che aumenta con il numero dei contatori utilizzati e genera codici temporanei indesiderati. Per evitare questo fenomeno i contatori integrati sincroni sono dotati di un ingresso Carry-In o EnT, o Ten, che li abilita ad avanzare nel conteggio, e di un’uscita di riporto, Carry-Out, o Ripple-Carry, che abilita un eventuale contatore più significativo quando questo deve essere sensibile al fronte attivo del medesimo segnale di sincronismo. Il circuito di Carry-Out deve abilitare l’eventuale contatore immediatamente più significativo quando a sua volta il contatore che lo emette ha un Carry-In attivo ed è arrivato al suo ultimo stato: Cout = Q3 Q2 Q1 Q0 · Cin [G3.5] La figura G3.15 mostra questo tipo di connessione nel caso di tre contatori modulo 16: quando il contatore più a destra raggiunge lo stato Q3 Q2 Q1 Q0 = 1111b, il suo Cout va alto; con il prossimo fronte attivo al clock esso tornerà allo stato 0 e il contatore al centro avanzerà di 1. Se anche il contatore al centro si trova in quel momento nello stato 1111b, abiliterà a sua volta l’avanzamento del contatore più a sinistra. Si nota che c’è ancora un rallentamento dovuto alla propagazione del Ripple-Carry. A questo problema si può rimediare mediante AND esterne dei Cout dei contatori meno significativi da portare nell’ingresso Cin di ciascun contatore più significativo: Cin(k + 1) = Πki = 0Cout(i) Cout [G3.6] Cout Q 3 Q 2 Q 1 Q0 Cout Q3 Q2 Q1 Q0 Cin Figura G3.15 Espansione di contatore binario mediante Carry-In e Carry-Out. Q3 Q2 Q1 Q0 Cin Cin ck Modulo G • Circuiti logici sequenziali Esercitazioni 492 Esercizi di verifica Esercizio 1 Proporre uno schema per il circuito di caricamento parallelo sincrono su flip-flop con clock attivo sul fronte di salita: per questa operazione ciascun flip-flop deve essere controllato dal medesimo abilitatore di caricamento parallelo e dal suo ingresso Pi. Esercizio 2 Produrre lo schema di un registro a scorrimento con caricamento parallelo asincrono. Esercizio 3 Produrre lo schema di un registro a scorrimento con caricamento parallelo sincrono. Esercizio 4 Utilizzando lo schema di figura G3.4 proporre uno schema completo per un registro a scorrimento di 4 bit, e dotato di controlli shift a destra, shift a sinistra e caricamento parallelo. Esercizio 5 Dire come è possibile ottenere la stessa sequenza di un contatore ad anello di 4 bit utilizzando un contatore di solo due flip-flop e un adatto circuito combinatorio. Esercizio 6 Produrre lo schema di un contatore Johnson decadico. Esercizio 7 Utilizzare un contatore Johnson realizzato con 4 flip flop e altri circuiti logici per visualizzare su un display a 7 segmenti la conta da 7 a 0. Esercizio 8 Partendo dallo stato 00000 costruire la sequenza degli stati ottenuti con un contatore Johnson di 5 bit. Esercizio 9 Progettare un contatore sincrono modulo 5 up con flip-flop JK. Disegnare poi il diagramma completo degli stati. Esercizio 10 Progettare un contatore sincrono modulo 16 up con flip-flop di tipo T. Esercizio 11 Progettare un contatore binario sincrono parallelo modulo 7 utilizzando flip-flop JK. Determinare anche il diagramma completo degli stati. G3 • Contatori e registri a scorrimento 493 Progettare un contatore binario parallelo sincrono up/down modulo 7. Esercizio 13 Progettare un contatore binario parallelo sincrono modulo 8 che avanzi secondo il codice Gray. Esercizio 14 Progettare un contatore binario parallelo sincrono up/down modulo 8 che avanzi secondo il codice Gray. Esercizio 15 Per ciascun flip-flop di tipo T di un contatore realizzare un circuito che consenta i controlli di Start e Stop. Esercizio 16 Progettare un contatore sincrono modulo 10 up con flip-flop di tipo D. Esercizio 17 Per ciascun flip-flop di tipo D di un contatore realizzare un circuito che consenta i controlli di Start e Stop e di caricamento parallelo sincrono. Esercizio 18 Progettare un contatore asincrono up modulo 16. Successivamente, trasformarlo in un modulo 10 mediante un circuito che agisca sugli ingressi asincroni di ciascun flip-flop. Esercizio 19 Progettare un contatore asincrono down modulo 16. Successivamente, trasformarlo in un modulo 10 mediante un circuito che agisca sugli ingressi asincroni di ciascun flip-flop. Esercizio 20 Utilizzare un contatore binario asincrono modulo 5 e uno modulo 2 per realizzare un contatore modulo 10. Esercizio 21 Mediante due contatori sincroni modulo 10 presettabili realizzare un contatore modulo 60. Esercitazioni Esercizio 12 Esercitazioni 494 Modulo G • Circuiti logici sequenziali Test di verifica Quesiti a risposta aperta 1. Descrivere la struttura di una rete logica sequenziale indicando le funzioni di ciascuna delle sue parti. 2. Dire con quali tipi di dispositivi sequenziali elementari conviene realizzare un registro a scorrimento e con quali altri tipi non è possibile realizzarlo. 3. Confrontare un contatore Johnson e un contatore ad anello semplice realizzati con lo stesso numero di flip-flop. 4. Descrivere il procedimento di progetto di un contatore sincrono di modulo dato. 5. Dire in che modo è possibile alterare il modulo di un contatore binario. 6. Spiegare perché è possibile utilizzare lo stesso contatore binario up per ottenere la sequenza di conteggio down. 7. Spiegare la differenza tra un contatore binario sincrono parallelo e uno sincrono seriale. 8. Discutere gli errori di decodifica nei contatori sincroni e nei contatori asincroni. 9. Mettere a confronto i controlli di start/stop effettuati agendo sul segnale di clock con quelli realizzati agendo sugli ingressi di eccitazione dei flip-flop. 10. Confrontare il collegamento in cascata di tipo ripple tra contatori con quello di tipo sincrono. Quesiti a scelta multipla Scegliere la risposta corretta tra quelle proposte. 1. In un sistema sequenziale sincrono: a la sequenza degli stati è pilotata solo dagli ingressi e dallo stato di partenza. b le transizioni di stato avvengono appena gli ingressi assumono determinati livelli logici. c le transizioni di stato avvengono in corrispondenza dei livelli attivi di un segnale di clock. d le transizioni di stato avvengono in corrispondenza dei fronti attivi di un segnale di clock. 2. Un sistema sequenziale sincrono utilizza come memoria: a latch con abilitatori. b flip-flop che ricevono lo stesso segnale di sincronismo. c flip-flop dei quali almeno uno riceve il segnale di sincronismo. d il ritardo di propagazione dei segnali che vengono riportati sugli ingressi secondari. 3. Uno shift register si realizza: a collegando più flip-flop in cascata con l’uscita Q sull’ingresso di clock del successivo. b collegando più flip-flop in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme. c collegando più flip-flop in cascata con l’uscita Q di ciascuno sull’ingresso T del successivo. d collegando più latch in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme. 4. Un contatore Johnson: a ha il doppio degli stati di un contatore ad anello semplice. b riporta in ingresso l’uscita Q del suo ultimo flip-flop. – – c riporta sull’ingresso D l’uscita Q del suo ultimo flip-flop. d diversamente da un contatore ad anello semplice non ha stati non utili. 5. Un contatore binario sincrono up: – a si realizza imponendo per il flip-flop n° k, T = Π k–1 Q e T = 1 e osservando le uscite Q . k i=0 i 0 b imponendo T = 1 su tutti gli ingressi dei flip-flop e collegando in cascata l’uscita Q di ciascuno con l’ingresso di sincronismo del flip-flop immediatamente più significativo. k c si realizza solo con flip-flop di tipo T e imponendo T k + 1 = Πi = 0 Qi e T0 = 1. d si realizza imponendo per i flip-flop n° k con K ≥ 1, T = Π k–1 Q e T = 1. k i=0 i 0 6. Un contatore binario sincrono down: – a si real
