SoCs: System On Chips
Le ultime sfide in fatto di
nanotecnologie
Premessa: La Nanotecnologia

Creare minuscoli microchip manipolando gli
atomi o esplorando nuove frontiere
dell’elettronica nell’infinitamente piccolo grazie
alle proprietà della fisica quantistica: sono le
strade della tecnologia di domani su cui
puntano già i più avanzati centri di ricerca, dai
Bell Labs ai laboratori Ibm di Armonk. Anche la
Silicon Valley sta vivendo una nuova stagione,
lo testimonia la nascita di alucne prime start-up
come Nantero (che produce memorie flash
basate su nanotubi di carbonio).
Il computer quantistico



Si basa sui “qbit” (quantum bit), che
permettono capacità di calcolo molto superiori
a quelle del computer tradizionale.
Il “qbit” é una struttura che permette di far
calcolo trovandosi in uno stato che è allo
stesso tempo sia 1 sia 0.
Esso sfrutterà le proprietà elettroniche dei
“nanotubi”, fogli di carbonio avvolti che hanno
le stesse capacità di un transistor.
Le caratteristiche principali dei
Nanotubi



Diametro: da 0,6 a 1,8 nanometri (le piste di un
circuito stampato non sono di diametro inferiore ai
50 nanometri).
Corrente: la capacità di trasporto viene stimata in
un miliardo di ampere per centimetro quadro (i cavi
di rame fondono a un milione di ampere per
centimetro quadro).
Calore: trasmettono 6000 watt per metro per kelvin
(il diamante puro trasmette 3320 watt per metro per
kelvin).
Le caratteristiche principali dei
Nanotubi (2)




Densità: da 1,3 a 1,4 grammi per centimetro
cubo (l'alluminio ha una densità pari a 2,7 per
centimetro cubo).
Resistenza: 45 miliardi di pascal (la miglior lega
di acciaio si frattura a 2 miliardi di pascal).
Stabilità: fino a 2800 gradi C nel vuoto (i
microchip fondono fra i 600 e i 1000 gradi C).
Costi: 1500 dollari al grammo alla BuckyUSA di
Huston (l'oro costa circa 10 dollari al grammo).
In Pratica…


Usando circuiti costituiti da nanotubi per
costruire computer, si è calcolato che la
frequenza operativa di una CPU potrà
tranquillamente arrivare ad 1 TeraHertz
(1000 GigaHertz) ed oltre.
Ricordiamo che un Pentium 4, oggi,
arriva circa a 2 GigaHertz.
Luca Benini e Giovanni De Micheli

Sono due professori universitari che
propongono degli standard da usare
nella progettazione delle architetture dei
SoC. Nel loro articolo si analizzano i
problemi che dovranno affrontare i futuri
designers e programmatori e cercano di
delineare una soluzione semplice ma
sicura.
I SoCs sono la soluzione alle
future sfide riguardo:


Telecomunicazio
ni

Multimedia
Elettronica di
consumo
Cosa è un SoC e che tecnologie usa


Un SoC è un chip che contiene al suo
interno delle componenti
microelettroniche che lavorano
scambiandosi dati tra di loro.
I SoC sono attualmente formati da
nanotubi, strutture in carbonio che
hanno incredibili particolarità
interessanti per l’informatica…
Analisi delle difficoltà



Fornire operazioni sicure e affidabili tra i
componenti
Stando attenti ai limiti fisici dei
collegamenti e delle dimensioni dei
componenti
Occuparsi del controllo della correttezza
del flusso informativo tra i componenti
dei SoC
Analisi delle difficoltà (2)


Gestire il nondeterminismo delle
operazioni e dello scambio di dati. Il
modello da usare deve essere
necessariamente Stocastico
Controllare il rumore elettronico
Soluzioni
Prendere in prestito..


nell’architettura i modelli di progettazione
dei sistemi multiprocessore
nei protocolli i modelli di progettazione
delle reti.
Reti dei SoC e Reti di telecomunicazioni
Località dei componenti
Viceversa
Meno determinismo
Poca incertezza statistica
Piccola richiesta di energia
Diverso bisogni di energia
Particolarità nella
progettazione
Sta tutto in una piastrina di
silicone
L’architettura può essere
sviluppata dai disegnatori a
seconda della classe
dell’applicazione.
Le reti sono influenzate dalle
dimensioni delle strutture.
Considerazioni


Sull’energia: se la quantità di calcolo e di
memoria usata diminuiscono, non si
abbassa la quantità di energia richiesta.
Anzi, da come dimostra “Wiring Delays”,
l’attuale progettazione basata su tecniche di
ottimizzazione dei ritardi chiederanno
sempre maggior dispendio di energia.
Si teorizza che l’attenzione su come
consumare meno energia aumenterà in
futuro.
Progettazione della rete


1.
2.
3.
I modelli di progettazione della rete da usare
nei SoC devono provenire da quelli usati nei
sistemi multiprocessore per elaborazione in
parallelo.
3 tipi di reti:
Reti a mezzo condiviso (Shared medium
networks)
Reti Dirette e Indirette (Direct - Indirect)
Reti Ibride (Hybrid networks)
Reti a mezzo condiviso
(Shared medium networks)






Tutti i componenti condividono il mezzo
trasmissivo
Supporto completo del broadcast
Comunicazione asimmetrica (meno
ricevono, più trasmettono)
Meccanismi di arbitrio del BUS
Scalabilità ristretta
Alto costo energetico
Reti Dirette e Indirette (Direct Indirect)
1.


2.


Dirette (reti punto-punto)
Superano il problema della scalabilità
Uso dei router nelle microunità
computazionali (stessi meccanismi delle reti
di telecomunicazioni)
Indirette
L’adattatore di rete associato ad ogni nodo si
connette alla porta di uno switch
Gli switches non fanno operazioni nel
processare i dati, ma creano solo un percorso
che può cambiare nel tempo.
Hybrid Networks

Combinano accoppiando le
caratteristiche delle reti a mezzo
condiviso con quelle Dirette e Indirette.
Algoritmi di controllo della rete

I protocolli da utilizzare devono provenire
dall’esempio delle reti, che sono già
ottimizzate per fornire un servizio
affidabile e sicuro.
I componenti di un SoC dialogano tra di loro,
sfruttando una rete che per essere amministrata
potrà usare un micronetwork stack, un
adattamento del protocol stack.
Software
Application
System
Architecture and Control
Transport
Network
Data Link
Physical
wiring
Micronetwork Control

Esistono 3 livelli di architettura delle
microreti:
Transport
Data Link
Network
Data Link Layer

Si occupa della sincronizzazione
(meccanismi di arbitrio del bus), cerca di
rendere meno nondeterministico il
sistema e contiene protocolli che
limitano gli errori e permettono il
recupero delle informazioni perse.
Network layer

Questo livello implementa il controllo
della consegna dei dati nelle reti punto
punto. Contiene gli algoritmi di routing,
gestisce i router e gli switch.
Transport layer

Si occupa della pacchettizzazione dei
dati, suddividendo il messaggio in
partenza e riassemblandolo all’arrivo.
Sviluppi Futuri

Crediamo che le architetture e i protocolli
possano essere “ritagliati e incollati” in
vari modi, per distinguere tra le classi di
un’applicazione, o la configurazione di
un sistema.
Software layers

1.
2.
Le architetture di rete e gli algoritmi di
controllo costituiscono le infrastrutture
e forniscono servizi a tutti i nodi. Questi
servizi sono programmabili, e il
software creato può essere di due tipi:
Software di Sistema
Software Applicativo.
Conclusione

Nonostante le numerose sfide, noi
crediamo che gli siluppatori troveranno
soluzioni adeguate ai problemi della
progettazione delle reti SoCs. Allo stesso
tempo, crediamo che l’unica via
percorribile sia quella di seguire le linee
guida qui esposte, per amministrare la
complessità dei sistemi SoCs negli anni
a venire.
La Legge di Moore


I transistor in silicio più veloci oggi disponibili, sono
stati realizzati dai ricercatori di Intel. Grazie a questi
transistor verso il 2007 Intel sarà in grado di
realizzare microprocessori contenenti un miliardo di
transistor e operanti a 20 GHz e a meno di 1 volt.
Gerald Marcyk, Director del Components Research
Lab nel Technology and Manufacturing Group di
Intel: "La nostra ricerca sui transistor dimostra che
siamo in grado di prolungare la crescita prevista
dalla Legge di Moore per almeno altre tre
generazioni oltre le attuali tecnologie".
Tutt’oggi:

1.
2.
3.
Sono 3 i fronti verso cui si sta
orientando la ricerca:
Le nanotecnologie
Il computer ottico
Il computer quantistico
Ma quella che si affermerà
prima sarà probabilmente la
nanotecnologia
 “Perché permettono di usare le stesse
architetture dei chip tradizionali, ma con
un ingombro che sarà mille volte
minore. Il limite fisico del transistor di
silicio è di dieci nanometri. Si potranno
mettere cento volte di più componenti in
un centimetro quadrato e si comincerà
a utilizzare la terza dimensione,
costruendo chip cubici, a più strati. ”
<Federico Faggin>
Bibliografia




Networks on Chips: A New SoC Paradigm –
Luca Benini, Giovanni De Micheli
Dalle nanotecnologie al computer quantistico –
Federico Faggin
I transitor oggi più veloci – Intel Pressroom
Il prodigioso futuro: dalla Microelettronica alla
Nanotecnologia – Ernesto Hoffman(IBM Italia)