Guida alle elercitazioni di laboratorio per il corso di Elettronica delle

Guida alle esercitazioni di laboratorio
per il corso di
Elettronica delle Telecomunicazioni
01AIJ: Circuiti non lineari e convertitori A/D/A, e
01BWT: PLL e interconnessioni)
(AA 1999-2000)
Dante Del Corso,
Marcello Chiaberge,
Claudio Sansoè
rev. 000312
ETLlab0v - 3 ago. 00
1
Indice
PRESENTAZIONE
ESERCITAZIONE 1 : AMPLIFICATORE A TRANSISTORE
Specifiche
Progetto
Misure
Esperienza dimostrativa
ESERCITAZIONE 2 : FILTRO ATTIVO
Specifiche
Progetto
Misure
Esperienza dimostrativa
ESERCITAZIONE 3 : AMPLIFICATORE LOGARITMICO
Specifiche
Progetto
Misure
Esperienza dimostrativa
ESERCITAZIONE 4 : CONVERTITORE D/A CON RETE A SCALA
Specifiche
Progetto
Misure
Esperienza dimostrativa
Nonlinearità differenziale
Calcolo della retta approssimante
Trasformazione in convertitore A/D
ESERCITAZIONE 5 : PLL CON CIRCUITO INTEGRATO CD4046
Specifiche
Progetto
Misure
Esperienza dimostrativa
ESERCITAZIONE 6 : DECODIFICATORE DI TONO CON C.I. NE567
Specifiche
Progetto
Misure
Esperienza dimostrativa
ESERCITAZIONE 7 : PLL DIGITALE
Introduzione
Ingressi ed uscite del sistema
Oscillatore a controllo numerico
Demodulatore a EX-OR
Demodulatore fase/frequenza
Misure
SCHEDA ALTERA UP1
ESERCITAZIONE 8°: LINEE DI TRASMISSIONE
Specifiche
Progetto
Misure
ETLlab0v - 3 ago. 00
3
4
4
4
5
6
8
8
8
8
9
11
11
11
11
13
14
14
14
14
15
16
17
18
20
20
20
20
22
25
25
25
25
27
29
29
29
30
31
32
34
35
40
40
40
40
2
PRESENTAZIONE
Il principale obbiettivo del corso di Elettronica delle Telecomunicazioni è sviluppare le
capacità di progetto di circuiti e sistemi elettronici. Le esercitazioni consentono di
verificare la rispondenza dei circuiti reali con quanto progettato.
Ogni esercitazione consiste in un piccolo progetto da sviluppare secondo le specifiche
indicate, e successivamente da realizzare e verificare in laboratorio.
Questo manuale descrive le esercitazioni sperimentali abbinate al corso “Elettronica
delle Telecomunicazioni”, suddiviso nei due moduli previsti per l’AA 1999/2000.
Queste note vanno integrate con le informazioni presenti negli altri manuali di
laboratorio:
1. Svolgimento delle esercitazioni di laboratorio e stesura delle relazioni (documento
ETLREL),
2. Uso delle basette per montaggi senza saldature (documento USOBAS),
3. Raccolta di data-sheets già utilizzati per i corsi di Elettronica Applicata (Quaderno
LADISPE n. 2),
4. Norme generali per il LADISPE (disponibili presso il LADISPE).
Queste note e i documenti 1) e 2) sono disponibili anche su www tramite il servizio
ULISSE, all’indirizzo:
http://www.polito.it/Ulisse/CORSI/ELN/L1740/materiale/
Sempre allo stesso indirizzo sono presenti puntatori ad altro materiale didattico messo a
disposizione per questo corso.
Le fotografie inserite in queste note sono state realizzate presso il LADISPE, sezione
Elettronica, e presso il LADISPE-DU.
ETLlab0v - 3 ago. 00
3
Esercitazione 1 : AMPLIFICATORE A TRANSISTORE
Specifiche
Progettare un amplificatore con un transistore secondo le seguenti specifiche:
1. Guadagno di tensione = 13
2. Banda a -3 dB da 300 Hz a 20 kHz
3. Dinamica di uscita 3 V picco-picco
Queste caratteristiche devono essere verificate entro un margine del +/- 10% , a
temperatura ambiente, con una resistenza di carico di 10kΩ.
Le specifiche su guadagno e dinamica valgono per segnali di ingresso di 1 kHz. È
disponibile una tensione di alimentazione da 12 V.
Le specifiche sopra riportate sono indicative; per il progetto utilizzare i dati numerici
forniti anno per anno a lezione
Progetto
Iniziare fissando il punto di funzionamento del transistore. Scegliere (in alternativa):
• VE a riposo (VER); da questa calcolare VU a vuoto e RC ;
• VU a vuoto; da questa calcolare RC e VER;
• RC ; da questa calcolare VU a vuoto e VER.
Da RC e VER calcolare IC in modo da posizionare la tensione di collettore a riposo a circa
metà della escursione VER-VCC. Questo permette di avere variazioni di tensione
simmetriche sul collettore (prendere un margine adeguato rispetto alla VCE di
saturazione).
Fissare RE per ottenere la IC voluta.
Dimensionare le resistenze del partitore di base, in modo tale che le variazioni di β non
spostino troppo il punto di funzionamento.
La resistenza RE è formata da due resistenze RE1 e RE2, quest'ultima con un
condensatore in parallelo. Calcolare la RE1 in modo da ottenere il guadagno desiderato
(tenendo conto della presenza del carico).
Dimensionare i condensatori in modo da ottenere la banda passante indicata nelle
specifiche.
Scegliere componenti di valore normalizzato.
ETLlab0v - 3 ago. 00
4
Determinare le variazioni nelle caratteristiche dell'amplificatore dovute all'uso di
componenti di valore normalizzato.
Calcolare le variazioni nelle caratteristiche dell'amplificatore dovute alle tolleranze dei
componenti attivi e passivi.
Tracciare la maschera entro cui deve essere compresa la funzione di trasferimento del
circuito reale, tenendo conto dei valori nominali e delle tolleranze.
Ricalcolare il guadagno per la fondamentale tenendo conto delle nonlinearità (utilizzare
la Gm(x)).
Misure
Verificare il punto di funzionamento a riposo (Ic, Vce).
Conviene effettuare questa e eventuali altre misure di corrente per via indiretta,
misurando la tensione ai capi di una resistenza in cui scorre la corrente stessa, e
misurando il valore esatto della resistenza. Questo evita modifiche al circuito (per
inserire il milliamperometro in serie).
Misurare la corrente di base Ib e valutare hFE del transistore. Attenzione: questa misura,
se fatta per via indiretta, va eseguita con cura perchè occorre valutare una differenza tra
correnti quasi uguali, che deveono essere misurate con precisione per evitare un forte
errore. Valutare se basta conoscere il valore nominale di R1 e R2, o se occorre misurare
i componenti effettivamente impiegati. Eventualmente verificare la Ib anche con una
misura diretta.
Con segnale di ingresso di ampiezza molto bassa (tale che valga con buona
approssimazione il circuito equivalente linearizzato del transistore) verificare il
guadagno alla frequenza di 1 kHz , con il carico indicato dalle specifiche.
Tracciate la curva di risposta in frequenza (diagramma di Bode) e confrontarla con la
maschera prevista dai calcoli.
Verificare che sia soddisfatta la specifica sulla dinamica, e determinare il massimo
livello di uscita per segnale apparentemente indistorto.
Eseguire la misura del guadagno a 1 kHz per diverse ampiezze del segnale di ingresso.
Verificare che, al di sopra di una certa ampiezza, il guadagno diminuisce all'aumentare
del livello del segnale.
ETLlab0v - 3 ago. 00
5
Esperienza dimostrativa
Mediante un analizzatore di spettro o un FFT è possibile verificare il contenuto di
armoniche nel segnale di uscita in funzione dell'ampiezza del segnale di ingresso.
Alcuni banchi sono dotati di oscilloscopio digitale in grado di calcolare la FFT dei
segnali di ingresso. L’esperienza dimostrativa può essere direttamente eseguita dai
gruppi che lavorano su questi banchi.
Predisporre lo strumento con scala lineare sull'asse della frequenza, per riconoscere
agevolmente la posizione delle armoniche, impostata su un campo tale da osservare fino
alla 8-9 armonica. Effettuare tutte le misure con segnale di ingresso a centro banda (1-2
kHz).
Prima di eseguire le misure o anche le sole verifiche qualitative conviene controllare la
purezza spettrale del segnale di ingresso; la distorsione introdotta dall'amplificatore
corrisponde alla differenza di ampiezza tra armoniche in ingresso e in uscita.
Per una verifica qualitativa, variare l’ampiezza del segnale di ingresso e osservare la
comparsa di armoniche in uscita. Partendo da livelli molto bassi si verificano le
situazioni seguenti (osservando il segnale in uscita):
- nessuna armonica (lo stadio opera praticamente in linearità);
- comparsa della II armonica;
- aumento della II armonica e comparsa della III, IV, …. In questa zona la
fondamentale rimane pressoché invariata, e le variazioni del livello di ingresso si
riflettono principalmente su numero e ampiezza delle armoniche in uscita (lo stadio
opera nella zona in cui Gm(x) ha forti variazioni, corrispondente a x compreso tra 2
e 5 circa).
- Saturazione del livello della fondamentale:lo spettro di uscita comprende tutte le
armoniche con livelli confrontabili con la fondamentale (x > 10).
Gli oscilloscopi con analizzatore FFT permettono di osservare contemporaneamente
spettro e segnale nel dominio del tempo. Verificare quale livello di armoniche determina
distorsioni riconoscibili nella forma d’onda osservata nel dominio del tempo.
E’ anche possibile eseguire verifiche quantitative, misurando il guadagno per la sola
fondamentale. Eseguendo misure per diversi levelli del segnale di ingresso si può
ricavare l’andamento della Gm(x). Ricordare che per valutare il valore effettivo della x
bisogna tener conto della controreazione di emettitore (vedi testo, cap. 1.2.2).
ETLlab0v - 3 ago. 00
6
Segnale di ingresso.
Esaminando all’analizzatore di
spettro il segnale di ingresso si può
verificare la purezza spettrale del
degnale fornito dal generatore (in
questo caso circa 45 dB).
Segnale di uscita (basso livello)
Nel segnale di uscita sono presenti
armoniche dovute alla nonlinearità
della caratteristica BE del
transistore. L’effettiva ampiezza
delle armoniche introdotte può
essere valutata sottraendo quanto
già presente nel segnale di ingresso.
Segnale di uscita (livello alto)
Aumentando l’ampiezza del
segnale di ingresso aumenta il
livello delle armoniche.
(Foto 000321 su montaggio ……)
ETLlab0v - 3 ago. 00
7
Esercitazione 2 : FILTRO ATTIVO
Specifiche
Progettare un filtro passa basso, con funzione di trasferimento tale da rispettare la
maschera indicata a lezione. Sono disponibili AO tipo LM748, da alimentare a +/- 15 V.
Progetto
Determinare il tipo di approssimazione più opportuno tra quelle riportate nel testo
(Bessel, Butterworth, Chebischeff).
Determinare il numero di poli necessario per soddisfare le specifiche con la funzione di
trasferimento nominale (dai grafici del testo).
Determinare il numero di celle del I e II ordine, e i parametri di ciascuna cella (dalle
tabelle riportate nel testo).
Sviluppare completamente il progetto di almeno una delle celle del II ordine con poli
complessi, calcolando il valore dei componenti.
Indicare i componenti reali da utilizzare, con valori scelti tra quelli normalizzati secondo
la serie E12 per le resistenze, e E6 per i condensatori.
Calcolare la funzione di trasferimento nominale ottenuta impiegando i componenti di
valore normalizzato. Devono essere determinati i nuovi valori di H(0), della pulsazione
ωo e dello smorzamento ξ; dai grafici standard per funzioni del II ordine può essere
tracciata la funzione di trasferimento.
Determinare la maschera entro cui può trovarsi la funzione di trasferimento della cella
progettata, tenendo conto delle tolleranze dei componenti. Usare il metodo della
sensitivity, o altre tecniche eventualmente note (riportando una breve spiegazione).
Misure
Montare almeno una cella del II ordine e verificarne la funzione di trasferimento.
Scegliere una cella con basso smorzamento, in cui è più facile misurare posizione e
ampiezza del picco di risonanza.
Confrontare i risultati della misura con la fascia di variazione ricavata dai calcoli.
Verificare in particolare i valori di H(0), la pulsazione del picco di risposta e l'ampiezza
del picco di risposta rispetto alla risposta a frequenze basse (per celle passa basso).
Queste grandezze sono direttamente misurabili e riportate nelle tabelle del testo, mentre
sarebbe più difficile misurare direttamente e la pulsazione e lo smorzamento . Discutere
e motivare eventuali divergenze.
ETLlab0v - 3 ago. 00
8
Montare e verificare le altre celle.
Tracciare la funzione di trasferimento complessiva.
Stimare la precisione necessaria per i componenti, volendo ottenere una funzione di
trasferimento reale che rispetti la maschera indicata nelle specifiche.
Esperienza dimostrativa
Con l'analizzatore di spettro è possibile visualizzare la risposta in frequenza del filtro.
Per osservare direttamente il diagramma di Bode, usare una scala logaritmica per la
frequenza e scala in dB per l'ampiezza.
Il segnale di ingresso può essere ricavato da un generatore abbinato alla scansione
dell'analizzatore di spettro (tracking generator; non sempre disponibile), oppure può
essere un rumore a larga banda con densità spettrale costante.
Con un filtro formato da più celle, è possibile verificare la pendenza asintotica in banda
attenuata spostando l'ingresso dell'analizzatore lungo la catena. La pendenza deve essere
di 20 dB/dec (o 6 dB/ottava) per ogni polo presente nella parte di filtro inserita.
Questo diagramma e i successivi sono ricavati con un analizzatore FFT, applicando
come segnale di ingresso una spazzolata in frequenza generata dallo stesso analizzatore
(chirp). Nei diagrammi l’asse verticale è tarato a 10 dB/div; l’asse orizzontale è
logaritmico. In pratica sono i diagrammi di Bode della funzione di trasferimento. Alle
frequenze più elevate il livello è molto basso e si mette in evidenza il rumore.
Il primo diagramma riporta la risposta di un
filtro con 9 poli.
La pendenza asindotica è pari a 54 dB/ottava
(linea gialla). In prossimità del taglio la
pendenza del filtro è più ripida perchè le celle
hanno Q elevato.
Il secondo diagramma evidenzia l’ondulazione
in banda passante (scala verticale 2 dB/div) per
lo stesso filtro.
La FdT è fuori della maschera di progetto
(ondulazione 1 dB), a causa delle tolleranze dei
componenti
ETLlab0v - 3 ago. 00
9
La catena ha complessivamente 5 celle (1 I ord, 4 II ord); i diagrammi successivi
rappresentano la fdt all’uscita delle varie celle (cioè la fdt di filtri con minor numero di
poli).
Uscita della IV cella (7 poli).
Pendenza asindotica 140 dB/decade o 42
dB/ottava
Uscita della III cella (5 poli)
Pendenza asindotica 100 dB/decade o 30
dB/ottava
Uscita della II cella (3 poli)
Pendenza asindotica 60 dB/decade o 18
dB/ottava
Uscita della I cella (1 polo)
Pendenza asindotica 20 dB/decade o 6
dB/ottava
(Foto 000403 su montaggio Baldi, Blun, La Rosa)
ETLlab0v - 3 ago. 00
10
Esercitazione 3 : AMPLIFICATORE LOGARITMICO
Specifiche
Progettare un amplificatore con funzione di trasferimento logaritmica tra i punti dati :
VI
VU
10 mV
10 V
0V
8V
Come elemento logaritmico utilizzate la coppia di transistori connessi a differenziale
dell’integrato CA3046.
Progetto
Per ottenere la funzione di trasferimento richiesta è possibile usare il circuito base
seguito da un amplificatore invertente, oppure modificare il circuito base in modo da
renderlo invertente. La seconda soluzione è accettabile, a condizione di valutare gli
errori introdotti dalla modifica.
Per minimizzare gli errori dovuti alle variazioni della temperatura, posizionare il punto
a metà dinamica in corrispondenza della corrente di riferimento della giunzione di
compensazione.
Posizionare la dinamica in corrente tenendo conto delle correnti di ingresso del primo
operazionale e della resistenza intrinseca della giunzione logaritmica.
Per ottenere la funzione di trasferimento indicata dalle specifiche, traslare la funzione di
trasferimento sommando una tensione opportuna all’ingresso del secondo operazionale.
Posizionare la dinamica in tensione in base alle specifiche scegliendo opportunamente il
guadagno dell’operazionale di uscita.
Per le giunzioni logaritmiche si usano transistori duali o multipli, tutti collocati sullo
stesso chip per avere garanzia che siano alla stessa temperatura. Ove possibile, usare una
coppia di transistori già connessi in configurazione differenziale.
Misure
Per una verifica di massima del funzionamento, applicare all'ingresso un segnale
triangolare tra 0 e 10 V circa, e controllare che la forma d'onda in uscita abbia
andamento approssimativamente logaritmico. Verificare che non siano presenti autooscillazioni. Un esempio dei segnali osservabili è in figura 3a. Questa è solo una verifica
qualitativa del funzionamento; per le misure vere e proprie seguire la procedura indicata
nel seguito.
ETLlab0v - 3 ago. 00
11
Fig 3a:
Canale 1 (superiore):
segnale di ingresso
triangolare.
Canale 2 (inferiore):
segnale prelevato dopo la
giunzione di riferimento
(BC di Q2).
La zona A corrisponde al
limite inferiore della
dinamica (alcuni mV di
ingresso), la zona B al
limite superiore (alcuni V
di ingresso)
Effettuare una rilevazione per punti della Vu in funzione della Vi, spaziando i valori di
ingresso uniformemente su scala logaritmica (mantenere un rapporto costante tra valori
successivi, ad esempio 1, 3, 10, ... oppure 1, 2, 5, 10 ...).
La tensione di ingresso può essere ricavata dall'alimentazione, con un partitore formato
da due potenziometri, collegati in modo da avere una regolazione grossolana e una
regolazione fine.
Riportare il risultato su un diagramma semilogaritmico, e verificare che i risultati delle
misure rientrino nella fascia calcolata in base alle tolleranze dei componenti.
Dopo aver effettuato le misure punto per punto, la caratteristica complessiva può essere
visualizzata come un segmento rettilineo sull'oscilloscopio, applicando all'ingresso un
segnale con andamento esponenziale nel tempo, con valori iniziale e finale
corrispondenti alla dinamica prevista dal progetto. Eseguendo il logaritmo
dell'esponenziale si riottiene l'argomento dell'esponenziale (in questo caso il tempo). La
tensione di uscita ha quindi andamento lineare nel tempo (visualizzato sull'oscilloscopio
come traccia rettilinea inclinata). Il segnale esponenziale può essere ricavato da un’onda
quadra con una rete RC passa alto (il periodo dell'onda quadra e la costante di tempo
devono essere dimensionate in modo da consentire una comoda visualizzazione). A pari
costante di tempo, aumentando il periodo dell'onda quadra l'esponenziale scende a
livelli più bassi, permettendo di evidenziare le deviazioni dal comportamento
logaritmico verso l'estremo inferiore della dinamica.
Inserire un circuito di recupero dell'offset per il primo operazionale, e usarlo per ridurre
gli errori all'estremo inferiore della dinamica (valutare questi errori con la
configurazione indicata in precedenza; l'errore è minimo quando la risposta
all'esponenziale è lineare).
Un esempio di segnali di ingresso e uscita in questa configurazione è in figura 3b.
ETLlab0v - 3 ago. 00
12
Fig. 3b
Canale 1 (superiore): segnale di
ingresso esponenziale decrescente.
Canale 2 (inferiore): segnale di uscita
(andamento lineare nel tempo).
La zona entro il cerchio a destra
corrisponde all’estremo inferiore della
dinamica, in cui sono più evidenti gli
effetti del rumore di ingresso.
Verificare che usando come giunzioni logaritmiche diodi anziché transistori cambia la
pendenza della caratteristica (cambia il coefficiente η della giunzione utilizzata).
Esperienza dimostrativa
Controllare la deriva termica scaldando (ad esempio con un saldatore) l’elemento
logaritmico (array di transistori o transitore duale); verificare che impiegando diodi o
transistori separati e scaldando uno solo dei due la deriva termica è molto più forte.
Con elementi logaritmici monolitici, gli effetti termici sono osservabili anche
utilizzando come elemento riscaldante uno degli altri transistori dell'array. Deve essere
polarizzato con corrente e tensione note, e da potenza dissipata e ristenza termica è
possibile valutare la temperatura raggiunta dal chip (attenzione a restare entro la potenza
massima dissipabile indicata sul data-sheet dell'array).
Verificare che la variazione di temperatura del chip provoca una variazione di pendenza
della caratteristica. Questo effetto si può notare osservano con scale espanse i due
estremi della caratteristica rettilinea tracciata con il circuito sopra indicato, e verificando
che al variare della temperatura si spostano in direzioni opposte. Il punto intermedio
della caratteristica (centro di rotazione) rimane fermo.
ETLlab0v - 3 ago. 00
13
Esercitazione 4 :
CONVERTITORE D/A CON RETE A SCALA
Specifiche
Progettare un convertitore D/A a 6 bit utilizzando una rete a scala pilotata con deviatori
di tensione. L'uscita deve coprire il campo 0 - 10 V.
I deviatori sono costituiti dallo stadio di uscita di integrati logici CMOS tipo CD4029 e
CD4013.
Sono disponibili reti a scala con R = 13.5 kΩ , e amplificatori operazionali tipo LM741.
Usare tensioni di alimentazione di 5 V (per i circuiti logici) e di +/-15 V (per gli
amplificatori operazionali).
Progetto
I circuiti logici sono collegati in modo da formare un contatore a 6 bit (64 stati). Questo
permette di applicare i diversi valori di ingresso (digitale) facendo avanzare il contatore.
La struttura della rete a scala disponibile è nel
diagramma a lato (R = 13.5 kΩ).
Per valutare gli errori di non linearità occorre
determinare la resistenza equivalente delle
uscite (RON), e confrontarla con il valore di R
(rete a scala). La RON può essere diversa tra i
due integrati e per i due stati di uscita. Il
valore della RON può essere determinato dalle
specifiche di tensione/corrente delle uscite
riportate sui cataloghi. Realizzare il contatore
in modo da minimizzare l'errore in uscita
dovuto alla RON.
A
L
2R
B
2R
R
R
2R
C
2R
D
E
R
R
R
2R
2R
2R
F
G
I
2R
H
I
B
A C
D
E
F
G
H L
Misure
Nel predisporre il generatore che invia il clock al contatore, limitare il livello del
segnale tra 0 e 5 V (o comunque entro il campo tra massa e alimentazione dei circuiti
logici).
Verificare con l'oscilloscopio il corretto funzionamento del divisore (non occorre
collegare la rete a scala). Sincronizzare la base tempi con il segnale a frequenza più
bassa, e verificare frequenza e fase delle altre uscite.
Con la rete a scala collegata e il contatore comandato da un clock continuo verificare
che venga generata in uscita una rampa continua di 64 livelli. La rampa è osservabile
ETLlab0v - 3 ago. 00
14
anche scollegando l'uscita (in corrente) della rete a scala e osservando la tensione a
vuoto sul morsetto.
Facendo avanzare il contatore a passi singoli (a partire da una condizione nota),
misurare ciascuno dei 64 livelli. Dato che successivamente dovranno essere effettuate
delle differenze tra i valori misurati, usare gli strumenti in modo da ottenere la massima
risoluzione possibile, e non effettuare arrotondamenti.
Se il generatore usato per il clock non permette di inviare singoli impulsi, montare un
deviatore manuale con circuito antirimbalzo per generare impulsi singoli. Il circuito
antirimbalzo può essere realizzato con un FF SR comandato da un deviatore che attiva
alternativamente gli ingressi S e R.
Dalle misure effettuate ricavare i parametri della retta approssimante con il metodo dei
minimi quadrati; da questi calcolare gli errori di offset e di guadagno. Tracciare i
diagrammi della non-linearità assoluta e non-linearità differenziale, prendendo come
riferimento la retta approssimante. Indicare nei diagrammi l'errore di misura (attenzione:
in questo caso è confrontabile con il risultato della misura stessa).
Esperienza dimostrativa
Visualizzando la caratteristica completa (clock continuo), verificare l'effetto di errori
nella rete a scala, variando le resistenze dei diversi rami (inserire altre resistenze in serie
o in parallelo). Valutare la relazione tra errore introdotto nel ramo (variazione di
resistenza) ed errore in uscita, in funzione della posizione del ramo (MSB, ...LSB).
Sempre visualizzando la caratteristica completa e applicando un clock continuo,
aumentare la cadenza del clock fino a rendere visibili i glitch. Verificare che la
transizione da fondo scala a 0 ha pendenza limitata dallo slew rate dell’operazionale.
Aumentare il ritardo di commutazione di un ramo inserendo in parallelo alla
corrispondente uscita logica un condensatore, e verificare che vengono introdotti glitch
nel punto della caratteristica in cui commuta il bit corrispondente. Per lo MSB-1 e gli
altri bit di peso più basso il ritardo determina glitch sulla transizione 0-1 e 1-0;
verificare il verso del glitch nei due casi.
La figura indica (per un DAC a
4 bit) la corrispondenza tra stati
del contatore e rampa di uscita.
Sono riconoscibili le posizioni
corrispondenti a metà del fondo
scala (commutazione del MSB),
quarti, e così via. Verificare che
introducendo anomalie (ritardi,
errori nella rete di peso) su un
determinato bit, gli effetti sono
evidenti nel punto in cui il bit
cambia stato.
ETLlab0v - 3 ago. 00
15
Nonlinearità differenziale
Le foto di questa pagina evidenziano errori di nonlinearità diffrenziale ottenuti
modificando la corrente di un ramo della rete a scala con una resistenza inserita in
parallelo al ramo stesso. La rampa è sempre formata da 64 gradini.
La resistenza è in parallelo al ramo del MSB.
L’errore si manifesa come un incremento del
peso del MSB (incremento della corrente nel
ramo), che determina un “innalzamento” della
seconda metà della caratteristica
(corrispondente alla parte in cui MSB = 1).
Inserendo la resistenza in parallelo al ramo del
MSB-1 si modificano il secondo e il quarto
“quarto”, in cui MSB-1 = 1. L’errore
introdotto sul ramo è sempre lo stesso; dato
però che il peso del ramo è metà rispetto al
caso precedente, l’effetto in uscita è
dimezzato.
A metà del fondo scala la caratteristica diventa
non-monotona.
Spostando la resistenza sul ramo MSB-2 si
nota che l’errore interviene per “ottavi” del
fondo scala, con ampiezza ulteriormente
dimezzata.
L’entità dell’errore non è più tale da
determinare non-monotonicità.
Ritardando la commutazione del MSB1; compaiono glitch in corrisponenza
della metà e dei quarti di fondo scala.
La direzione del glitch dipende dal
verso della commutazione del bit:
ritardando il passaggio da 0 a 1 si
introduce uno stato temporaneo 000..
(glitch verso massa); ritardando il
passaggio da 1 a 0 lo stato transitorio è
111…, che determina un glitch verso il
fondo scala.
ETLlab0v - 3 ago. 00
16
Calcolo della retta approssimante
Dato l’insieme dei risultati di misura (xi , yi) si devono determinare i parametri m e n
della miglior retta approssimante y = mx + n. Deve essere minimo l’errore quadratico
complessivo E calcolato per gli N punti:
E=
N−1
∑ (y i − mx i − n) 2
i= 0
Il minimo di E si ricava annullando le derivate parziali rispetto a m e n:
δE
= m xi2 − xi yi + n xi = 0
δm
i
i
i
δE
= nN − yi + m xi = 0
δn
i
i
∑
∑
∑
∑
∑
Risolvendo per n, m, e dato che in questa esperienza N = 64:
63
∑ xiyi −
m=
i=0
1  63  63 
 ∑ x i  ∑ y i 
64  i=0  i=0 
63
2
∑ xi −
i=0
63
1  63 
 ∑ xi 
64  i=0 
2
63
∑ yi − m ∑ xi
n = i= 0
i= 0
64
I parametri della retta ideale y = m0x + n0 sono:
n0 = 0
m0 = 10 V / 63 = 0.15873 V
•
unità
Errore di guadagno
E’ la variazione di pendenza tra la retta meglio approssimante e la retta ideale:
ε g = m − m0
•
Errore di offset
E’ lo scostamento dell’intercetta sull’asse y rispetto al valore nominale:
ε off = n − n 0
•
Valori analogici della retta approssimante
I valori analogici da utilizzare per calcolare gli errori di nonlinearità vanno ricavati
dalla relazione y = mx + n , dove m e n sono i parametri calcolati in precedenza.
ETLlab0v - 3 ago. 00
17
Trasformazione in convertitore A/D
E’ possibile trasformare il circuito in A/D ad inseguimento utilizzando l’operazionale
come comparatore.
Mantenendo solo la parte di rete di peso comandata dal CD4029, con il circuito indicato
in figura si realizza un convertitore A/D a inseguimento. L’operazionale viene usato
come comparatore tra la tensione Vu generata dalla rete a scala e la Vi di ingresso. Il
contatore viene incrementato o decrementato (attraverso il comando Up/Down), a
seconda che la tensione Vu ricostruita attraverso il D/A sia minore o maggiore della Vi.
CD 4029
CK
Q1
Q2
2R
2R
Q3
2R
R
U/D
Q4
2R
R
2R
R
Vu
R6
Vi
Per adattare i livelli presenti in uscita del comparatore ai livelli richiesti per il comando
up/down del contatore si usa la rete formata dalla resistenza R6 e diodo zener. Scegliere
uno zener adatto e determinare il valore opportuno per R6; in alternativa è possibile
usare un circuito di clamp a diodi.
Usare come comparatore un LM748 (molto più veloce in questa applicazione del 741).
Per verificare il funzionamento del convertitore applicare un segnale Vi di ampiezza
corrispondente al fondo scala e frequenza bassa, tale che lo slew rate massimo sia
inferiore allo slew rate ottenibile sulla Vu (pari ad Ad/Tck).
Nell’immagine
compaiono le tensioni Vi
e Vu: Vi è la tensione
sinusoidale, e Vu il
segnale ricostruito
attraverso il D/A, che si
modifica in modo da
inseguire continuamente
Vi. La differenza Vi – Vu
è l’errore di
quantizzazione.
ETLlab0v - 3 ago. 00
18
Espandendo l’asse tempi si
osservano i singoli passi
dell’inseguimento, a
gradini di ampiezza
costante in discesa o in
salita. Quando il segnale
varia entro 1 LSB (zona
indicata dall’ellisse gialla)
si ha una sequenza di passi
in salita e discesa alternati.
Aumentando la frequenza del
segnale cresce lo slew rate, e la
tensione Vu non riesce a inseguire
Vi determinando un errore di
sovraccarico. Il segnale ricostruito
diventa un’onda triangolare, con
pendenza corrispondente al
massimo slew rate, pari ad
Ad/Tck.
E’ possibile anche visualizzare lo stato del contatore collegando dei LED alle uscite; in
questo caso si introduce un errore dovuto al gruppo resistenza-LED collegato sulle
uscite. Per limitare questo errore occorre limitare la corrente che circola nei LED a
meno di 1 mA (resistenze da 4,7 KΩ in serie ai LED). Variando molto lentamente
l’ingresso, verificare il funzionamento e tracciare la transcaratteristica D(A).
ETLlab0v - 3 ago. 00
19
Esercitazione 5 :
PLL CON CIRCUITO INTEGRATO CD4046
Specifiche
Verificare il funzionamento in diverse condizioni e determinare il valore di alcuni
parametri del PLL integrato CD4046.
Il circuito comprende due demodulatori di fase. Per ciascuno di essi viene verificato il
funzionamento su due diversi campi di frequenza.
Caso 1:
Campo di mantenimento: 20 kHz - 80 kHz
Campo di cattura: 10% del campo di mantenimento
Caso 2:
Campo di mantenimento: 50 kHz - 60 kHz
Campo di cattura: 30% del campo di mantenimento
Tensione di alimentazione: 5 V
Progetto
Utilizzare i grafici e le formule riportati sulle caratteristiche del 4046. Nella raccolta di
data-sheet su web sono presenti quelli per il componente National (CD4046BC) e
Motorola (74HC4046A); analizzare entrambi per valutare quale offre le informazioni
meglio utilizzabili.
I parametri di questo circuito integrato hanno tolleranze molto ampie. I risultati delle
misure possono discostarsi dai dati di progetto anche del 20% in più o in meno.
Misure
Ad anello aperto, ricavare la caratteristica del VCO (applicare una tensione di controllo
Vc compresa tra massa e alimentazione). La misura va ripetuta per i due campi di
frequenza indicati nelle specifiche.
Determinare il coefficiente Ko (Hz/V) per i due campi di frequenza.
Verificare le forme d'onda sul condensatore del VCO e giustificarne l’andamento.
Sull’ingresso Vi verso i demodulatori di fase è presente un circuito che ripristina un
valore di tensione continua corrispondente alla soglia del comparatore; il segnale deve
essere quindi applicato tramite un condensatore (determinarne il valore opportuno in
base alla resistenza equivalente di ingresso). Applicare segnali di valore picco-picco
inferiore al campo massa-alimentazione (anche molto più piccoli; l'ingresso ha un
circuito squadratore).
ETLlab0v - 3 ago. 00
20
Per le misure indicate nel seguito, la frequenza del generatore esterno che fornisce la Vi
deve poter essere variata anche di piccole quantità. Se il generatore non ha una
regolazione fine di frequenza, inserire una piccola corrente variabile di correzione
nell'ingresso di controllo esterno (VCG).
Ad anello chiuso, verificare qualitativamente che il PLL agganci il segnale di ingresso
(applicare all'ingresso segnali con frequenza prossima a quella centrale del campo
misurato in precedenza). Per verificare l'aggancio collegare i due canali
dell'oscilloscopio all’oscillatore esterno e al VCO, sincronizzando l'asse tempi su uno
dei due; a PLL agganciato i due segnali sono stabili sullo schermo. Controllare che le
frequenze del segnale di ingresso e del VCO siano uguali, per verificare che non si tratti
di un campo di aggancio secondario.
Variando la frequenza del segnale di ingresso, misurare le frequenze di aggancio e di
sgancio. Esplorare nei due versi un campo di frequenze leggermente più ampio di quello
misurato come caratteristica del VCO, per rilevare gli estremi dei campi di cattura e di
mantenimento.
La misura va ripetuta in quattro condizioni diverse (due campi di frequenza, due
demodulatori di fase).
Rilevare l'andamento dello sfasamento tra segnale di ingresso e oscillatore locale al
variare della frequenza del segnale di ingresso (entro il campo di mantenimento).
Commutando l’ingresso del filtro tra i due demodulatori, verificare il diverso
sfasamento in condizione di aggancio.
Determinare il coefficiente Kd (V/rad) per i demodulatori di fase, discutendo le
possibilità di misura per il DF II.. Per questo calcolo conviene utilizzare i risultati delle
misure precedenti (sfasamento in funzione della frequenza), e la caratteristica fo(Vc) del
VCO, ricordando che la Vc non è altro che la componente continua della Vd.
Verificare l'esistenza di campi di aggancio secondari (tra armoniche dei segnali di
ingresso e del VCO).
Spostare il condensatore di temporizzazione del VCO da uno dei morsetti verso massa;
verificare le nuove forme d'onda sul condensatore e giustificare il loro andamento.
Il componente 74HC4046 ha tre demodulatori di fase; ripetere la verifica dei campi di
cattura e di mantenimento con questo terzo circuito, oppure realizzare un demodulatore
di fase esterno (ad esempio con FF S-R sensibile alle transizioni, come indicato nel
testo), inserirlo in sostituzione di quelli interni e verificare il comportamento del PLL.
ETLlab0v - 3 ago. 00
21
Esperienza dimostrativa
Forme d’onda del VCO
Il VCO del 4046 è del tipo a carica/scarica di
un condensatore con corrente It controllata
da Vc/R1 e da R2.
Nella configurazione in figura il morsetto X
del condensatore è a massa, e nel morsetto Y
entra la corrente It. Il condensatore si carica
a corrente costante (andamento lineare della
tensione Vy) fino al superamento della
soglia Vt del comparatore collegato al
morsetto di destra (commutazione A in
figura).
Il morsetto X del
condensatore viene collegato
verso il generatore di corrente,
e il morsetto Y viene nello
stesso momento portato a
massa. La tensione sul
morsetto X dovrebbe portarsi
a – Vt. Intervengono però le
giunzioni verso il substrato
che bloccano la tensione a –
0,6 V. Da tale valore la
tensione sale linearmente
(carica a pendenza costante),
fino a raggiungere la soglia.
VDD
It
I1
I2
VC
R1
VY
VX
R2
FF
Vx
Vy
La tensione su Vx sale fino a Vt, e in C il morsetto X viene nuovamente commutato
verso massa (tratto D).
La tensione differenziale ai capi del
condensatore è la somma di un’onda
triangolare (carica e scarica del
condensatore) e di un’onda quadra
(commutazione dei morsetti).
ETLlab0v - 3 ago. 00
22
Con un generatore modulato in frequenza è possibile visualizzare la caratteristica a
farfalla direttamente sullo schermo di un oscilloscopio. L'oscilloscopio deve essere
predisposto in modo X-Y; inviare all'ingresso orizzontale il segnale modulante (onda
triangolare) e sull'asse Y la tensione presente sul condensatore del filtro d'anello.
Nel diagramma, ricavato con il
demodulatore I (EX-OR), sono ben
individuati i campi di mantenimento (M)
e di cattura (C). Con il demodulatore I il
valore medio della tensione di controllo
del VCO è pari alla tensione Vc a riposo
(circa VDD/2).
Agli estremi della caratteristica sono
presenti delle nonlinearità dovute alla
saturazione del VCO.
Nella seconda figura è stata diminuita la
costante di tempo del filtro d’anello;
l’effetto filtrante è meno accentuato, il
battimento sulla Vc (a PLL non
agganciato) ha maggiore ampiezza, e
pertanto si allarga il campo di cattura. Il
campo di mantenimento, che dipende
solo dai parametri in continua, rimane
invariato.
La caratteristica a farfalla a lato è ricavata
con il demodulatore di fase II (circuito
sequenziale).
Il comportamento di questo demodulatore è
analogo a quello di in filtro attivo
(guadagno infinito in DC). La tensione Vc è
l’integrale degli errori rilevati ciclo per
ciclo, e al di fuori del campo di
mantenimento satura verso massa o verso
l’alimentazione VCC. Campo di
mantenimento e campo di cattura
coincidono.
ETLlab0v - 3 ago. 00
23
Verificare che riducendo la variazione di frequenza del segnale di ingresso fino a restare
dentro il campo di mantenimento il PLL non perde l'aggancio (non occorre che la
frequenza del segnale di ingresso rientri nel campo di cattura). In queste condizioni il
PLL opera come demodulatore di frequenza.
Ampliando l’escursione di
frequenza e usando il
demodilatore I diventano
visibili i campi di aggancio
secondari (battimento 0 tra
armoniche dei segnali Vi e
Vo). Dato che le armoniche
hanno ampiezza minore della
fondamentale, i campi
secondari hanno minore
ampiezza rispetto a quello
principale.
Ripristinando il funzionamento Y-T dell'oscilloscopio, osservare su un canale il segnale
modulante e sull'altro la tensione in uscita dal filtro, che rappresenta la demodulazione
FM del segnale di ingresso.
Per segnale modulante a onda quadra e con filtro R-R-C, verificare la variazione dello
smorzamento al variare del rapporto R1/R2 (mantenendo R1+R2 costante: le due
resistenze vanno realizzate con un potenziometro). Verificare nelle stesse condizioni la
risposta a modulazioni sinusoidali (presenta sovraelongazione per bassi smorzamenti).
ETLlab0v - 3 ago. 00
24
Esercitazione 6 :
DECODIFICATORE DI TONO CON C.I. NE567
Specifiche
Verificare il funzionamento e il valore di alcuni parametri del demodulatore di tono
integrato NE567.
Progettare i componenti per un campo di rivelazione centrato su 20 kHz con ampiezza
del 10% (attorno alla frequenza centrale, massimo possibile per questo integrato).
Tensione di alimentazione: 5 V
La presenza del tono viene segnalata da un LED collegato all'uscita del 567.
Dimensionare la resistenza serie in modo tale che, a tono presente, nel LED circoli una
corrente di 5 mA.
Progetto
Per il progetto utilizzare i grafici e le formule riportati nelle caratteristiche del NE567.
Sul sito Ulisse sono disponibili i data sheet National (LM567) e Philips (NE567); il
secondo è più dettagliato, ma con errori tipografici in alcune formule.
Misure
Anche in questo circuito viene ripristinato internamente il valore opportuno di tensione
continua all'ingresso del PLL, e il segnale deve essere applicato tramite un condensatore.
Il valore di questo va calcolato tenendo conto della resistenza equivalente di ingresso.
Il componente NE567 è un circuito analogico, il cui comportamento dipende dal livello
del segnale applicato all'ingresso. Verificare sui data-sheet quale é il livello opportuno.
Il campo di frequenze su cui opera il demodulatore di tono è ristretto; le misure seguenti
richiedono che la frequenza del generatore esterno venga variata di piccole quantità. Se
il generatore non ha una regolazione fine di frequenza, inserire una piccola corrente
variabile di correzione nell'ingresso di controllo esterno (VCG).
Campi di cattura e di mantenimento
Ad anello chiuso, verificare qualitativamente che il PLL agganci il segnale di ingresso
(applicare all'ingresso segnali con frequenza prossima a quella centrale del campo
misurato in precedenza). Per verificare l'aggancio collegare i due canali
dell'oscilloscopio all'oscillatore esterno e al VCO, sincronizzando l'asse tempi su uno
dei due; a PLL agganciato i due segnali sono stabili sullo schermo.
ETLlab0v - 3 ago. 00
25
Soglie del demodulatore sincrono
Con frequenza di ingresso uguale alla frequenza di oscillazione a riposo del VCO,
variare l'ampiezza del segnale per determinare la soglia del rivelatore di tono.
Confrontare il risultato della misura con quanto indicato sul data-sheet.
Con livello di ingresso corrispondente all'inizio della saturazione del demodulatore di
fase, variare la frequenza del segnale e misurare le frequenze di aggancio e di sgancio,
per rilevare i campi di cattura e di mantenimento.
Ripetere la misura a livelli di ingresso più alti e più bassi, tali da portare sicuramente in
zona lineare e in saturazione il demodulatore di fase. Confrontare e discutere i risultati.
Con livello di ingresso tale da mantenere il circuito in linearità, esplorare un campo di
frequenze poco più ampio del campo di mantenimento e rilevare la tensione presente sul
morsetto corrispondente all'uscita del demodulatore di ampiezza (prima del
comparatore). Tracciare il diagramma della tensione demodulata in funzione della
frequenza e spiegarne l'andamento.
Rilevare l'andamento dello sfasamento tra segnale di ingresso e oscillatore locale al
variare della frequenza del segnale di ingresso (entro il campo di mantenimento), e
determinare il coefficiente Kd (V/rad).
Verificare l'esistenza di campi di aggancio secondari (tra armoniche dei segnali di
ingresso e del VCO).
Per non influenzare le misure, il segnale del VCO deve essere prelevato sul piedino
collegato alla sola resistenza. Verificare le varie forme d'onda sul VCO.
Misurare la tensione di controllo del VCO al variare della frequenza entro il campo di
aggancio.
Caratteristica del VCO
Ricavare la caratteristica del VCO. In questo circuito non è possibile aprire l'anello e
inserire direttamente una tensione di controllo esterna. La tensione di controllo può
essere variata iniettando una corrente nel nodo corrispondente all'uscita del
demodulatore di fase (mantenendo l'ingresso di segnale a massa). Misurare la resistenza
equivalente di uscita sul morsetto del fltro d’anello, e calcolare la corrente da iniettare
per spostare di circa +-1 V la tensione VC rispetto alpunto di funzionamento a riposo.
Tracciare il grafico della frequenza del VCO in funzione della tensione di controllo con
un primo gruppo di misure; una volta individuato il campo utile effettuare una serie di
misure più fitta nella zona utile.
Determinare il valore del coefficiente Ko (Hz/V).
ETLlab0v - 3 ago. 00
26
Esperienza dimostrativa
Visualizzazione caratteristica a farfalla
Con un generatore modulato in
frequenza è possibile visualizzare
la caratteristica a farfalla
direttamente sullo schermo di un
oscilloscopio. L'oscilloscopio deve
essere predisposto in modo X-Y;
inviare all'ingresso orizzontale il
segnale modulante (onda
triangolare) e sull'asse Y la
tensione presente sul condensatore
del filtro d'anello.
Nelle stesse condizioni, è possibile
visualizzare sull'oscilloscopio
anche la caratteristica del
demodulatore di ampiezza (canale
verticale collegato al filtro del
demodulatore AM).
Variando l'ampiezza del segnale di
ingresso, verificare la variazione
dei campi di mantenimento e di
cattura (il demodulatore di fase
deve lavorare in zona lineare, con
livelli di ingresso molto bassi).
Verificare la saturazione (campi di mantenimento e di cattura costanti) presente al di
sopra di una determinata ampiezza dell'ingresso.
Verificare che il campo di cattura dipende dalla risposta in frequenza del filtro d'anello
del PLL.
Verificare che per bassi segnali di ingresso l'uscita del demodulatore AM è
proporzionale al livello di ingresso, mentre per livelli alti si ha saturazione.
Spostando la frequenza centrale del generatore di segnale collegato all'ingresso,
osservare i campi di aggancio secondari (centrati sulle armoniche dispari della frequenza
a riposo del VCO).
Aumentando l’ampiezza del segnale di ingresso, portare il demodulatore di fase in
saturazione e osservare i campi secondari in corrispondenza delle armoniche dispari di
Vi e Vo.
ETLlab0v - 3 ago. 00
27
Comportamento in presenza di rumore
Per la seconda parte dell'esperienza dimostrativa, collegare all'ingresso un generatore di
segnale + rumore, con frequenza pari alla frequenza a riposo del VCO. Predisporre il
generatore per N/S = 0 dB.
Verificare il corretto funzionamento del demodulatore di tono in presenza di rumore,
variando la frequenza del tono, e osservando l'indicazione fornita dal LED.
Ripristinando il funzionamento Y-T dell'oscilloscopio, osservare il segnale all'ingresso
(in queste condizioni il rumore è nettamente prevalente).
Verificare il valore limite di N/S per cui viene ancora correttamente riconosciuto il tono.
ETLlab0v - 3 ago. 00
28
Esercitazione 7 : PLL digitale
Introduzione
Scopo dell’esercitazione è da un lato dimostrare l’uso di circuiti completamente digitali
per emulare funzioni di dispositivi tradizionalmente realizzati con tecniche analogiche,
dall’altro fornire un’introduzione all’utilizzo di circuiti logici programmabili per
realizzare sistemi elettronici.
Il sistema da realizzare è un PLL con campo di mantenimento centrato intorno a
4.5kHz., che accetta in ingresso un segnale ad onda quadra, duty-cycle 50%, compatibile
TTL. Nell’esercitazione occorre progettare due diverse versioni di tale dispositivo, una
equivalente ad uno schema analogico con demodulatore di fase a moltiplicatore (o ad
EX-OR) e filtro con guadagno in continua finito, l’altra comparabile con lo schema del
demodulatore 2 del CD 4046, demodulatore di fase/frequenza. Entrambe le versioni non
richiedono alcun componente analogico per realizzare l’anello ad aggancio di fase.
Nel seguito è fornita la descrizione funzionale dei blocchi che costituiscono il PLL. Da
questa occorre ricavare una descrizione VHDL equivalente, programmare l’Altera MAX
7128S presente sulla scheda Altera UP1 a disposizione su ogni tavolo e verificare il
funzionamento del dispositivo.
Ingressi ed uscite del sistema
Il PLL digitale, in entrambe le versioni, prevede i seguenti piedini di ingresso ed uscita:
•
Vin: segnale di ingresso del PLL: dinamica di frequenza tra circa 3kHz e circa
6kHz.
•
Vout: segnale di uscita dall’oscillatore a controllo numerico (NCO); è reso
disponibile per valutare la condizione di aggancio dell’anello; è collegato
internamente al demodulatore di fase.
•
Filout(5...0): segnale di uscita del filtro, numero binario positivo espresso su 6 bit.
Tale segnale è disponibile per poter visualizzare la caratteristica a farfalla del PLL:
collegando un convertitore D/A a questi piedini è possibile pilotare il canale Y di un
oscilloscopio con il segnale analogico corrispondente alla configurazione digitale in
ingresso all’NCO.
•
Clk: segnale di clock presente sulla scheda UP1, fclk=25.175MHz; tale segnale viene
utilizzato come riferimento per tutte le funzioni svolte dal dispositivo.
ETLlab0v - 3 ago. 00
29
Internamente, il PLL è costituito dai due blocchi funzionali riportati nella figura
seguente:
Clk
Vin
Demodulatore
di fase e filtro
Vout
NCO
Filout(5..0)
Il circuito in entrambi i casi è basato su di un oscillatore controllato numericamente ed
un blocco che ha funzioni di demodulatore di fase e di filtro numerico. I due casi si
differenziano nella realizzazione del demodulatore.
Oscillatore a controllo numerico
L’oscillatore a controllo numerico emula le funzioni del VCO nei PLL tradizionali. Lo
scopo è di avere un segnale di uscita la cui frequenza dipende dal valore presente
sull’ingresso. Il modo più semplice di realizzare tale funzione è di costruire un divisore
di frequenza programmabile, il cui modulo dipende dal numero di ingresso.
Le specifiche richiedono una variazione di frequenza di circa un’ottava, perciò il valore
finale di conteggio deve poter variare da un valore minimo N ad un massimo pari a 2N.
Il numero di bit da utilizzare come ingresso al divisore è un compromesso tra diversi
fattori, tra cui: complessità del circuito, campo di frequenza e valore dell’incremento
elementare di frequenza in uscita, risoluzione del demodulatore di fase e corrispondente
“rumore di fase” dovuto alla quantizzazione. Un buon compromesso tra questi fattori
può consistere nell’utilizzare un numero a sei bit come ingresso dell’NCO (segnale
Filout nello schema a blocchi). In questo caso l’ingresso può variare da 0 a 63 e la
frequenza di uscita deve cambiare di un’ottava. Allora il divisore programmabile può
essere realizzato con un contatore a sette bit dotato di reset sincrono. Il reset viene
attivato quando sull’uscita del contatore è presente la configurazione 64+Filout. In
corrispondenza dell’attivazione del reset il contatore genera un impulso in uscita di
durata pari ad un periodo di clock (pgcout). La frequenza di pgcout varia da un minimo
di 196.7kHz (Filout=128) ad un massimo 387.3kHz (Filout=0). Il segnale pgcout è
mandato in ingresso ad un ulteriore contatore modulo 64 (div64), per ottenere il campo
di frequenza richiesto per il segnale Vout, che è costituito dal bit più significativo di
uscita di questo contatore. Nella descrizione del demodulatore verrà anche utilizzato il
segnale di fine conteggio di questo contatore, chiamato EOC. La transcaratteristica tra
numero di ingresso e frequenza presente su Vout è riportata nella figura seguente.
ETLlab0v - 3 ago. 00
30
Caratteristica NCO
6.5
6
Frequenza Vout
5.5
5
4.5
4
3.5
3
0
10
20
30
40
50
60
Filout
E’ evidente che l’NCO non è lineare, la caratteristica è infatti iperbolica ed inoltre è
invertente. Questo influenzerà anche la forma della caratteristica a farfalla. Il segno è
importante per verificare la stabilità nel caso di demodulatore tipo fase/frequenza.
Demodulatore a EX-OR
Il primo tipo di PLL da realizzare è basato su di un blocco “demodulatore di fase/filtro”
costruito in modo da emulare il demodulatore di fase ad EX-OR seguito da un filtro che
estrae il valor medio dal segnale di uscita. In questo caso il filtro accumula l’uscita
dell’EX-OR su di un periodo del segnale Vout e genera un numero proporzionale alla
porzione di periodo per cui i due segnali Vin e Vout sono diversi.
Il demodulatore è costituito dai seguenti blocchi funzionali:
•
Sincronizzatore di ingresso per Vin: non è altro che un registro a scorrimento a due
bit il cui ingresso è collegato a Vin, con segnale di clock clk, il cui scopo è
eliminare la possibilità di stati metastabili dovuti al fatto che questo segnale non è
sincorno con il PLL. L’uscita di questo circuito è il segnale Vinsync.
•
Accumulatore di fase: è un contatore a sei bit, con clock clk, che è abilitato a contare
solo quando pgcout è attivo e contemporaneamente Vinsync EX-OR Vout vale 1.
Questo contatore è azzerato in modo sincrono ogni volta che EOC e pgcout sono
contemporaneamente attivi. In questo modo, dato che EOC si attiva una volta ogni
64 cicli in cui pgcout è attivo, subito prima dell’azzeramento è disponibile sulle
uscite un numero compreso tra 0 e 63, proporzionale allo sfasamento tra i segnali
Vin e Vout.
ETLlab0v - 3 ago. 00
31
•
Registro di uscita: è un registro a sei bit che campiona le uscite dell’accumulatore di
fase immediatamente prima dell’azzeramento e le mantiene costanti per il ciclo
successivo di Vout. Le uscite del registro costituiscono il segnale Filout che
comanda la variazione di frequenza dell’NCO.
Sarebbe possibile inserire tra l’uscita del registro e l’ingresso dell’NCO un ulteriore
blocco con funzioni di filtro passa-basso per modificare l’ampiezza della banda di
cattura del PLL. Questo filtro normalmente viene realizzato mediante una struttura FIR.
Tuttavia i coefficienti del filtro devono essere calcolati con cura e occorre valutare
attentamente gli effetti dovuti alle approssimazioni numeriche introdotte lavorando su
grandezze espresse con pochi bit. Inoltre, i filtri FIR sono generalmente realizzati con
dei moltiplicatori che richiedono un grosso numero di celle dell’FPGA. Di conseguenza
si è deciso di non inserire tale filtro in questo progetto. Il fatto di mantenere costante il
valore di Filout per un periodo di Vout introduce in ogni caso un effetto filtrante,
riscontrabile dall’esame della caratteristica a farfalla del PLL.
Demodulatore fase/frequenza
Il secondo PLL da realizzare differisce dal primo nel demodulatore. In questo caso il
demodulatore cerca di mantenere la posizione della transizione basso-alto del segnale di
ingresso coincidente con quella del segnale di uscita. Lo schema a blocchi è delineato
nella figura seguente:
Vinsync
Phaseout
Rilevatore di
transizione
EOC
Noedge
Rilevatore di
transizioni
multiple
Moreedges
Pgcout
Clk
Pgcout
Inedge
Clk
Div64
Calcolatore
di
fase/frequenza
Filout
Clk
Sincronizzatore
Pgcout
Clk
EOC
Vin
I blocchi della figura hanno la seguente funzione:
•
Sincronizzatore di ingresso per Vin: questo blocco è identico all’analogo descritto
per il caso precedente. Produce in uscita il segnale Vinsync.
•
Rilevatore di transizione L->H del segnale Vinsync: è un blocco sincrono con clk
abilitato dal segnale pgcout, che confronta il valore del segnale Vinsync con quello
campionato nel ciclo precedente. Nel caso in cui il valore rilevato sia alto e quello
memorizzato sia basso, il valore corrente del contatore div64 viene memorizzato in
un registro. Questo blocco genera in uscita due segnali: phaseout, uscita del registro
(campo di valori possibili: [0…63]), e inedge, attivo per un periodo di pgcout ogni
volta che viene memorizzato un nuovo valore in phaseout.
ETLlab0v - 3 ago. 00
32
•
Rilevatore di transizioni multiple: è abilitato sui fronti di salita di clk in cui pgcout è
attivo. Genera due segnali: noedge e moreedges. Noedge è attivato quando EOC è
attivo e disattivato nel primo periodo in cui inedge viene campionato alto.
Moreedges è azzerato quando EOC è attivo e attivato se inedge è alto con noedge
non attivo. In questo modo vengono rilevate due condizioni che indicano che le
frequenze dei segnali Vin e Vout sono molto diverse.
•
Calcolatore di fase/frequenza: genera il segnale filout di ingresso all’NCO. L’uscita
viene calcolata quando EOC e pgcout sono attivi sul fronte di salita di clk. La
variazione di Filout viene calcolata come combinazione lineare di due termini di
correzione, uno dipendente dalla differenza tra la posizione della transizione L->H
del segnale di ingresso e la posizione di riferimento (termine di fase, segnale
phasecoeff), l’altro dipendente dalla differenza tra la posizione della stessa
transizione rilevata nel ciclo precedente e la posizione rilevata nel ciclo attuale
(termine di frequenza, segnale freqcoeff). Il termine phasecoeff è pari alla
differenza (in complemento a 2) tra la fase attuale (phaseout) e 32, numero
corrispondente al valore che assume div64 in corrispondenza della transizione L->H
di Vout. Per calcolare il termine freqcoeff occorre invece memorizzare il valore
assunto da phaseout al ciclo precedente (phaselast): freqcoeff=phaseout-phaselast
(in complemento a 2). Il valore assegnato a filout dipende da alcune condizioni:
• se noedge=1, la frequenza di Vout è molto più alta della frequenza di Vin: in
questo caso filout=63.
• se moreedges=1, la frequenza di Vout è molto più bassa della frequenza di Vin:
in questo caso filout=0.
• se noedge=0, si pensa di essere nel campo giusto. Se il valore
newvco=phasecoeff/4+freqcoeff+filout è positivo e minore di 63, allora
filout=newvco; se è negativo, filout=0; se maggiore di 63, filout=63.
Uno schema funzionale del circuito è riportato di seguito:
*
Phaselast +
Freqcoeff
+
+
+
Newvco
Clip
0
[0..63]
63
1
+
* I registri sono abilitati quando
EOC e Pgcout = 1; il segnale di clock è Clk.
32
Noedge
Phaseout
Phasecoeff
4
0
0
D Q
1
Filout
*
Moreedges
D Q
Le operazioni precedenti devono essere fatte su di un numero di bit maggiore di sei, in
modo da poter controllare l’overflow. I coefficienti indicati per i vari termini che
compongono newvco portano ad un comportamento stabile dell’anello. E’ possibile
provare ad usare altri coefficienti e verificare, sia sulla caratteristica a farfalla sia
visualizzando nel tempo ingresso ed uscita, se il comportamento cambia ed in che
modo.
ETLlab0v - 3 ago. 00
33
Misure
Una volta programmato il componente, le misure eseguibili sono analoghe a quelle
previste per un PLL “hardware”:
- campo di cattura
- campo di mantenimento
- caratteristica a farfalla
Per tracciare la caratteristica a farfalla occore generare una tensione analogica
proporzionale all’uscita del filtro (Filout). Portare su piedini esterni questi segnali, e
collegare un convertitore D/A a 6 bit, realizzato con resistenze pesate o rete a scala. Nel
determinare il valore delle resistenze tener conto della caratteristiche elettriche delle
uscite. Dato che la rete di peso è pilotata da deviatori tra massa e Vr (la tensione di
alimentazione), la resistenza equivalente di uscita è costante per tutte le configurazioni
di ingresso, e l’uscita del D/A può essere ottenuta come tensione a vuoto anzichè come
corrente di corto circuito. Non occorre pertanto montare l’amplificatore di
transresistenza all’uscita della rete di peso.
Visualizzazione della
caratteristica a farfalla con
convertitore D/A. E’ riconoscibile
l’andamento iperbolico della
caratteristica (in pratica sull’asse
orizzontale compare il periodo,
non la frequenza)
Nelle zone in cui il PLL non è
agganciato l’uscita del filtro ha
valore casuale.
Nella seconda immagine le
condizioni di funzionamento del
PLL sono invariate, ma la
visualizzazione è fatta su una
media di 128 campioni, e a PLL
sganciato compare un segnale di
controllo a valoro medio nullo.
Sono riconoscibili i campi di
cattura e di mantenimento.
Un effetto analogo si ottiene
inserendo un filtro passa basso RC
all’uscita del D/A.
ETLlab0v - 3 ago. 00
34
SCHEDA ALTERA UP1
La scheda UP1 è descritta completamente nei documenti “University Program Design
Laboratory Package User Guide” (univ.pdf) e “University Program Design … User
Guide Supplement” (upds_ugs.pdf) scaricabili dal sito ALTERA (www.altera.com).
La topografia della scheda è riportata nella figura seguente.
Topografia della scheda UP1
Di seguito si riportano solo le caratteristiche più importanti utilizzate nell’esercitazione.
La scheda permette di realizzare progetti basati su due diversi componenti Altera: un
EPM7128SLC84-7 e un EPF10KRC240-4. Nell’esercitazione si utilizza solo il primo
componente, si tralascia quindi di descrivere le funzioni relative al componente serie
10K.Il data-sheet del 7128S si trova nel file M7000.pdf. Le sezioni utilizzate della
scheda sono descritte di seguito.
Connettore di alimentazione
Al connettore di alimentazione (jack marcato “DC IN” in alto a sinistra”) deve essere
collegata una tensione di 9V ottenuta da una sezione dell’alimentatore triplo presente
sul banco. Prestare attenzione alla polarità che deve ovviamente essere rispettata.
Seguire le indicazioni date in proposito da docente o coadiutore.
Connettore J-TAG
Il connettore J-TAG permette di programmare i dispositivi presenti sulla scheda tramite
un cavo, denominato “Byte-Blaster”, collegato alla porta parallela del PC.
Prestare attenzione alla disposizione di un gruppo di quattro jumper posti sotto al
connettore che permettono di scegliere quale componente programmare e in che modo. I
ETLlab0v - 3 ago. 00
35
quattro jumper (denominati TDI, TDO, DEVICE e BOARD), devono essere tutti inseriti
e disposti nella posizione più vicina al connettore J-TAG, come nella figura seguente.
Disposizione dei jumper per programmare correttamente la 7128S
Pulsanti
I due pulsanti, denominati MAX_PB1 e MAX_PB2, sono collegati ai connettori P9 e
P10. I segnali corrispondenti sono a livello logico basso quando i pulsanti sono premuti.
Dai due connettori occorre cablare la connessione ai piedini della 7128S cui il sistema
assegnerà in modo automatico ed ottimizzato gli ingressi corrispondenti, utilizzando i
cavetti per collegamenti normalmente utilizzati per le basette bianche. Tutti i piedini
utente della 7128S sono disponibili sui piedini dei connettori P1, P2, P3 o P4 secondo la
tabella seguente.
Display a sette segmenti
I display a sette segmenti sono collegati direttamente alla 7128S. Non è quindi
necessario utilizzare dei cavetti di collegamento, ma occorre specificare in MAXPLUS2
i piedini cui collegare le uscite corrispondenti del dispositivo. I display accettano dei
segnali attivi bassi. Questo vuol dire che per accendere un segmento, bisogna porre a
zero logico l’uscita corrispondente. La mappatura tra piedini della 7128S e display è
descritta nella figura seguente.
ETLlab0v - 3 ago. 00
36
Clock
La scheda UP1 dispone di un generatore di clock quarzato a frequenza di 25,175 MHz,
collegato al piedino 83 della 7128S.
Compilazione del progetto
Il file contenente il programma in VHDL può essere scritto con qualunque editor di
testi, purché non inserisca caratteri di controllo nel testo (es. Notepad, edit del DOS
ecc.). L’editor del sistema MAXPLUS2 ha alcuni vantaggi in quanto colora in modo
diverso le parole chiave, i commenti ed i caratteri vietati nella descrizione. Per poter
essere accettato dal compilatore Altera, il file in VHDL deve contenere una sola Entity,
il cui nome deve essere uguale al nome del file. L’estensione del file deve essere .VHD.
Per procedere alla compilazione del progetto occorre effettuare i passi seguenti:
1. Creare, se non esiste, sul disco C: del computer la directory C:\ELNTLC99.
2. Copiare il file con la descrizione del progetto nella directory di cui al punto 1, se lo
si è già sviluppato prima dell’esercitazione.
3. Ogni file necessario per l’esercitazione (schematici, file VHDL, etc…..) DEVONO
risiedere nella directory di cui al punto 1.
4. Entrare nel sistema MAXPLUS2, cliccando con il mouse sull’icona corrispondente
sul desktop del PC.
5. Se si aveva già il file del progetto, visualizzarlo utilizzando il menù File ->
Open… e selezionando la directory ed il file copiato nel punto 2
6. Se il file deve essere creato, utilizzare il menù File -> New… , selezionando
l’opzione Text Editor File. Salvare subito il file con il menù File ->
Save As…, dando come estensione .vhd.
ETLlab0v - 3 ago. 00
37
7. Editare il file se sono necessarie modifiche (non dovrebbero mai comparire scritte in
rosso, tutte le parole chiave devono apparire in blu, i commenti e le stringhe
assumono colore verde).
8. Definire il progetto: con la finestra di editing del file selezionata, attivare il menù
File -> Project -> Set Project to Current File.
9. Quando il file sembra corretto, attivare il compilatore: menù Max+plus II ->
Compiler. Questo attiva una finestra di monitoraggio della compilazione ed una di
messaggi dove vengono riportati eventuali errori.
10. Con la finestra del compilatore selezionata, definire il dispositivo da utilizzare:
menù Assign -> Device…; nella finestra selezionare come device family
MAX7000S e come device EPM7128SLC84-7.
11. Definire i piedini cui devono essere collegate le uscite dei display 7 segmenti e
l’ingresso di clock (i piedini sono definiti nelle pagine precedenti): utilizzare il menù
Assign -> Pin, Location, Chip… ; nella finestra relativa specificare:
• il nome del segnale nella casella Node name:;
• il piedino cui deve essere collegato, nel riquadro Chip resource, alla voce Pin:;
• cliccare sul pulsante Add e ripetere la procedura per ogni segnale.
12. Terminata la fase di definizione, eseguire la compilazione, cliccando sul pulsante
Start nella finestra del compilatore. In caso di errori compariranno dei messaggi
nella finestra apposita. Molte volte è possibile richiedere al sistema di portarsi in
editing sulla riga dove si è verificato l’errore, utilizzando il pulsante Locate dopo
aver selezionato il messaggio.
13. Reiterare editing e compilazione fino ad ottenere un progetto funzionante. Le fasi di
definizione non devono essere ripetute, vengono mantenute dal sistema a meno che
non le si cancelli esplicitamente.
14. Quando la compilazione sia corretta, recuperare l’informazione sul posizionamento
dei pin relativi ai pulsanti: visualizzare il report file, cliccando sul simbolo rpt che
si trova sotto alla casella Fitter nella finestra del compilatore. Scorrere il file
notando quante celle sono state utilizzate (all’incirca alla linea 40 del file) e la
disposizione dei piedini. Per quest’ultima, data la mole di informazione presente nel
file, la procedura più semplice è utilizzare la funzione di Find (^F) specificando
il nome del piedino.
Completate con successo queste procedure, è possibile passare a verificare sulla scheda
il funzionamento del circuito.
Programmazione e verifica
Il primo passo da effettuare è controllare che la scheda sia configurata e collegata come
descritto nella sezione Scheda UP1.
Successivamente, devono essere collegati i pulsanti ai pin del dispositivo definiti al
passo 14 della sezione precedente.
Occorre poi alimentare la scheda e quindi scaricare la configurazione nel dispositivo
EPM7128S:
1. Nel sistema MAXPLUS2, attivare il programmatore: menù Max+plus II ->
Programmer. Se compare una finestra in cui si richiede di specificare il tipo di
ETLlab0v - 3 ago. 00
38
hardware presente, specificare nella casella Hardware Type: la voce
ByteBlaster.
2. Nella finestra del programmatore, cliccare sul pulsante Program. Durante la
programmazione, si accenderà sulla scheda il LED TCK. Quando questo LED si
spegne, la scheda è pronta a funzionare come cronometro digitale.
3. Provare a premere i tasti e a verificare se il funzionamento rispetta le specifiche di
progetto. La parte più delicata generalmente è nel debounce dei pulsanti: se questo
non è effettuato in modo efficace, la scheda sembra non rispondere o rispondere
male ai comandi.
4. In caso di funzionamento non corretto, modificare il programma e riprogrammare il
dispositivo. Per fare ciò non è necessario spegnere e riaccendere la scheda.
ETLlab0v - 3 ago. 00
39
Esercitazione 8°: LINEE DI TRASMISSIONE
Specifiche
Scopo di questa esercitazione è verificare il comportamento di spezzoni di linea in
diverse condizioni di pilotaggio e di terminazione.
L'esecuzione delle misure richiede l'allestimento di un banco riflettometrico con
strumenti standard.
Strumentazione e componenti richiesti:
•
•
•
•
•
•
Generatore di segnali con impedenza di uscita 50 Ω
Oscilloscopio con banda passante di almeno 60 MHz
Matassa di cavo con impedenza caratteristica Zw = 50 Ω (RG58) di 15-20 m
Altro spezzone di cavo di 1-2 m
Adattatori e terminazione a 50 Ω
Altre resistenze per realizzare terminazioni non adattate e disadattamento al
generatore (15, 22, 120, 220 Ω)
• Condensatori per terminazione RC: 1 nF, 47 nF, 1 microF
• Circuiti logici di varie famiglie (LS, HC, BCT, ACT, ...)
Progetto
In questa esercitazione la parte di progetto comprende esclusivamente il calcolo delle
forme d'onda previste per le diverse situazioni in cui vengono effettuate delle misure.
Il calcolo può essere eseguito con la tecnica del diagramma a traliccio o con diagramma
di Bergeron, e verificato con simulazioni PSPICE.
Misure
La disposizione degli strumenti da usare per tutte le misure è indicata nella figura 1.
Il generatore pilota la matassa di cavo. L'oscilloscopio rileva i segnali ai due estremi del
cavo in diverse condizioni di pilotaggio e di terminazione.
Per collegare elementi circuitali in serie o in parallelo al cavo sfruttare la basetta con le
morsettiere riportate dai BNC. La basetta va collocata, a seconda della misura in atto,
dal lato generatore o dal lato terminazione.
Il generatore va predisposto per generare onde quadre di ampiezza 2 V con frequenza
200 kHz circa (dati indicativi, per ottenere una comoda visualizzazione
sull'oscilloscopio).
ETLlab0v - 3 ago. 00
40
B
C
B
C
PULSE
GENERATOR
RO
B
Z0 , tP , l
VB
C
VC
RT
Fig 1 Banco di misura
Le misure da eseguire sono nell'ordine:
A)
B)
C)
D)
E)
F)
Misura dei parametri del generatore;
Misura dei parametri del cavo;
Effetti del disadattamento lato generatore e lato remoto;
Effetti del carico capacitivo;
Riflettometria nel dominio del tempo;
Linea pilotata da circuiti logici.
La lunghezza del cavo determina il tempo di trasmissione tP, e di conseguenza la scala dei
tempi per tutte le misure e le caratteristiche degli strumenti. Con 10 m di cavo è possibile
esguire le misure con un oscilloscopio da 100 MHz. I componenti agli estremi del cavo
possono essere collegati con adattatori del tipo mostrato in figura 5.2
Fig 2
Cavo e adattatori usati per l’esperienza.
ETLlab0v - 3 ago. 00
41
A) Misura dei parametri del generatore
1) Verificare l’ampiezza VB dell’uscita del generatore a vuoto (Figura 5.3 a).
2) Collegare al generatore un carico RL noto (ad esempio. 100 Ω), e misurare il nuovo valore
di VB; dalle due misure calcolare l’impedenza di uscita RO del generatore (Figura 3 b). Il
valore ottenuto deve essere prossimo a 50 Ω.
P PULSE
GENERATOR
PULSE
GENERATOR
RO
RO
VB
VB
a)
Fig 3
RL
b)
Misura dell’impedenza di uscita del generatore.
ETLlab0v - 3 ago. 00
42
B) Misura dei parametri del cavo
1) Collegare il generatore al cavo, con estremo aperto, e verificare le forme d’onda ai due
estremi. (Figura 5.4); confrontare con il risultato ricavato con diagramma a traliccio.
Fig. 4
La traccia superiore corrisponde al segnale lato generatore; i due gradini
corrispondono rispettivamente all’onda incidente e all’onda riflessa. Dato che il
generatore è adattato, non vi sono ulteriori riflessioni.
Dalla forma d’onda rilevata all’estremo vicino (lato generatore) e dalla lunghezza (misurata)
del cavo, calcolare la velocità di propagazione U.
Per il cavo RG58 si dovrà ottenere un valore prossimo a 0,7 c.
2) Collegare una resistenza di terminazione da 50 Ω e verificare l’assenza di riflessioni.
P PULSE
GENERATOR
RO
B
Z0 , tP , l
VB
Fig. 5
C
VC
RT
Misura della velocità di propagazione nel cavo.
ETLlab0v - 3 ago. 00
43
C) Disadattamento lato driver e lato terminazione
1) Collegare una resistenza RS (220 Ω) in serie tra generatore e linea, lasciando la linea aperta
all’estrem remoto (ΓT = 1).
2) Dalle forme d’onda ai due estremi calcolare il coefficente di riflessione ΓG (generatore), e
confrontare con il valore calcolato.
P PULSE
GENERATOR
RO
RS
B
Z0 , tP , l
VB
C
VC
Fig. 6
Resistenza di terminazione serie per RO < Z0, linea aperta all’estremo remoto.
Fig. 7
Segnali per RO > Z0, e linea aperta all’estremo remoto.
ETLlab0v - 3 ago. 00
44
Ripetere la misura con resistenza equivalente del generatore più bassa della impedenza
caratteristica (collocare una resistenza da 22 Ω in parallelo sull’uscita del generatore). Dato
che il coefficente di rilflessione lato generatore è negativo, saranno presenti delle oscillazioni.
Verificare le forme d’onda con quelle previste mediante il diagramma a traliccio, e il valore
misurato di ΓG con quello calcolato.
P PULSE
GENERATOR
RO
B
RS
Z0 , tP , l
VB
C
VC
Fig. 8
Resistenza RG < Z0, linea aperta all’estremo remoto.
Fig. 9
Segnali per RO < Z0, e linea aperta all’estremo remoto.
ETLlab0v - 3 ago. 00
45
D) Carico capacitivo
1) Collegare un condensatore da 1 nF (CT) all’estremo remoto del cavo.
2) Verificare le forme d’onda agli estremi del cavo.
Per una analisi di prima approssimazione, quando il gradino raggiunge l’estremo remoto, il
condensatore può essere considerato un corto circuito (ΓT = -1), mentre a transitorio esaurito
diventa un circuito aperto (ΓT = 1). Quindi le forme d’onda corrispondo a quelle di un corto
circuito per t = tP all’estremo remoto, e per t = 2 tP per l’estremo vicino.
P PULSE
GENERATOR
RO
B
VB
Z0 , tP , l
C
VC
CT
Fig. 10 Verifica delle forme d’onda con carico capacitivo.
Fig. 11 Forme d’onda nella linea di trasmissione con carico capacitivo.
ETLlab0v - 3 ago. 00
46
E) Riflettometria nel dominio del tempo
La disposizione di generatore di impulsi e oscilloscopio usata nei punti precedenti forma un
banco riflettometometrico (TDR, Time Domain Reflectometer), che permette di analizzare lo
stato di un collegamento operando da un solo estremo.
Le forme d’onda ai due estremi per un cavo aperto con driver (generatore) adattato sono in
figura 12. La lunghezza del cavo può essere misurata dalla larghezza del gradino intermedio
all’estremo vicino (che corrisponde a 2tP – circa 100 ns in questo esperimento). Il segnale
all’estremo remoto ha un unico gradino, perchè onda incidente e onda riflessa sono presenti in
questo punto nello stesso istante.
Fig. 12 Segnali all’estremo vicino (alto) e lontano per una line aperta con driver adattato.
Se aggiungiamo un altro spezzone di cavo oltre il punto C, il tempo di propagazione
complessivo aumenta (gradino intermedio più ampio all’estremo vicino). Il punto C diventa
ora il punto intermedio di una linea, ove la tensione presenta un livello intermedio, di
larghezza corrispondente al doppio del tempo di propagazione dal punto C al nuovo estremo
della linea.
P PULSE
GENERATOR
RO
B
VB
Z 0 , tP , l
C
VC
Fig. 13 Prolungamento del cavo con un altro spezzone.
ETLlab0v - 3 ago. 00
47
La lunghezza totale del cavo è ancora misurata dalla larghezza del gradino intermedio al lato
vicino (circa 150 ns in questo esempio). La lunghezza dellospezzone aggiunto può essere
misurata dalla larghezza del gradino intermedio nel punto C (50 ns in questa esperienza).
Fig. 14 Segnali all’estremo vicino (alto) e in un punto intermedio per una line aperta con
driver adattato
ETLlab0v - 3 ago. 00
48
F) Linea pilotata da dispositivi logici
Nei componenti della famiglia LS la resistenza equivalente di uscita è leggermente più alta
dell’impedenza caratterisitca del cavo, e il fronte di salita presenta gradini multipli (come
nell’esperimento C). La diversa ampiezza del primo gradino mette in evidenza la diversa
resistenza equivalente di uscita per le transizioni L-H (blu) e H-L (rosso). Questo
comportamento asimmetrico è comune a tutte le famiglie logiche bipolari, (TTL and simili),
che hanno IOL > IOH.
Fig. 15 Linea aperta pilotata da un dispositivo della famiglia 74LS.
Con driver della famiglia HC la resistenza equivalente di uscita è prossima a 50 Ω, e
praticamente non vi sono riflessioni al lato driver. (Figure 16, analoga al precedente
esperimento B). Le transizioni in salita e discesa sono simmetriche.
Fig. 16 Linea aperta pilotata da un dispositivo della famiglia 74HC.
ETLlab0v - 3 ago. 00
49
Nella famiglia AC la resistenza di uscita è più bassa dell’impedenza caratteristica, e questo
determina riflessioni con inversione di segno e conseguenti oscillazioni (Figura 17, e seconda
parte dell’esperienza C).
Fig. 17 Linea aperta pilotata da un dispositivo della famiglia 74AC.
Collegare all’estremo remoto diodi di clamp verso massa e alimentazione, oppure l’ingresso di
una porta della stessa famiglia (il circuito di ingresso comprende diodi di clamp). Verificare
l’effetto sulle oscillazioni (figura 14). In queste ultime due situazioni il sistema lavora in
condizioni di commutazione sull’onda incidente (Incident Wave Switching: IWS).
Fig. 14 Linea pilotata da un dispositivo della famiglia 74AC con diodi di clamp..
A conclusione delle verifiche effettuate con linea pilotata da circuiti logici, mettere in
relazione le differenze di cui sopra con la struttura circuitale dei vari tipi di driver.
ETLlab0v - 3 ago. 00
50