Waveform Digitizer Review
Franco Spinella
WD L3 Manager
Mu2e
Luca Morescalchi
Mu2e DAQ system
- architecture supports both
streaming (Tracker, Calorimeter) and
triggered readout
- DAQ Servers handle data readout,
event building and processing
- bidirectional front-end interface for
fast control and readout
- large front-end buffers for uniform
data transfer
WD
Mu2e
2
F.Spinella
18/9/15
Waveform Digitizer
FE
FIBER
ADC
FIBER
FE
ADC
FIBER
ADC
FE
FPGA
FIBER
ADC
FE
FE
ADC
Mu2e
3
F.Spinella
18/9/15
Calorimetro: banda
Alcuni dati (dal TDR):
• 1860 cristalli, 3720 canali (APD, SiPM, …) da digitalizzare
• impulsi 50 ns , 200 mV -> ADC sampling 250 MHz 12 bit.
– 10 samples per impulso, 20 con safety margin 2 dopo zero-suppression
– Occupazione media dopo zero-suppression 20% -> 40 Khz rate
• 3720 (chan.) x 12 (bits) x 20 (samples) x 40,000 (hits/s), corresponding to
35.7 Gbps + header + slow control (10 %) -> 40 Gbps
• 22 links a 2.5 Gbips(3.125 encoded) -> 55 Gbps -> Ok come banda
Mu2e
4
F.Spinella
18/9/15
Environment
• Campo magnetico elevato (1T) -> problema per i nuclei magnetici dei
DCDC converters
• Radiazione (non molto elevata ma presente) e alto flusso di neutroni ->
necessario selezionare componenti idonei e procedere a campagne di
irraggiamento
• Elettronica in vuoto -> problemi di degassamento, dissipazione del calore
~ solo per conduzione …
• Manutenzione molto complicata -> il magnete verra’ aperto non piu’ di una
volta all’anno
E’ necessario progettare in “high reliability mode”, con le
stesse regole in uso per lo spazio …
Mu2e
5
F.Spinella
18/9/15
Attivita’ 2015
• Scelta e qualifica dei componenti per WD:
– DCDC converters
– FPGA
– ADC
• Primi studi sul firmware FPGA (valutazione max n. canali/board)
• Progetto prototipo 1 channel
• Studi termici
Mu2e
6
F.Spinella
18/9/15
DCDC converter – LTM8033
• La board del digitizer del calorimetro di Mu2e riceverà una dose
di neutroni integrata di 1.8x10^10 n 1MeV (Si)/yr, una Total
Ionizing Dose (TID) di 10 Krad e dovrà operare in un campo
magnetico uniforme di 1 T.
• La comm V ha finanziato uno studio per valutare i DCDC
converter commerciali piu’ idonei per gli esperimenti ad LHC
• Il piu’ adatto all’environment di Mu2e sembra LTM8033
•
•
•
Nessun danneggiamento da radiazioni a 10 Krad
Testato a 1 T di B (OK ma calo di efficienza del 10 %)
Sopravvive a una dose 10E13 n 1Mev eq (ma Vout aumenta del 50 %)
Sia i test di irraggiamento che di funzionamento
in campo magnetico sono stati ripetuti
Mu2e
7
F.Spinella
18/9/15
Test di irraggiamento con neutroni – FNG facility
FNG è un acceleratore lineare (ENEA-Frascati)
1 mA di ioni D+ sono sparati su un bersaglio di T.
• fino a 10^11 14 MeV neutrons/s.
• Sorgente isotropa
• Calibrata al livello del 3% con
particelle alpha.
D+T
+n
Mu2e
8
F.Spinella
18/9/15
Test di irraggiamento con neutroni – Il setup sperimentale
CSLW6B1 sensore
lineare di corrente a effetto
hall
1Ω
36 Vdc
Mu2e
9
F.Spinella
18/9/15
Test di irraggiamento con neutroni – Risultati # 1 (3 yr di Mu2e)
Mu2e
10
F.Spinella
18/9/15
Test di irraggiamento con neutroni – Risultati # 2 (50 yr di Mu2e)
Mu2e
11
F.Spinella
18/9/15
Test di funzionamento in campo magnetico – LASA
x
• Campo magnetico
uniforme fino a 1.2 T.
y
• Stesso setup del test con i
neutroni.
• Sono state testate
diffferenti orientazioni
della board rispetto alle
line di campo.
z
Mu2e
12
F.Spinella
18/9/15
Test di funzionamento in campo magnetico – Risultati
Perdita di efficienza del
10% al punto di lavoro
??
Non ci sono differenze significative fra le diverse orientazioni
Mu2e
13
F.Spinella
18/9/15
FPGA 1
• Famiglia “quasi” obbligata: Microsemi SmartFusion II
•Flash based
• SEU free
• 0 FIT
• Very low power
Mu2e
14
F.Spinella
18/9/15
FPGA 2
• Quanti ADC supporta una singola M2S150 (= board) ?
• E’ possibile interfacciare ADC a 250 MHz (500 MHz DDR) ?
• Dissipazione termica ?
E’ necessario scrivere/simulare il firmware (base)
Mu2e
15
F.Spinella
18/9/15
FPGA 3: firmware first try (schematics)
Interface module for 1 ADC
x8
>= 16 channels/board
(104 I/O pairs su 191)
Mu2e
16
F.Spinella
18/9/15
FPGA 4: firmware VHDL
ADC_NUM = 20 -> OK per I/O
Work in progress …
Mu2e
17
F.Spinella
18/9/15
FPGA 5: potenza dissipata
Early power estimator: 3W ( abbiamo usato 5W per le stime termiche)
Mu2e
18
F.Spinella
18/9/15
ADC 1
• Parametri:
• Fsample,Nbit,S/R, extremely low power
• Compatibilita’ con FPGA
• Costo
• Resistenza alla radiazione
Mu2e
19
F.Spinella
18/9/15
ADC 2
• 200 – 250 MHz, 12 bit
• Illinois nel pre-prototipo
utilizza ADS58C48 ma:
• Non compatibile con SM2
• Costo $$$
• Valutati molti -> ADS4229
• dual channel
• Compatibile SM2
• 0.5 W (2 canali)
• Costo moderato (60 $ qty)
• SNR 70 dB
• Radiation hard ? Irraggiato con n spento,
da verificare …
Mu2e
20
F.Spinella
18/9/15
Prototipo 1 canale + demo bard
• Mezzanino per demo board con 1 ADC, 1 DCDC, … per validare
ADC e compatibilita’ con FE
• Progetto pronto, realizzazione dopo avanzamento firmware
Mu2e
21
F.Spinella
18/9/15
Termica WD
• F. Raffaelli & D. Pasciuto stanno lavorando
sul problema
• Dati: 5W FPGA, 0.5 W x 8 ADC,
3W x 2 DCDC (Tot 15 W -> Sim 25 W)
• Cardlocks + piastra termica
Work in progress …
Mu2e
22
F.Spinella
18/9/15
Attivita’ prevista fino a giugno 2016
• Terminare versione base del firmware (ADC -> FPGA -> FIBER)
• Confermare Nchan/ board
• Confermare stime potenza
• Costruire prototipo 1-channel e test con FE + cristallo + sensore
• Test radiazione di ADC + …
• Progetto e realizzazione versione 0 del prototipo a 16 … 24 canali
• Test radiazione del prototipo
Mu2e
23
F.Spinella
18/9/15
