Prof.

Progetto di un circuito a
microcontrollore per la gestione del
ricetrasmettitore impiegato nel
satellite Atmocube
Laureando:
Stefano Punis
Relatore:
Prof. Mario Fragiacomo
Funzioni del circuito di controllo
 Controllo dell’oscillatore locale del ricetrasmettitore (PLL);
 acquisizione del segnale RSSI (potenza del segnale ricevuto);
 acquisizione della temperatura dei blocchi di alimentazione;
 acquisizione del valore della tensione di alimentazione;
 gestione del segnale LNA (controllo automatico del guadagno del ricevitore);
 accensione sequenziale dei blocchi di trasmissione tramite Interrupt;
Funzioni del circuito di controllo
 comando per la modalità MUTE;
 comando di commutazione del sistema di antenna RX \ TX.
Hardware aggiuntivo
 Memoria EEPROM 8 Kbit;
 comunicazione seriale RS232;
 gestione del reset del microcontrollore tramite un circuito integrato dedicato.
Schema a blocchi del ricetrasmettitore
Controllo dell’oscillatore locale
 Il ricetrasmettitore impiega un circuito a PLL per generare le determinate
frequenze utilizzate nei vari canali di comunicazione. Il circuito integrato
ADF4116 della Analog Device, che svolge la funzione di sintetizzatore,
prevede la sua gestione per mezzo di un protocollo di comunicazione SPI.
Risulta infatti indispensabile la configurazione di alcuni registri interni per la
corretta inizializzazione dell’integrato stesso e per ottenere la desiderata
frequenza in uscita.
Le linee interessate al controllo dell’oscillatore locale sono una di dati (SDO),
una di clock (SCK), una di abilitazione al trasferimento dati (LE), una di
abilitazione dell’integrato (CE) e infine una di verifica dell’avvenuto aggancio
su un’opportuna frequenza da parte del circuito PLL (MUXOUT, LOCK
DETECT).
Controllo dell’oscillatore locale
Struttura interna dell’integrato sintetizzatore di frequenza
Controllo dell’oscillatore locale
Protocollo di comunicazione SPI a 21 bit
Dalla figura si nota il protocollo di comunicazione per la scrittura dello Shift
Register. I due bit meno significativi contengono l’indirizzo del registro
destinatario dei dati precaricati. Il trasferimento in questo registro avviene
portando alto il segnale LE per un istante.
Controllo dell’oscillatore locale
Struttura interna della MSSP impiegata per la comunicazione SPI
Lo scambio dati tra il bus del microcontrollore
e l’esterno avviene per mezzo del registro
buffer SSPBUF. Lo shift dei singoli bit viene
gestito invece dal registro SSPREG.
La sorgente del clock viene fornita
dall’oscillatore a quarzo divisa
opportunamente per un fattore imposto da
alcuni divisori.
Controllo dell’oscillatore locale
Sequenza completa SPI di configurazione dell’integrato sintetizzatore
Acquisizione segnale RSSI
 Il segnale RSSI fornisce l’informazione riguardo alla potenza del segnale
radio ricevuto. Tale segnale risulta utile per poter gestire successivamente il
segnale LNA del controllo automatico del guadagno del ricevitore. Per poter
elaborare l’informazione sull’intensità del segnale radio ricevuto si provvede ad
effettuare un’acquisizione tramite il convertitore analogico – digitale presente
nel microcontrollore.
Acquisizione segnale RSSI
Linee analogiche del microcontrollore
I segnali analogici fanno capo
direttamente alle linee del
microcontrollore. Per evitare di
danneggiare il convertitore si è
provveduto a limitare ogni linea
per mezzo di un diodo zener.
Acquisizione segnale RSSI
Struttura interna del convertitore analogico - digitale
Le linee analogiche fanno
capo ad un unico
convertitore ADC. Lo
smistamento dei vari segnali
analogici viene effettuato
tramite un multiplexer.
Questa operazione viene
fatta in automatico dal
microcontrollore ed è del
tutto trasparente al
programmatore. E’ possibile
inoltre prelevare dall’esterno
le tensioni di riferimento.
Acquisizione TEMPERATURA e
TENSIONE BATTERIE
L’acquisizione di questi due parametri avviene nello stesso modo del
segnale RSSI. Altrettante linee sono disponibili per poter processare
questi due segnali.
La selezione del canale su cui effettuare la conversione avviene per
mezzo del registro di configurazione dedicato.
Gestione del segnale LNA
Il circuito prevede il controllo automatico del guadagno per il segnale
radio ricevuto. Noto l’intensità di tale segnale tramite l’ RSSI si provvede
a gestire un sistema retroazionato tramite un altro segnale analogico.
Non essendo presente un convertitore DAC, la scheda è stata dotata di
uno esterno controllabile tramite standard IIC in modo da impiegare
poche linee.
Gestione del segnale LNA
Struttura interna del convertitore DAC
L’interfaccia logica provvede a gestire i dati provenienti dal bus IIC per poi
inviarli al registro di conversione. Quest’ultimo a sua volta imposta
adeguatamente il vero e proprio convertitore. Un buffer separatore infine
provvede a pilotare l’uscita.
Gestione del segnale LNA
Struttura interna della MSSP impiegata per la comunicazione IIC
Per generare il protocollo IIC si impiega lo stesso modulo MSSP utilizzato
per il protocollo SPI configurato opportunamente. E’ presente sempre il
registro buffer SSPBUF e lo shift register SSPSR. Sono presenti inoltre in
questo caso i blocchi per creare i segnali di start, stop, acknowledge. Il
clock viene gestito opportunamente mediante il blocco di BRG.
Gestione del segnale LNA
Protocollo di comunicazione IIC
Si riporta la sequenza di configurazione del DAC. Come da protocollo IIC, il
primo byte indica l’indirizzo del dispositivo, mentre i restanti byte, in questo
caso particolare contengono i bit di conversione. Dopo questa scrittura è
possibile prelevare immediatamente all’uscita del DAC la tensione
corrispondente.
Accensione sequenziale dei blocchi
della catena di trasmissione
Il comando per passare in modalità di trasmissione viene fornito dall’unità
centrale di controllo, la quale manda un segnale all’ingresso di INTERRUPT
del microcontrollore. Quest’ultimo alimenta i vari blocchi della catena di
trasmissione in modalità sequenziale in modo da evitare che uno stadio
venga pilotato prima che la sua porta di uscita sia chiusa sulla sua
impedenza di carico. Tale modalità di accensione evita disadattamenti di
impedenza e quindi riflessioni indesiderate.
Accensione sequenziale dei blocchi
della catena di trasmissione
Architettura hardware
Il controllo delle linee di alimentazione dei vari stadi è ottenuto tramite
quattro blocchi costituiti da alcuni transistor di media – bassa potenza.
Entrambi i transistor funzionano come
interruttori elettronici e quindi lavorano
o in zona di interdizione o in zona di
saturazione. Sul dispositivo esterno fa
capo un transistor PNP, mentre sulla
linea del microcontrollore fa capo un
transistor NPN.
Linee di MUTE e RX \ TX
Il microcontrollore dispone di alcune linee libere per eventuali espansioni e
modifiche future. Alcune di queste linee possono essere utilizzate per
controllare circuiti aggiuntivi quali il dispositivo del MUTE e la
commutazione del sistema d’antenna tra stadio di trasmissione e stadio di
ricezione.
Memoria EEPROM 24C08
Si è dotata la scheda di una memoria EEPROM per mantenere dei byte di
dati in modo permanente anche in assenza di alimentazione. Può risultar
utile infatti salvare i registri di configurazione del circuito PLL o i registri
delle conversioni analogiche – digitali. La memoria utilizzata è del tipo
seriale gestibile con standard IIC e pertanto si aggancia sulle stesse linee
del convertitore DAC.
Memoria EEPROM 24C08
Modalità di scrittura
La modalità di scrittura scelta prevede l’invio di un singolo byte per ciclo.
Quello che il protocollo prevede è l’invio di un primo byte che identifica il
dispositivo, un secondo byte che identifica l’indirizzo su cui si vuole
scrivere il dato ed infine un byte di dato.
Memoria EEPROM 24C08
Modalità di lettura
La modalità di lettura prevede il prelevamento di un byte di dati alla volta
per ciclo di lettura. I primi due byte simulano una scrittura per caricare il
contatore d’indirizzo della memoria, mentre i secondi due byte prelevano il
dato all’indirizzo precedentemente puntato.
Comunicazione seriale RS232
Una comunicazione di questo tipo è stata implementata per poter
controllare le funzioni svolte dal microcontrollore tramite un’interfaccia
quale può essere appunto quella di un qualsiasi PC dotato di porta seriale
RS232. E’ possibile infatti, per esempio, controllare il sintetizzatore di
frequenza inserendo direttamente da PC i valori dei registri per
agganciarsi su un ben determinato canale di trasmissione o ricezione.
Comunicazione seriale RS232
Modulo USART di trasmissione
I moduli di TX e RX sono separati, ma sono legati dalla stessa modalità di
comunicazione e dallo stesso clock. Il TXREG è il registro che fa da buffer
tra il bus del microcontrollore e lo shift register TSR che a sua volta invia i
singoli bit sulla linea. Il clock è fornito dal blocco BRG.
Comunicazione seriale RS232
Modulo USART di ricezione
I dati ricevuti sulla linea vengono inviati nello shift register RSR il quale a sua
volta, completato il trasferimento, li copia nel buffer RCREG. Il clock è fornito
anche in questo stadio da un blocco di BRG.
Comunicazione seriale RS232
Traslatore di livelli MAXIM 232
Non essendo compatibili i
segnali della porta seriale
del PC con i segnali TTL
del microcontrollore, è
stato necessario introdurre
un opportuno traslatore di
livelli.
Sistema di reset
Il reset del microcontrollore è affidato ad un integrato specifico il quale
provvede a gestirlo nei primi istanti di funzionamento della scheda.
Tramite un pulsante esterno è possibile inoltre in qualsiasi momento un
reset manuale da parte dell’utente.
Si riporta un
diagramma di
funzionamento del
sistema di reset.
La linea SENSE è
quella da cui si
misura la soglia
raggiunta dalla
tensione di
alimentazione.
Prototipo