SiGe-chip

SiGe-chip
Circuiti integrati di front-end in
Silicio-Germanio per esperimenti
di fisica nucleare e subnucleare
Tecnologia SiGe
L’industria microelettronica si sta muovendo verso
processi in Silicio (CMOS e BICMOS) con dispositivi a
canale sempre piu’ corto.
Anche per i circuiti elettronici sviluppati per
esperimenti di Fisica e’ importante seguire questo
trend:
¾ elevato numero di canali disponibili Æ maggiore
integrazione
¾ migliori prestazioni circuitali Æ elevata velocità
funzionale
¾ bassa dissipazione di potenza (per dispositivo!)
¾ ridotto livello di rumore
¾ migliore tolleranza alle radiazioni
L’80% dei semiconduttori al mondo è Si-CMOS
Esistono pero’ anche materiali alternativi
“market-oriented
(SiGe,Un
GaAs,
SOI, SOS …) statement” suggerisce:
CMOS Æ “Balances needs and cost for high-volume/mature
applications”
SiGe BICMOS Æ “A solution for today’s most challenging Analog and
Mixed Signal (AMS) applications”
Tecnologia SiGe
Le tecnologie SiGe BiCMOS sono:
¾ solitamente “derivate” da tecnologie CMOS
- per applicazioni con frequenze di lavoro elevate (> 10 GHz)
(RF Tuner, WLAN, mmWave, SONET ..)
- condividono molti dei componenti di libreria
- sono un po’ piu’ complesse (piu’ maschere, piu’ variabili di processo disponibili)
¾ “ottimizzate” per applicazioni analogiche a larga banda
- i bipolari sono meno sensibili dei MOS alla “resistenza di substrato” per circuiti RF
(Rsub ~ 40-80 Ω-cm)
2
- hanno capacita’ MIM di buona qualita’ (~ 4 fF/μm ) e di valore ~ doppio di quella di un processo CMOS
- hanno una tensione di rottura relativamente alta (~ 6 Volt) essenziale in applicazioni in cui esiste una grande
variazione nell’ampiezza dei segnali da amplificare Æ caso tipico dell’elettronica di front-end per rivelatori
- esempi di utilizzo analogico: lo stadio di ingresso di amplificazione degli oscilloscopi a larga banda costruiti
da Tektronix e da LeCroy sono realizzati in SiGe.
Tecnologia SiGe
I transistori bipolari ad eterogiunzione (HBT) inoltre:
¾ hanno una resistenza parassita di base (Rbb’) molto bassa
- sono particolarmene adatti in progetti di elettronica a basso rumore
¾ hanno un rapporto gm/I piu’ alto dei transistori CMOS
- cosi’ da permettere stadi di amplificazione con basso consumo di
potenza
¾ in generale i bipolari sono rad-hard rispetto alla radiazione
ionizzante
- nessuna variazione in β almeno fino a dosi ~ 1 Mrad
¾ avendo un alto fT Æ sono anche “proton and neutron hard”
- per fluenze di particelle ~ 1013 hit/cm2
La tecnologia BICMOS inoltre:
¾ per le applicazioni di fisica NON e’ necessario usare tecnologie “last
generation deep sub-micron”
- 0.35 – 0.25 mm sono adequate
- i processi AMS, IHP e IBM sono disponibili via Europractice o Mosis
¾come tutte le tecnologie “CMOS based” e’ in grado di operare a
temperature criogeniche
- molti studi sono stati effettuati da J. Cressler (Georgia Tech)
Attività ed esperienza del gruppo
Test chip “PZ0”, INFN experiment MICRO-TEK
JFET-CMOS preamp for Ge detectors
AMS silicon CMOS 0.8µm CZX Tech
VCC
RF
RD
2.5 V
BF862
G
CF
Vout
Cdet
VD
-3 V
detector
external
components
ASIC (CMOS
0.8µm 5V)
new output stage
(low impedance,
large voltage swing)
Microfotografia del chip
bondato
A = gm RD × G
2.5 V
Gopen loop =~ 105
Gloop=~ 480
Output swing = 2.4V
I2
T1
500
0.8
T2
Vint
CM
50
0.8
T3
I1
300
0.8
-3 V
Unity gain
output stage
Test chip “SR1”, INFN experiment MICRO-TEK
CMOS fully differential preamp for Ge detectors
AMS silicon CMOS 0.8µm CZX Tech
3.3 mm
Output
Line Driver
Stage
Preamplifier
Input Stage
Transmission line terminating preamplifier
(Hybrid circuit adopted by ATLAS LAr)
Un circuito innovativo con uno stadio di ingresso con transistori bipolari con emettitore a massa.
Il “feedback locale” garantisce basso rumore (Rnoise = 10 Ω) e larga banda dinamica senza aumentare la potenza
dissipata (50 mW) e senza deteriorare la linearita’.
Tre differenti “tipi” (Zin e Imax) di ibrido variando tre componenti ma IDENTICO CIRCUITO
With CD = 330 pF, and 16 nsec
50 Ω line
<tpeak>= 47.2 ns, rms = 0.3 ns
ENI= 49.3 nA, rms = 0.53 nA
Output swing = 1 V
Gruppo di Lavoro
Alberto Pullia*
Mauro Citterio
Stefano Riboldi
Valentina Conti
(50%),
(40%),
(30%),
(50%) (Dottoranda).
* Responsabile
TOTALE FTE:
1.7
.... Speriamo che altre persone vogliano unirsi a questo progetto!
Supporto tecnico richiesto al Servizio di Elettronica: ~ 6 mesi uomo
Il progetto
Obbiettivi:
1 anno:
Valutazione di alcune tecnologie SiGe disponibili
- caratterizzazione elettrica (statica e dinamica) di dispositivi “semplici”
- progettazione di celle analogiche elementari
- fabbricazione di un prototipo con le strutture progettate
2 anno:
- se permesso dalla disponibilita’ dei dispositivi/celle e dai risultati di
caratterizzazione ottenuti Æ test di irraggiamento dei prototipi con
radiazione ionizzante e particelle cariche (SJ)
Realizzazione di un preamplificatore a SiGe per rivelatori a
semiconduttore con una tecnica di “fast-reset” usata come
“dynamic-range booster” e in grado di operare in Argo/Azoto
liquido
3 anno:
Realizzazione di un stadio completo di front-end ad ampia banda
(preamplificatore, formatore “programmabile” e T&H) per
rivelatori a ionizzazione con elevato rate di segnali e resistente alle
radiazioni.
Budget 1 anno
…. Le stime sono ancora suscettibili di aggiustamenti …..
PREVENTIVO (in K€)
Capitolo
Descrizione
Parziali
Richiesta
SJ
2.00
interno
Riunioni di coordinamento
estero
Misure di irraggiamnento con gamma/X (Pavia/Casaccia/Legnaro)
Partecipazione a conferenza internazionale
4.00
Misure irraggiamento con protoni Uppsala/PSI/Lovanio
Materiale consumo laboratorio
Circuiti stampati e montaggi vari per test prototipi
Sottomissione strutture di test (4 mm2 con 0.35 micron SiGe AMS, mini@sic Europractice)
Sottomissione strutture di test (3 mm2 con 0.25 micron SiGe IHPS, mini@sic Europractice)
2.00
5.00
3.50
6.00
consumo
Acquisto tempo fascio gamma/X o protoni
Totale
Richieste
SJ
2.00
2.00
2.00
6.00
4.00
6.00
12.00
16.50
12.00
22.50
20.00
seminari
trasporti
pubblicazioni
calcolo
manutenzione
inventario
licenze-sw
apparati
Totale
Budget anni seguenti
II anno:
I costi saranno principalmente quelli necessari alla realizzazione di un
preamplificatore completo.
In base alla tecnolgia scelta e’ ipotizzabile un badget ~ 20-30 Keuro.
III anno:
Prematuro nel dettaglio: presumibilmente, simile o leggermente
superiore a quello del II anno per quanto riguarda la realizzazione del
“canale di front-end”
Inoltre per validare il canale finale in termini di resistenza alle
radiazioni e’ ragionevole assumere dei test con fascio (test simili a
quelli svolti sulle strutture prototipo nel primo anno).