Circuiti logici digitali elementari

Circuiti logici digitali Architettura dei Calcolatori Mattia Natali Circuiti logici digitali elementari µ Circuiti integrati: Ø Definizioni: § IC o chip: circuito integrato. § DIP: Dual Inline Package, contenitore a due file di piedini. È in pratica il contentore più i pin. Solitamente si definisce chip il sia il pezzo di silicio che il contenitore. Ø Classificazione dei chip: § Circuiti SSI (small scale integrated): da 1 a 10 porte. § Circuiti MSI (medium scale integrated): da 10 a 100 porte. § Circuiti LSI (large scale integrated): da 100 a 100.000 porte. § Circuiti VLSI (very large scale integrated): più di 100.000 porte. Ø I circuiti in realtà hanno un ritardo temporale finito chiamato ritardo della porta che va, in generale, da 1 a 10 ns. µ Reti combinatorie: Ø Chiamiamo rete combinatoria un circuito con più input e più output, in cui gli output sono determinati univocamente dagli input. Ø Multiplexer: § Composizione: n
§
• Input: 2 pin. • Input di controllo: n pin. • Output: 1 pin. Utilizzo: Se sugli ingressi di controllo è presente il numero binario k allora il k -­‐esimo input viene inviato all’uscita. Ø Demultiplexer: § È l’esatto opposto del multiplexer. § Composizione: • Input: 1 pin. • Input di controllo: n pin. n
§
• Output: 2 pin. Utilizzo: • Se sugli ingressi di controllo è presente il numero binario k allora l’input viene inviato alla k -­‐esima uscita. Ø Decodificatore (decoder): § Composizione: • Input: n pin. n
§
• Output: 2 pin. Utilizzo: • Se sugli ingressi di controllo è presente il numero binario k , pone a 1 la k -­‐esima uscita e 0 le altre. Ø Confrontatore, comparatore (comparator): § Composizione: • Input: 2 gruppi da n pin ciascuno. • Output: 3 pin. Minoranza A < B, uguaglianza A = B e maggioranza A >B. § Utilizzo: • Confronta i 2 numeri binari presenti nei due gruppi di pin, ponendo a 1 l’uscita corrispondente in base se A < B, A > B o A = B. 1 Circuiti logici digitali Architettura dei Calcolatori Mattia Natali µ Circuiti per l’aritmetica: Ø Shifter Combinatorio: § Composizione: • Input: n pin. • Input di controllo: 1 pin che comanda lo scorrimento a destra o a sinitra. • Input del bit aggiunto: 1 pin. • Output: n pin. § Utilizzo: • Aggiunge il bit che si trova nell’input del bit aggiunto a destra o a sinistra in base al valore dell’input di controllo ed il risultato lo invia all’output. • Se il bit da aggiungere è 0 , lo spostamento a sinistra equivale ad una moltiplicazione per due, se invece si verifica uno spostamento a destra abbiamo una divisione per due. Ø Sommatori: § Sommatori a 1 bit: • Half Adder: esegue la somma di due bit inviando in output la soluzione con anche un bit di riporto. • Full Adder: esegue la somma come l’half adder ma possiede anche il riporto in ingresso. § Sommatori a n bit. Ø Sotrattori a 1 bit e n bit. Ø Unità aritmetico logica (ALU): è un circuito che è in grado di eseguire le operazioni AND, OR e somma di due parole utilizzando i vari circuiti appena esposti. µ Memoria: Ø Bistabili: sono a commutazione a livello. Ossia cambiano stato quando il clock vale 1. Ø Bistabile SR asincrono (Latch): circuito logico digitale in grado di memorizzare un bit. § Solitamente è creato con due porte NOR. § 2 Input: S (setting) e R (resetting). § 2 output: Q e Q il suo complementare. § Utilizzo: S 0 1 0 R 0 0 1 Q 0/1 1 0 Ø Bistabile SR sincrono (Latch SR temporizzato): § Stesso funzionamento del bistabile SR asincrono, solo che cambia stato solamente quando il valore del clock vale 1. Ø Bistabile D sincrono (Latch D temporizzato): § È un evoluzione del bistabile SR. § C’è solo un’entrata D. Se il clock è a 1, il valore di D va in output. Se invece il clock è 0, il valore di output non subisce cambiamenti. Ø Fenomeno trasparenza: è un problema critico per i bistabili SR e D sincroni, perché il loro output possono variare più volte mentre il clock è a 1, quindi non esercitano una vera e propria funzione di memoria. Per ovviare questo problema hanno inventato il flip-­‐flop master and slave che non è altro che due Latch D in cascata con il clock di uno complementare all’altro. § Funzionamento: • Il bistabile principale campiona l’ingresso D = D1 durante l’intervallo alto del clock, lo emette sull’uscita Q1 e lo manda all’ingresso D2 del bistabile ausiliario. 2 Circuiti logici digitali •
•
Architettura dei Calcolatori Mattia Natali Il bistabile ausiliario campiona l’ingresso D2 durante l’intervallo basso del clock e lo emette sull’uscita Q2 = Q. L’uscita generale Q può variare solo nell’istante del fronte di discesa del clock. Ø Flip-­‐Flop: § Sono dei circuiti che cambiano il loro valore solo durante il fronte di salita o discesa del clock. Essi si dividono in: • Flip-­‐flop edge-­‐triggered: si relazionano con gli ingressi e le uscite solamente nei fronti di salita o discesa. • Flip-­‐flop master-­‐slave: le transizioni di stato delle entrate si modificano durante i livelli del clock mentre le uscite si modificano solamente durante i fronti. 3