Circuiti integrati di lettura per esperimenti di fisica ad alta energia

Circuiti integrati di lettura
per esperimenti di fisica ad alta energia
Nome:
Matricola:
Titolo della Tesi:
Relatore:
E-mail:
Federica Resta
787811
Circuiti integrati di lettura
per esperimenti di fisica ad alta energia
Prof. Massimo Gervasi
[email protected]
Sintesi
Le ricerche e le scoperte fatte nell’ambito della fisica sono fortemente dipendenti dall’efficienza e dall’affidabilità degli esperimenti ad alta energia. L’obiettivo principale è lo studio delle particelle che costituiscono la
materia in termini di particelle cariche elementari, loro interazioni e prodotti secondari che ne possono derivare.
Parte di questi fenomenti sono stati già studiati e sono utilizzati nella definizione del Modello Standard. Le
nuove sfide dei progetti del CERN mirano a fornire altri dettagli sulle nuove particelle cariche come neutroni e
Bosoni di Higgs.
L’LHC (Large Hadron Collider) lavora al CERN ogni giorno con questo obiettivo. Esso è il più grande e potente acceleratore al mondo. Ha una struttura circolare basata su magneti superconduttivi capaci di guidare
due fasci di particelle altamente energetiche. I fasci hanno direzione opposta e viaggiano alla velocità della luce.
Particelle cariche sono generate dalla collisione dei fasci e sono accelrate opportunamente all’interno dell’LHC.
Diversi rilevatori sono localizzati in punti diversi del collider in maniera tale da essere in grado di ricavare i
parametri caratteristici di una particella carica (come il momento, la carica elettrica, l’energia, il tempo di volo
e la distanza).
La progettazione dei rilevatori è importante ma è arricchito da adeguati sistemi elettronici di read-out. Un
grande esperimento richiede un duro lavoro di scienziati, ingegneri e tecnici. Negli ultimi anni, le parti elettroniche sono sempre più efficienti e compatte grazie alla scelta di utilizzare sempre più soluzioni basate su
circuiti integrati CMOS. Le soluzioni CMOS sostituiscono l’elettronica discreta perchè garantiscono affidabilità,
riduzione dei costi e miglioramento delle prestazioni. La progettazione della parte elettronica non è banale e non
è impossibile. Alcune caratteristiche dei circuiti dipendono direttamente dal progettista e dalla sua capacità di
gestire gli effetti parassiti esterni, come la capacità parassita del rivelatore collegato. Purtroppo, altri fenomeni
devono essere però presi in considerazione. Questi possono essere smussati ma non completamente eliminati.
Le radiazioni, infatti possono indurre una modifica delle condizioni operative con conseguenze temporanee o
permanenti sull’elettronica. Questi effetti dipendono fortemente dal tipo di tecnologia CMOS utilizzata. In
particolare, una tecnologia più scalata dovrebbe mostrare una maggiore resistenza alle radiazioni.
In questo scenario, sono stati progettati, integrati e misurati tre circuiti di lettura per esperimenti di fisica
delle alte energie. Due prototipi sono stati realizzati in tecnologia IBM 130nm per l’esperimento ATLAS e in
collaboarazione del Max-Plank Institure for Physics di Monaco. Questi prototipi includono una parte analogica
e una digitale. Ogni singolo canale rileva le particelle cariche (fino a 100fC) e fornisce un segnale in tensione di
ampiezza variabile. Il tutto è inviato in input alla parte digitale che è in grado di dare informazioni in merito
all’istante di arrivo della carica e alla sua intensità. A tal fine, gli integrati hanno uno stadio di discriminazione
ed un Wilkinson ADC. L’ADC effettua una conversione tensione-tempo avviata dallo stadio di discriminazione.
I chip hanno anche una JTAG dedicata per la gestione di 55bit utilizzati per i parametri programmabili (i.e.
soglie, correnti di isteresi, dead.time, ecc.). Il secondo prototipo è molto simile al primo. Esso rappresenta
una versione migliorata. Le misure infatti hanno dimostrato un alto grado di accordo con le simulazioni ed
alcuni funzionamenti che potevano essere migliorati (come la reiezione del rumore proveniente dalla massa e
dall’alimentazione).
1
Il terzo circuito presentato in questa tesi è un sistema di lettura progettato per Pixel detectors in tecnologia
CMOS 28nm. Il canale integrato include un preamplificatore di carica con un comparatore in cascata. L’utilizzo
della tecnologia 28nm con la sua ridotta alimentazione comporta una serie di difficoltà nella progettazione ma
anche una maggiore resistenza alle radiazioni, consumi ridotti e una minor area occupata.
I circuiti sono stati progettati per due differenti scenari in termini di capacità parassita del rilevatore, cariche
di ingresso rilevabili, alimentazioni, soglie, consumi di potenza e rumore. In tutti i casi, però, i sistemi sono in
grado di fornire le informazioni sulla carica rilevata in tempi relativamente rapidi (entro 25ns). Questo aspetto è
molto importante e permette di evitare errori. Collisioni successive potrebbe causare segnali spuri e si potrebbe
rilevare come unico evento due eventi distinti e consecutivi.
Questo lavoro è organizzato come segue.
La Parte I include una breve introduzione sull’intera attività svolta nei tre anni di attività di ricerca.
La Parte II è dedicata alla descrizione semplificata del campo di applicazione ed ai target previsti per i prossimi
esperimenti di fisica. In particolare, sono forniti alcuni dettagli su come l’elettronica può essere influenzata dalla
presenza delle radiazioni.
Le parti III e IV rappresentano il core della tesi perchè mirano all’analisi dettagliata dei circuiti progettati e
descritti precedentemente in maniera generica. L’analisi prevede una caratterizzazione completa degli integrati
con simulazioni e misure.
Infine, prima di concludere, la Parte V è dedicata alla pubblicazioni correlate all’attività di ricerca.
2