Elettronica I – Memorie a
semiconduttore
Valentino Liberali
Dipartimento di Tecnologie dell’Informazione
Università di Milano, 26013 Crema
e-mail: [email protected]
http://www.dti.unimi.it/˜liberali
Elettronica I – Memorie a semiconduttore – p. 1
Memorie
Un elemento di memoria è un dispositivo in grado di
contenere un bit (o, in alcuni casi, più bit) di informazione.
Il bit memorizzato è lo stato della memoria.
Le memorie si dividono in:
volatili, se perdono l’informazione quando viene tolta
l’alimentazione
non volatili, se mantengono l’informazione
memorizzata anche in assenza di alimentazione
Elettronica I – Memorie a semiconduttore – p. 2
1
Memorie volatili dinamiche (1/3)
bit line
Un elemento di memoria volatile dinamica è costituito da
una capacità e un interruttore MOS. Lo stato è la carica Q
immagazzinata nella capacità C.
Vantaggio: piccole dimensioni.
word line
C
bottom plate
Elettronica I – Memorie a semiconduttore – p. 3
bit line
Memorie volatili dinamiche (2/3)
word line
C
bottom plate
Svantaggi:
1. in lettura, quando viene acceso l’interruttore MOS, la
carica Q si ripartisce tra la capacità C e la capacità del
filo della bit line −→ la lettura è distruttiva e la cella
deve essere riscritta prima di poter essere nuovamente
letta
Elettronica I – Memorie a semiconduttore – p. 4
2
bit line
Memorie volatili dinamiche (3/3)
word line
C
bottom plate
Svantaggi:
2. la corrente inversa della giunzione tra transistore MOS
e substrato scarica lentamente la capacità −→ ogni
cella di memoria dinamica deve essere
periodicamente letta e riscritta
3. l’informazione viene persa con lo spegnimento
Elettronica I – Memorie a semiconduttore – p. 5
Memorie volatili statiche (1/3)
bit line
bit line
Un elemento di memoria volatile statica è costituito da
due inverter CMOS collegati fra loro con retroazione
positiva.
V DD
b
word line
word line
b
Elettronica I – Memorie a semiconduttore – p. 6
3
bit line
bit line
Memorie volatili statiche (2/3)
V DD
b
word line
word line
b
Vantaggi:
1. la retroazione positiva mantiene l’informazione fintanto
che il circuito è alimentato
2. è possibile leggere contemporaneamente il bit b e il bit
negato b
Elettronica I – Memorie a semiconduttore – p. 7
bit line
bit line
Memorie volatili statiche (3/3)
V DD
b
word line
word line
b
Svantaggi:
1. ingombro di area (6 transistori MOS)
2. l’informazione viene persa con lo spegnimento
Elettronica I – Memorie a semiconduttore – p. 8
4
Memorie non volatili (1/6)
poly−2 gate
poly−1 floating gate
(G2)
(G1)
drain
(D)
source
(S)
n+
n+
p−substrate
Un elemento di memoria non volatile è costituito da un
transistore NMOS con doppio gate: G1 (primo livello di
silicio policristallino) è circondato da ossido e non è
collegato a nessun altro elemento; G2 (secondo livello di
silicio policristallino) è accessibile elettricamente.
Elettronica I – Memorie a semiconduttore – p. 9
Memorie non volatili (2/6)
poly−2 gate
poly−1 floating gate
(G2)
(G1)
drain
(D)
source
(S)
n+
n+
p−substrate
Il simbolo è quello di un transistore MOS a canale N con
doppio gate.
Elettronica I – Memorie a semiconduttore – p. 10
5
Memorie non volatili (3/6)
poly−2 gate
poly−1 floating gate
(G2)
(G1)
drain
(D)
source
(S)
n+
n+
p−substrate
Il gate G1 può essere scarico (1), oppure può contenere
elettroni immagazzinati (0).
Se G1 è scarico, il transistore MOS ha una tensione di
soglia positiva Vth1 ; Se G1 è carico, il transistore MOS ha
una tensione di soglia Vth0 > Vth1 .
Elettronica I – Memorie a semiconduttore – p. 11
bit line
Memorie non volatili (4/6)
word line
Lettura in corrente: si applica al gate G2 una tensione
VG tale che Vth1 < VG < Vth0 e si misura la corrente ID .
Lettura in tensione: con un circuito retroazionato, si fa
passare nel transistore una corrente ID e si misura la
tensione al gate VG .
Elettronica I – Memorie a semiconduttore – p. 12
6
Memorie non volatili (5/6)
Scrittura: gli elettroni possono essere immagazzinati sul
gate G1
per iniezione di elettroni caldi (elettroni che hanno
velocità maggiore dell’agitazione termica),
polarizzando il transistore MOS in regione attiva con
elevata tensione VDS
per effetto tunnel, facendo l’ossido di gate più sottile
dalla parte del drain: in base alla meccanica
quantistica, gli elettroni hanno una probabilità non
nulla di passare attraverso uno strato isolante e la
probabilità aumenta se si riduce lo spessore
dell’ossido
L’iniezione di elettroni caldi danneggia il reticolo cristallino
dell’ossido −→ numero massimo di cicli di scrittura
Elettronica I – Memorie a semiconduttore – p. 13
Memorie non volatili (6/6)
Cancellazione: gli elettroni possono essere rimossi dal gate
G1
illuminando l’ossido con luce ultravioletta, che fornisce
agli elettroni l’energia necessaria per attraversare
l’isolante
elettricamente, per effetto tunnel (in modo inverso alla
scrittura)
elettricamente, per iniezione di lacune calde
Se la memoria non viene cancellata, la carica
immagazzinata nella cella rimane per (almeno) 10 anni.
Elettronica I – Memorie a semiconduttore – p. 14
7
