Memorie Non Volatili

Elettronica dei Sistemi Digitali
Corso di Laurea in Informatica
Crema, 21 Maggio 2001
Memorie Non Volatili
Stefano Gregori
Laboratorio di Microsistemi Integrati
Dipartimento di Elettronica
Università di Pavia
Via Ferrata, 1
27100 Pavia
E-mail: [email protected]
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
1
Argomenti
introduzione
l’architettura delle memorie a semiconduttore
organizzazione NOR e NAND
ROM, PROM, EPROM, EEPROM
memorie Flash
lettura, programmazione e cancellazione
memorie Flash multilivello
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
2
Applicazioni delle memorie NV
MEMORIE NV
informazioni necessarie per il
funzionamento del sistema
informazioni non
necessariamente elaborate
codici di microcontrollori
dati (testo, immagini, suoni)
parametri dell’applicazione
programmi
programmi di un microprocessore impostazioni
BIOS di PC
configurazione
dei router di rete
modem
sistema operativo
dei disk drive
Stefano Gregori
memory
card
apparecchiature
portatili
set top box
Memorie Non Volatili
Crema, 21-5-2001
3
Applicazioni emergenti
digital audio player
mobile phone
GPS
car infobox
digital camera
memory card
PDA
video picture frame
printing equipment
Stefano Gregori
PC
Memorie Non Volatili
Crema, 21-5-2001
4
Memory card
PRINCIPALI FORMATI:
SmartMedia
CompactFlash
Memory Stick
MultiMedia
Secur Digital
PC Card PCMCIA Type I
(45 × 37 × 0,76 mm)
(43 × 36 × 1,9 mm)
(50 × 21,5 × 2,8 mm)
(32 × 24 × 1,4 mm)
(32 × 24 × 2,1 mm)
(85,6 × 54 × 3,3 mm)
fonte: IEEE Spectrum, maggio 2001
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
5
Struttura delle memory card
tipo SmartMedia
contatti metallici
fili di bonding
chip di memoria Flash
resina
supporto plastico
package plastico
tipo CompactFlash
fili di bonding
chip di memoria Flash
microcontrollore
circuito
stampato
connettore
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
6
Memorie a semiconduttore
memorie a
semiconduttore
RAM
ROM
memorie NV
dinamiche
statiche
PROM
EPROM
Flash
Stefano Gregori
fusibili
E²PROM
Memorie Non Volatili
Crema, 21-5-2001
7
Caratteristiche
Memoria
EEPROM
riscrivibilità
non
volatilità
FLASH
DRAM
Stefano Gregori
alta
densità
ROM
Caratteristiche
FLASH
basso costo, alta densità; bassa
potenza, elevata affidabilità
ROM
Read-Only Memory
tecnologia matura, altissima
densità, affidabilità, basso costo;
adatte per grandi produzioni con
codice stabile
SRAM
Static Random-Access Memory
massima velocità, elevata
potenza, bassa densità; la bassa
densità fa crescere i prezzi
EPROM
Electrically Programmable ReadOnly Memory
alta densità; devono essere
esposte a radiazione ultravioletta
per la cancellazione
E²PROM
Electrically Erasable
Programmable Read-Only
Memory
cancellabili elettricamente per
byte; bassa affidabilità, alto
costo, bassa densità
DRAM
Dynamic Random Access
Memory
alta densità, basso costo, alta
velocità, alta potenza
Memorie Non Volatili
Crema, 21-5-2001
8
Decodificatore
n bit
s0
word 0
word 0
s1
word 1
s2
word 2
a0
a1
cella
a2
ak−1
word 1
decodificatore
m word
n bit
word 2
cella
sm−2
word m−2
sm−1
word m−1
word m−1
input-output
(n bit)
input-output
(n bit)
Se a m word corrispondessero
m segnali di selezione, i segnali
di selezione sarebbero troppi.
Stefano Gregori
word m−2
Il decodificatore riduce il numero
dei segnali di selezione a
k = log2m
Memorie Non Volatili
Crema, 21-5-2001
9
Organizzazione
2D
indirizzo
decodificatore
k bit
indirizzo
di riga
linea dati
(bit line)
decodificatore di riga
k/2 bit
1D
linea di indirizzamento
(word line)
I/O
decodificatore di colonna
k/2 bit
indirizzo
di colonna
I/O
complessità decodificatore P =
(k ingressi, 2k uscite)
complessità celle C = 2k (un interruttore per ogni cella)
P+C = (k+1) 2k
ad esempio con k=16, 2k=65536, P+C ≈ 106
k·2k
Stefano Gregori
complessità decodificatori P = k·2k/2
complessità celle C = 2k+k/2
P+C = k·2k/2+2k+k/2
ad esempio con k=16, 2k=65536, P+C ≈7·104
Memorie Non Volatili
Crema, 21-5-2001
10
Organizzazione a matrice
matrice di memoria
bit line
decodificatore di riga
(k−c) bit
word line
c bit
indirizzo
MAR
k bit
cella di memoria
decodificatore di colonna
sense amplifier e driver
MBR
n bit
input-output
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
11
Organizzazione gerarchica
indirizzo
di riga
indirizzo
di colonna
indirizzo
di blocco
bus dati
sense amplifier
e driver
I/O
Vantaggi:
minore lunghezza delle linee di interconnessione all’interno dei blocchi
riduzione della potenza attivando un solo blocco
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
12
Temporizzazione
ciclo di lettura
lettura
tempo di accesso
in lettura
ciclo di scrittura
scrittura
tempo di accesso
in scrittura
dato valido
dati
dato letto
buffer in
decodifica
Stefano Gregori
buffer out buffer in
decodifica
lettura
dato valido
dato scritto
scrittura
Memorie Non Volatili
Crema, 21-5-2001
13
ROM NOR
Schematico
Layout
VDD
metal (BL)
polisilicio
(WL)
WL0
diffusione
(GND)
WL1
WL2
contatto
WL3
BL0
BL1
BL2
Durante la lettura una sola
word line è alta.
Stefano Gregori
BL3
La memoria è programmata non
effettuando i contatti metal-diffusione nei
transistori che si vogliono disabilitare.
Memorie Non Volatili
Crema, 21-5-2001
14
ROM NAND
Schematico
Layout
VDD
BL0
BL1
diffusione
BL2
BL3
polisilicio
(WL)
WL0
impiantazione
WL1
WL2
WL3
Durante la lettura una sola
word line è bassa.
Stefano Gregori
La memoria è programmata
aumentando la soglia dei transistori
che si vogliono disabilitare.
Memorie Non Volatili
Crema, 21-5-2001
15
PROM
Memorie ROM programmabili una sola volta
BL
fusibile
WL
Stefano Gregori
“fusibile” in polisilicio in
serie all’elemento attivo
la programmazione
avviene interrompendo il
fusibile
la programmazione è
un processo irreversibile
Memorie Non Volatili
Crema, 21-5-2001
16
EPROM e E²PROM
Memorie ROM programmabili e cancellabili
EPROM cancellabile tramite
esposizione a radiazione UV
E²PROM cancellabile
elettricamente
BL
WL
cella
E²PROM
Stefano Gregori
l’elemento base è il
transistore MOS a gate
isolato (fluttuante)
è possibile cambiarne la
tensione di soglia in modo
reversibile
la programmazione avviene
portando la soglia di alcuni di
questi transistori a valori
talmente alti da non entrare
mai in conduzione
Memorie Non Volatili
Crema, 21-5-2001
17
Flash
Memorie Flash E²PROM
BL
WL
l’elemento base è il transistore MOS a gate
fluttuante
la programmazione e la cancellazione
avvengono in modo elettrico
non è presente il transistore di selezione
la cancellazione avviene per settori
Rispetto alle memorie E²PROM le Flash
hanno una densità maggiore ma non
possono essere cancellate per word.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
18
Transistore a gate fluttuante
gate
source
SiO2
drain
gate di controllo
gate fluttuante
n+
n+
p-well
Stefano Gregori
la tensione di soglia VTH dei
transistori MOS dipende
dalla carica presente tra il
gate e il canale
immagazzinando nel gate
fluttuante una carica di segno
uguale a quella dei portatori
del canale la formazione del
canale viene ostacolata
Memorie Non Volatili
Crema, 21-5-2001
19
Transistore a gate fluttuante
G
gate
source
gate di controllo
gate fluttuante
+
n S
B
G
F
drain
CPP
F
D n+
p-well
CFS
S
CFB
B
CFD
D
La tensione sul gate fluttuante è funzione della carica in esso immagazzinata Q e delle
tensioni applicate ai terminali, infatti:
Q = CPP(VF−VG) + CFD(VF−VD) + CFS(VF−VS) + CFB(VF−VB)
Definendo la capacità totale come
CT = CPP+CFD+CFB+CFS
si ottiene
VF = αGVG + αDVD + αSVS + αBVB + Q/CT
con αG = CPP/CT, αD = CFD/CT, αS = CFS/CT, αB = CFB/CT
Definita la tensione di soglia della cella VT la tensione applicata a G per cui la tensione su
F è pari alla tensione di soglia VTF del transistore equivalente con G e F cortocircuitati,
VF = VTF
emerge la dipendenza lineare di VT dalla carica immagazzinata
VT = 1/αG VTF − αD /αG VD − αS /αG VS − αB /αG VB − Q/CPP
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
20
Celle di memoria Flash
Immagine al microscopio elettronico a scansione che mostra la
sezione delle celle di memoria in tecnologia Flash da 0,18 µm.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
21
NOR Flash
bit line
bit line
bit line
word line
layout
cella
source
word line
drain
word line
source
source comune
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
22
Programmazione e cancellazione
gate
source
drain
gate di controllo
gate fluttuante
n+
n+
esempio di tensioni applicate
per la programmazione:
VD = 5 V
VG = 10 V
VS = 0 V
VB = 0 V
esempio di tensioni applicate
per la cancellazione:
p-well
VD = fluttuante
VG = -8 V
programmazione:
iniezione di elettroni caldi dal canale
VS = 5 V
tunnelling FN
VB = 5 V
cancellazione:
tunnelling FN
radiazione ultravioletta
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
23
Programmazione della cella
INIEZIONE DI ELETTRONI CALDI DI CANALE
Valori tipici delle tensioni applicate:
VD = 5 V, VG = 10 V, VS = VB = 0 V
Massima corrente di canale: 500 µA
Gli elettroni che attraversano il canale
acquistano energia dal campo
elettrico longitudinale EL e la cedono
al reticolo cristallino a causa degli urti.
gate
source
drain
gate di controllo
gate fluttuante
ET
n+
EL
n+
p-well
Se EL è basso gli elettroni raggiungono l’equilibrio termodinamico col
reticolo perdendo tanta energia quanta ne acquistano.
Se EL è superiore a 100 kV/cm alcuni elettroni acquistano un’energia
superiore alla barriera di potenziale dell’ossido e riescono a saltare nel
gate fluttuante deviati da un campo trasversale ET.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
24
Programmazione della cella
n+
ET
n+
p-well
EC
ossido
gate fluttuante
gate fluttuante
substrato
gate di controllo
barriera di potenziale
drain
substrato
source
ossido
gate
gate fluttuante
TUNNELLING Fowler-Nordheim
EC
U(VG −VB)
Valori tipici delle tensioni applicate:
D e S fluttuanti, VG = 20÷30 V, VB = 0 V
L’ossido che isola il gate fluttuante realizza una barriera di potenziale
che garantisce una bassa probabilità di attraversamento da parte degli
elettroni. Applicando una tensione ai capi dell’ossido si modifica la forma
della barriera e si aumenta la probabilità di attraversamento fino alla
formazione di una corrente.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
25
gate fluttuante
n+
ET
n+
p-well
EC
ossido
substrato
gate di controllo
barriera di potenziale
drain
substrato
source
ossido
gate
gate fluttuante
TUNNELLING Fowler-Nordheim
gate fluttuante
Cancellazione della cella
U(VB −VG)
EC
Valori tipici delle tensioni applicate:
D fluttuante, VG = −8 V, VS = VB = 5 V
L’estrazione della carica dal gate fluttuante può avvenire in maniera
elettrica solo per tunnelling FN. Applicando una tensione negativa al
gate di controllo si estraggono gli elettroni intrappolati dalla barriera di
potenziale.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
26
Programmazione e cancellazione
INIEZIONE DI ELETTRONI
CALDI DI CANALE
TUNNELLING
Fowler-Nordheim
☺ veloce, affidabile, poco sensibile
alle variazioni dei parametri di
processo
☺ richiede un basso valore di
corrente sia per la programmazione
che per la cancellazione (1 µA),
questo permette di agire
contemporaneamente su molte
celle
richiede l’erogazione di una
corrente elevata (fino a 500 µA)
richiede l’applicazione di tensioni
elevate e questo può ridurre
l’affidabilità della memoria; inoltre è
sensibile alle variazioni dei
parametri di processo
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
27
Lettura
ICELLA
ICELLA
VGR
IC1
cella
cancellata
“1”
cella
programmata
“0”
IREF
IC0=0
Stefano Gregori
VT,1
VGR
VT,0
VG
Memorie Non Volatili
Crema, 21-5-2001
28
Lettura differenziale
S
comparatore
regolatore
di
tensione
regolatore
di
tensione
selezione
di colonna
VGR
cella
selezionata
Stefano Gregori
selezione
di colonna
word line
selezionata
cella di
riferimento
Memorie Non Volatili
Crema, 21-5-2001
29
Memorizzazione multilivello
IC
cella
bilivello
IC
IC,1
IREF
IC,0= 0
VGR
VT,1
VT,0
VGR
cella
multilivello
a 4 livelli
IC
IC,11
IREF3
IC,10
IREF2
IC,01
IREF1
IC,00= 0
VT,11 VT,10 VT,01VT,00
VGR
Stefano Gregori
VG
VG
Memorie Non Volatili
Crema, 21-5-2001
30
Lettura di una cella bilivello
VGR
IC
C
IREF
Stefano Gregori
B
L’uscita del comparatore di
corrente indica il contenuto
informativo della cella:
B = 0 se IC < IREF
B = 1 se IC > IREF
Memorie Non Volatili
Crema, 21-5-2001
31
Lettura di una cella multilivello
IC
IC
U3
C
U2
C
U1
C
VGR
Stefano Gregori
IC
IREF1
IREF2
transcod.
specchi di
corrente
IC
B1
B0
IREF3
VT
U1
U2
VT,11
VT,10
VT,01
VT,00
1
1
1
0
1
1
0
0
U3
1
0
0
0
B1
B0
1
1
0
0
1
0
1
0
Memorie Non Volatili
Crema, 21-5-2001
32
Layout di memoria ML
Layout di dispositivo sperimentale di memoria Flash a memorizzazione digitale di 4 bit per
cella realizzato in tecnologia Flash da 0,13 µm. Le dimensioni del chip sono 4 × 2,8 mm.
Stefano Gregori
Memorie Non Volatili
Crema, 21-5-2001
33