Circuiti di memorizzazione
elementari: i Flip Flop
• Il circuito sequenziale basilare é il Flip Flop,
un circuito in grado di memorizzare un bit di
informazione. Il Flip Flop prende anche il
nome di bistabile, poiché può trovarsi in due
stati stabili: lo stato in cui ha memorizzato
un 1 e quello in cui ha memorizzato uno 0.
FF SR con porte NAND
S
Q
R
Q
0,0 0,1
1,0 0,0
1,0
Q=0
Q=1
0,1
Set(t)
1
1
0
1
1
0
0
0
Reset(t)
Uscita Q(t)
Q(t-1) (immutata)
1
0
non ammessa
FF con porte NOR
S
Q
R
Q
SR
00
01
10
11
Q(t)
Q(t-1)
1
0
np
Diagrammi temporali e
sincronizzazione
• Per rappresentare un FF abbiamo a disposizione, come
visto:
lo schema circuitale (porte logiche con controreazione)
il simbolo grafico
l'automa
la tabella degli stati.
• Esiste anche un'altra modalità di analisi, che é il
diagramma temporale.
– Il diagramma temporale consente di rappresentare le
commutazioni delle uscite di un FF, o di un circuito più complesso,
in funzione dell'andamento temporale ingressi.
Temporizzazione
S
R
R
FF JK
J
K
(0,0), (0,1)
(1,1) (1,0)
S0
(0,0), (1,0)
J
S1
0
0
1
1
Q=1
Q=0
(1,1), (0,1)
K
Q(t+1)
0
1
0
1
Q(t)
0
1
not(Q(t))
FF Toggle
T(t)
T
Q(t)
0
Q(t-1)
1
Q(t-1) (toggle)
1
0
Q1
Q=1
Q0
Q=0
1
0
Equivalenza fra i vari tipi di FF
D
J
=
K
J
T
=
K
J(t)
K(t)
Q(t)
J
Q
K
Q
Sistemi sincroni
• I sistemi sequenziali possono operare in
modo sincrono o asincrono.
Nei sistemi asincroni i circuiti logici cambiano ogni
volta che uno o più ingressi cambiano.
Nei sistemi sincroni, l'istante esatto in cui una
qualsiasi uscita può cambiare é determinato da un
segnale di "cadenza" detto clock.
Un clock é un treno di impulsi ad onda quadra.
Un sistema sincrono può essere sensibile alle
transizioni (o fronti) positivi (01) del clock, oppure
ai fronti negativi (10).
J
Q
K
Q
CK
X
X
J
X
X
X
K
X
CK
Q
Analisi di circuiti sequenziali
• Dato un circuito sequenziale, descriverne il funzionamento
• Il funzionamento di un circuito sequenziale va descritto in
termini di un automa a stati finiti.
Dato lo schema circuitale, dapprima dobbiamo identificare gli
elementi di memoria che vi sono inclusi.
In ogni istante, la memoria del sistema, ovvero il valore binario
memorizzato nei FF, indica lo stato in cui il sistema si trova.
Per ogni possibile stato e possibile combinazione degli input, da
un esame della parte combinatoria del circuito possiamo
determinare i valori delle uscite e il successivo stato in cui il
sistema transiterà.
Procedura di analisi di circuiti
sequenziali Sincroni
• Si esaminano gli elementi di memoria del circuito,
ovvero i FF. I possibili stati del sistema sono
rappresentati dalle possibili combinazioni di valori
memorizzabili nei FF, e disponibili sulle uscite Qi.
Per n FF, avremo 2n combinazioni, e 2n stati.
• Si assegna un simbolo di stato ad ogni
combinazione di memoria. Per l'esempio di figura
3.6.1, abbiamo 2 FF, e 4 possibili valori memorizzati
su Q1 e Q0: 00,01,10,11. Possiamo ad esempio
assegnare la seguente codifica:
S000, S1 01, S2 10, S3 11
Esempio
1: 2 FF 8 stati (max) corrispondenti ai valori (Q2Q1Q0)
000 001 010 ….111
2: Assegnamento: S0 000, S1 001, S2 010, S3 0 11
S4 100, S5 101, S6 110, S3 1 11
Procedura di Analisi (2)
• Si analizza la parte combinatoria del circuito e si
ricavano le funzioni di trasferimento per ciascun
ingresso di ciascun FF contenuto nel circuito, dette
anche funzioni di eccitazione dei FF, nonché le
funzioni di trasferimento delle uscite.
• Per l’esempio precedente:
J0 = Q2 Q1 ,K0 = Q2 , J1 = K1 = 1 ,
J2 = Q0 + Q1,
K2 = Q1
Procedura di Analisi (3)
4 Si traccia una tabella degli stati futuri, così composta:
possibili
combinazioni
degli input e
degli stati in t
Qn-1...Q0
Im...I0
corrispondenti corrispondenti
stati futuri,
valori delle
valori delle
ovvero nuovi
funzioni di
uscite in t
valori che
eccitazione
saranno
dei FF in t
memorizzati
(nel caso di
in t+1
FF JK)
Jn-1 KnYk..Y0
Qn-1...Q0
1......J0 K0
Esempio:
Stato(t)
J2(t)
S0 000 1
S1
1
S2
0
S3
1
S4
1
S5
1
S6
0
S7
1
K2(t)
1
1
0
0
1
1
0
0
J1(t) K1(t) J0(t) K0(t)
1 1 1 1
1 1 1 1
1 1 0 1
1 1 0 1
1 1 0 0
1 1 0 0
1 1 0 0
1 1 0 0
Stato(t+1)
111 S7
S6
S0
S4
S2
S3
S4
S5
Graficamente:
S7
S5
S0
S3
S2
S1
S4
S6
Registri
Serial Input Serial Output (SHIFT REGISTER)
Serial Input Parallel Output
Parallel Input Serial Output
Parallel Input Parallel Output
SHIFT LEFT-RIGHT
