Documento - I.N.F.N. Pavia

Via Bassi, 6 – 27100 Pavia (Italy)
Tel. +39 0382 987430
Fax +39 0382 423241
I.N.F.N. – Sezione di Pavia
Servizio elettronico
D. Calabro’, A. Lanza
Scheda di interfaccia con FPGA
LVTTL ↔ ECL e NIM
Giugno 2011
1
Progettazione e costruzione parti elettriche, elettroniche e meccaniche:
Domenico Calabrò
Bench-test:
A. Lanza
Indice
1 Introduzione
2 Funzionamento
3 Bench Test
4 Schemi elettrici
5 Layout PCB
6 Dimensionamento parti meccaniche
7 Fotografie
2
1.
Introduzione
La scheda di interfaccia LVTTL e’ un modulo VME standard progettato per interfacciare un
sistema di trigger basato su fotomoltiplicatori con una logica FPGA.
Lo scopo e’ quello di avere segnali LVTTL generati dalla logica e convertirli in segnali ECL e
NIM e viceversa, creando cosi’ una scheda di impieghi generali a logica programmabile.
Il modulo fornisce 20 canali uguali, ciascuno configurabile attraverso ponticelli interni come
ingresso LVTTL e uscita NIM e ECL, oppure come ingresso NIM o ECL e uscita LVTTL.
La FPGA adottata e’ una Spartan 3AN della Xilinx, installata su una scheda dimostrativa 3A
Starter Kit che fornisce le necessarie interfacce esterne per segnali LVTTL, la quale e’ stata
alloggiata all’interno di un contenitore alto 3U.
Il display, i pulsanti, e i connettori di I/O della scheda dimostrativa sono stati portati sul
pannello frontale del contenitore attraverso coppie di fili twisted per ridurre le interferenze
elettromagnetiche.
Sul pannello posteriore del contenitore sono presenti il connettore RJ45, che consente la
connessione alla rete informatica, e il connettore USB con il quale e’ possibile programmare la
logica FPGA attraverso un programma dedicato.
2. Funzionamento
Dallo schema elettrico, visibile in fig. x, il singolo canale si puo’ suddividere in 4 parti:
Conversione LVTTLÆECL;
Conversione ECLÆ NIM;
Conversione NIMÆ ECL;
Conversione ECLÆ LVTTL.
L’I/O dei segnali LVTTL provenienti dalla logica FPGA avviene attraverso un cavo ECL da
20 doppini che si connette al connettore J22, situato in basso sul frontalino della scheda
(pagina 11 dello schema).
Il prelevamento del segnale LVTTL, convertito in ECL tramite l’integrato MC100EPT24 (U1
per il primo canale) e’ posto sull’uscita del connettore J24, che e’ in alto sul frontalino della
scheda.
Prelevando questo segnale d’uscita ECL e’ possibile convertirlo in un segnale NIM attraverso
un transistore bipolare npn 2N2369 (T1 per il primo canale), che passa dallo stato di
saturazione a quello di interdizione e viceversa fornendo al carico d’uscita ( 50Ω sulla scheda e
50Ω esterni a terminare il cavo coassiale) i 32 mA necessari per avere gli 800mV come da
specifiche NIM.
Un segnale NIM viene convertito in un segnale ECL attraverso la polarizzazione del transistore
bipolare npn 2N918 (T2 per il primo canale), che lavora sempre in zona di conduzione. Il
diodo Schottky sul collettore porta il valore di tensione all’ingresso dell’integrato
MC100EPT25 (U2 per il primo canale) a circa -1V sullo stato alto e -1.8V su quello basso,
3
ovvero un segnale ECL. Il succitato integrato converte un segnale ECL in ingresso in un
segnale LVTTL in uscita.
I segnali ECL da convertire in LVTTL possono essere anche iniettati direttamente attraverso il
connettore J23, posto al centro del frontalino della scheda.
La tipologia di conversione e’ selezionata attraverso un interruttore quadruplo a stato solido,
ADG333A (U3 per il primo canale).
L’inconveniente di questo interruttore e’ l’alta resistenza serie, che varia proporzionalmente
con la tensione di alimentazione e a 5V vale circa 50Ω. Essa fa da partitore con la terminazione
NIM, di analogo valore, costringendo ad utilizzare alte tensioni di polarizzazione nel transistori
per evitare una caduta di tensione eccessiva.
Con il connettore JPB e’ possibile selezionare ciascuno dei 20 canali come ingresso o uscita
LVTTL. Il cavallotto installato configura il canale come ingresso NIM o ECL e uscita LVTTL,
la sua assenza l’opposto.
Il connettore JPF seleziona la tipologia di ingresso del convertitore ECLÆLVTTL, con il
cavallotto inserito l’ingresso e’ ECL, senza cavallotto e’ NIM.
Sull’uscita ECL dell’integrato MC100EPT24 sono presenti due reti resistite da 100Ω in
parallelo. L’impedenza di uscita della linea ECL puo’ quindi essere selezionata a 50 o 100Ω
semplicemente installando una o entrambe le reti resistive.
Sulla scheda sono presenti, oltre alle alimentazioni standard VME ± 12V e +5V, altre tensioni:
± 3.3V; -2V e -5V. In particolare, le tensioni ±3.3V alimentano gli integrati di conversione, il 5V e’ necessario per la polarizzazione dei transistori e i -2V polarizzano le reti resistive di
terminazione ECL.
Come visibile nello schema, esse sono ottenute utilizzando dei convertitori DC/DC.
3.
Bench Test
Sono stati fatti diversi tipi di test nelle varie tipologie di conversioni per vedere la
deformazione e il ritardo della forma d’onda convertita in uscita rispetto al segnale in ingresso.
Il test per vedere il ritardo massimo di propagazione e’ stato fatto attraverso tutta la serie di
conversioni: NIM Æ ECL Æ LVTTL Æ ECL Æ NIM.
Si e’ posto su un ingresso, ad esempio J10, un livello NIM, il quale e’ convertito in segnale
ECL attraverso il transistor T20, e successivamente convertito in segnale LVTTL da U30 se il
ponticello JPF9 (ECL/NIM, vicino al connettore di alimentazione) e’ disinserito.
Inoltre, inserendo il ponticello JPB10 (IN/OUT), questo segnale LVTTL viene inviato in uscita
al pin 10 del connettore J22. Questa uscita a sua volta viene inviata al pin 9, sempre del
connettore J22, trasformandolo in un ingresso LVTTL semplicemente togliendo il ponticello
JBB9.
Il segnale, convertito in ECL da U26 e successivamente in NIM dal transistore T17, viene letto
sul connettore J9.
Nella pagina successiva vengono visualizzate le forma d’onda dei segnali di ingresso (giallo) e
di uscita (azzurro) con i relativi valori.
4
5
LVTTL-ECL ECL-LVTTL
ECL-NIM
NIM-ECL
20 Channels Conveter Board