report_second_year

RELAZIONE DEL SECONDO ANNO DI DOTTORATO IN FISICA E ASTRONOMIA
(Ciclo XXVIII) – ALESSANDRO PEZZOTTA – 26 Settembre 2014
PROGETTO DI RICERCA
Il progetto di dottorato di cui mi sto occupando comprende la progettazione, lo sviluppo e
l’implementazione di un circuito integrato appositamente realizzato per il rivelatore Triple-GEM
(Gas Electron Multiplier), con l’obiettivo di sfruttare appieno le potenzialità del rivelatore e
sostituire progressivamente sistemi già esistenti. Questi ultimi, oltre ad essere stati riadattati da altri
sistemi che non includevano rivelatori GEM, non possono più essere fabbricati a causa della cessata
disponibilità della tecnologia CMOS con cui erano stati progettati. Il progetto è svolto in
collaborazione con il gruppo di Fisica dei Plasmi del Prof. Gorini e con il gruppo del Dott. Murtas ai
Laboratori Nazionali di Frascati dell’INFN.
Una prima versione era stata realizzata lo scorso anno, con il progetto di un prototipo atto a testare
le funzionalità principali e più critiche del dispositivo.
Il prototipo in questione era composto da otto canali di acquisizione, includendo una conversione
carica-tempo del segnale proveniente dal rivelatore, il tutto gestito da un logica digitale dedicata ed
integrata. A causa però di problemi del software di progettazione sviluppato appositamente dalla
fonderia per la tecnologia CMOS in questione (STM 0.13 µm), la fabbricazione del prototipo ha
causato degli errori che hanno compromesso le protezioni dalle scariche elettrostatiche incluse nei
pad Input/Output. Si è cercato allora di riparare il dispositivo sottoponendolo alla procedura di FIB
(Focused Ion Beam), ma ulteriori test hanno dimostrato che il problema non era stato risolto.
Da qui la decisione di riprogettare l’intero ASIC con un’altra tecnologia CMOS (0.18 µm AMS IBM),
che garantisce un sistema di sviluppo maturo e senza bug, con modelli di simulazione precisi.
Il nuovo chip, GEMMA (GEM Mixed-signal Asic), implementa 16 canali anziché 8, riducendone al
contempo la complessità. L’attenzione è stata focalizzata sulla capacità parassita del rivelatore,
incrementandone il valore massimo tollerato dal circuito da 15 pF a 40 pF, migliorandone quindi
l’adattabilità a diverse configurazioni del rivelatore.
La funzionalità principale dei canali di acquisizione è produrre come output impulsi digitali che
rappresentano la rivelazione di un evento. Questi possono essere elaborati per misure di conteggio
eventi o di tempo di volo. Lo standard digitale dei segnali di uscita è LVDS, per migliorarne la
qualità su lunghe distanze ed al contempo ridurre il consumo di potenza.
Il segnale proveniente dal rivelatore viene integrato da un Preamplificatore di Carica e poi elaborato
da un Comparatore a soglia variabile. Quest’ultima viene impostata attraverso la conversione
digitale/analogico di una parola di 9-bit indipendente per ciascun canale, che viene inviata agli stessi
attraverso un interfaccia I2C inclusa nel chip. Al contempo è disponibile come output analogico
anche l’uscita bufferizzata del Preamplificatore di ciascun canale
Una delle caratteristiche peculiari ed innovative, che era stata inclusa anche nella versione
precedente, è rappresentata da un sistema automatico di calibrazione delle capacità appositamente
realizzato per ovviare a variazioni dipendenti dal processo tecnologico o dalle condizioni di lavoro
del dispositivo.
Una volta terminata la progettazione, ho eseguito le simulazioni a livello di schematico. Dato il loro
esito positivo, sono passato al layout di GEMMA, procedura laboriosa per via della complessità del
sistema nel suo insieme. In questa fase ho prestato particolare attenzione ad evitare possibili
accoppiamenti tra parte analogica e digitale del chip, isolando il substrato di quest’ultima attraverso
l’uso di una triple well.
Terminata questa fase, ho eseguito simulazioni post-layout, che includono le non idealità dei
componenti (R-C parassite) ed ho verificato il corretto funzionamento anche in presenza di
importanti variazioni di temperatura, di processo tecnologico e di tensione di alimentazione.
Successivamente ho completato le procedure per la consegna del disegno alla fonderia relativa, quali
la procedura di tiling e la creazione di un diagramma per il packaging/bonding del chip.
Alla fine di Agosto 2014 ho consegnato il design alla fonderia, che provvederà alla realizzazione
entro Febbraio 2015 di 40 esemplari, ognuno incluso in un package QFP ceramico da 144 pins.
Per cui nell’immediato futuro è in programma la realizzazione dell’intero sistema di acquisizione,
partendo dai singoli moduli da collegare direttamente al rivelatore fino alla scheda madre, che si
occuperà di analizzare i dati e gestire fino a 16 chip contemporaneamente (256 canali in totale). In
quest’ultima andranno implementati tutti i dispositivi necessari per la comunicazione, la
memorizzazione dei dati e i collegamenti con il rivelatore, le alimentazioni etc.
In seguito si confronteranno i risultati delle misurazioni con le simulazioni fatte durante la
progettazione, e si procederà ad un eventuale debugging. Inoltre è prevista una procedura di
irraggiamento del chip con neutroni veloci per verificarne la robustezza ed il comportamento in
seguito a radiazione.
SCUOLA DI DOTTORATO
Durante quest’anno ho frequentato la scuola “Advances on Analog Circuit Design”, che si è tenuta a
Lisbona (Portogallo) dall’8 al 10 Aprile 2014. I temi trattati riguardano lo stato dell’arte sui principali
settori di ricerca nell’elettronica analogica. In particolare la scuola si è focalizzata su tre temi, quali
convertitori analogico/digitali, progettazione in tecnologie ultra-scalate e time-domain signal
processing. Ho sostenuto una prova scritta con esito positivo per accertare l’apprendimento dei
concetti espressi sul tema di time-domain signal processing.
CORSO
Per quanto riguarda la didattica, ho frequentato il corso di informatica tenuto dai dott. Biancini e
Prete. Ho svolto il progetto necessario per il suo superamento e sosterrò il colloquio per accertarne
l’esito lunedì 29 settembre prossimo.
CONFERENZE E PUBBLICAZIONI
Attualmente è in fase di stesura un articolo su GEMMA, che verrà sottoposto alla conferenza IEEE
ISCAS (International Symposium on Circuits and Systems) 2015. In seguito ad esiti positivi delle misure
sul nuovo chip, sarà possibile sottoporre articoli su riviste internazionali.