ELETTRONICA DELLE TELECOMUNICAZIONI
ESERCITAZIONE DI LABORATORIO - 4
Esercitazione 4: Sintetizzatore di frequenza con PLL
1. Informazioni generali
1.1 Scopo dell’esercitazione
Gli obiettivi di questa esercitazione sono:
- Verificare il comportamento di un PLL
- Determinare i campi di cattura e di mantenimento del PLL
- Verificare il funzionamento di sintetizzatori di frequenza di vario tipo
1.2 Moduli e componenti da utilizzare
Per il PLL viene usato un circuito integrato CD 4046; il sintetizzatore richiede due circuiti
integrati tipo CD 4029 (contatore a 4 bit programmabile). I data sheet di entrambi i
componenti sono reperibili sul sito web:
Materiale didattico > Data sheet
Altro materiale: R e C per il VCO e il filtro di anello, R di pull-up e SW per i comandi ai
contatori, oppure modulo con SW/R/LED premontati.
1.3 Strumenti richiesti
Alimentatore (5 V), generatore di segnale (1 MHz compatibile CMOS), oscilloscopio,
frequenzimetro, multimetro.
Le verifiche di funzionamento dei circuiti vanno eseguite con l’oscilloscopio.
Le misure di frequenza vanno eseguite con il frequenzimetro.
1.4 Dati di progetto
Il VCO deve coprire il campo 100 kHz – 500 kHz. Progettare il filtro di anello per un campo di
cattura pari a circa 1/2 del campo di mantenimento (per uso con DF 1), e con frequenza di
taglio a 10 kHz circa (per uso con DF II).
1.5 Avvertenze
Ricordare che nei circuiti CMOS tutti gli ingressi devono essere collegati a una tensione
corrispondente a uno stato logico ben definito, e che a un circuito integrato non deve mai
essere applicata una tensione esterna all’intervallo tra le alimentazioni.
ETLClabSint5m.doc - © DDC - rev 06/10/2006 4:46 PM
Page 1 of 5
ELETTRONICA DELLE TELECOMUNICAZIONI
ESERCITAZIONE DI LABORATORIO - 4
2.1 – Caratteristica del VCO
Questo punto richiede di tracciare la caratteristica del VCO (ad anello aperto), per verificare il
campo di frequenze su cui può lavorare il PLL.
- montare il circuito senza collegare l'ingresso del VCO;
- applicare al VCO una tensione esterna Vc variabile tra GND e Vdd (usare un
potenziometro collegato tra massa e alimentazione Vdd);
- variare Vc e misurare la frequenza;
- tracciare fo(Vc).
Questa misura permette di verificare che sia coperto almeno il campo 100 – 500 kHz,
necessario per le parti successive sul sintetizzatore. Eventualmente correggere i componenti
del VCO per ottenere il campo di frequenze (minimo) sopra indicato.
2.2 – Campi di cattura e di mantenimento
Per questa parte e in tutti i punti seguenti, controllare l'aggancio visualizzando i segnali Vi e
Vo. Ad anello agganciato devono essere isofrequenziali e stabili. Se sono stabili ma con
frequenza diversa, il PLL è in un campo di aggancio secondario. Per verificare l'effettivo
aggancio fare piccoli spostamenti della Fr; il segnale del VCO deve spostarsi di conseguenza.
2.2.1 Anello con DF II
Obiettivo della prima misura è determinare gli estremi dei campi di cattura e di mantenimento.
- Inserire un filtro di anello con frequenza di taglio pari approssimativamente a 1/10 della
frequenza minima del VCO.
- Chiudere l'anello usando il demodulatore II.
- Applicare segnale attraverso un condensatore (dimensionare per Zi = 500 kΩ). Usare
segnale sinusoidale oppure a onda quadra con Vpp = Vdd/2.
- Spostare la frequenza di ingresso in modo da coprire un intervallo poco più ampio del
campo di funzionamento del VCO (ricavato al punto 2.1), e determinare il campo di
cattura e quello di mantenimento.
Il DFII è un circuito a pompa di carica, e determina un guadagno di anello infinito. In questa
condizione i campi di cattura e di mantenimento coincidono, e l’errore di fase è sempre nullo.
2.2.2 Anello con DF I
Per ottenere campi di cattura e di mantenimento distinti occorre utilizzare il demodulatore I.
La frequenza di taglio del filtro di anello usata in precedenza determina un campo di cattura
molto stretto; calcolare il filtro in base alle indicazioni del data sheet.
- Spostare la richiusura dell'anello sul DF I
- Determinare i campi di cattura e di mantenimento
- Verificare la variazione dell'errore di fase al variare della frequenza entro il campo di
mantenimento.
(la misura con il DF I non è legata ai punti successivi, e la misura dell’errore di fase richiede
un certo tempo. Se l’obiettivo principale è verificare il funzionamento del sintetizzatore, questo
passo può essere saltato).
ETLClabSint5m.doc - © DDC - rev 06/10/2006 4:46 PM
Page 2 of 5
ELETTRONICA DELLE TELECOMUNICAZIONI
ESERCITAZIONE DI LABORATORIO - 4
2.3 – Moltiplicatore di frequenza
In questa misura e nelle successive utilizzare sempre il DF II, con filtro di anello R1-R2-C
(rete con polo e zero), dimensionando R1*C con il criterio fmin/10, e R2 = R1/100.
Il primo punto prevede la realizzazione di un moltiplicatore di frequenza a fattore fisso.
-
-
Montare un divisore modulo 4 usando il contatore programmabile CD4029, e verificarne il
funzionamento (impostare conteggio continuo modulo 16, e utilizzare l'uscita del secondo
FF).
Inserire nell'anello, tra uscita del VCO e ingresso del DF, il divisore modulo 4.
applicare all'ingresso un segnale a frequenza Fr = 120 kHz.
verificare l'aggancio del PLL (anche per piccole variazioni di Fr) e la frequenza generata
dal VCO.
E’ possibile variare il fattore di moltiplicazione
secondo potenze di 2 (2, 4, 8, 16), spostando l’uscita
del divisore su altri stadi del contatore. Occorre
impostare una frequenza di riferimento tale che la
frequenza di uscita rientri nel campo coperto dal VCO;
per pattori 8 e 16 usare Fr = 25 kHz.
Fr
Fi
DF
Fo
F(s)
:2 4 8 16
Verificare che variando la frequenza di riferimento la
frequenza del VCO varia secondo il rapporto di
moltiplicazione.
VCO
Fu
2.4 Sintetizzatore con moltiplicazione variabile (modulo N)
Questo punto prevede la realizzazione di un semplice sintetizzatore di frequenza a modulo
variabile. Per dare i comandi al CD4029 conviene inserire delle resistenze di pull-up sugli
ingressi, e collegarli a massa per dare uno stato L (senza rimuovere il pull-up). Se disponibili,
collocare sugli ingressi da comandare dei DIP-SW (gruppo di più interruttori in contenitore
dual-in-line - DIL) verso massa, oppure utilizzare il modulino SW/R/LED premontato.
-
-
modificare il circuito del CD4029 in modo da
poter variare il modulo di conteggio N tra 2 e 15,
Fr
F1
e verificarne il funzionamento al di fuori del PLL.
DF
Per ottenere i diversi moduli di divisione utilizzare
Fo
gli ingressi di preset e l'uscita Terminal Count
:N
F2
(TC), oppure l’uscita Q4 (in questo caso si può
F(s)
ottenre un modulo di divisione da 1 a 7).
Inserire il divisore programmabile nell'anello, tra
VCO
uscita del VCO e ingresso del DF.
verificare che il PLL mantiene l'aggancio per tutto
il campo di N.
Misurare le frequenze ottenute dal VCO per diversi moduli di conteggio N (almeno 4 casi)
Anche qui occorre scegliere in modo opportuno la frequenza di riferimento. Ad esempio, per il
campo di matenimento indicato (100-500 kHz) e per divisione da 2 a 7 si può impostare una
Fr = 60 kHz.
ETLClabSint5m.doc - © DDC - rev 06/10/2006 4:46 PM
Page 3 of 5
ELETTRONICA DELLE TELECOMUNICAZIONI
ESERCITAZIONE DI LABORATORIO - 4
2.5 Sintetizzatore a interi M/N
Questo punto permette di verificare il funzionamento di un sintetizzatore a rapporti interi
(M/N).
-
P
inserire un divisore binario (modulo M = 2 ) sul segnale di riferimento (Frequenza 1 MHz).
Inserire il divisore modulo N tra VCO e DF.
Verificare il segnale Vi e l'uscita Vo del VCO per P = 1, 2, 3, 4, con divisore N = 2.
Verificare il segnale Vi e l'uscita Vo del VCO per P = 1, 2, 3, 4, con divisore N = 16. Viene
mantenuto l'aggancio per tutti i valori di P ?
Verificare il segnale Vi e l'uscita Vo del VCO per P = 1, 2, 3, 4, con divisore N variabile tra
2 e 15. Verificare per quali combinazioni (P,N) viene mantenuto l'aggancio.
Trasformare il divisore del segnale di riferimento in divisore modulo M (stesso circuito
inserito nell'anello al punto 2.4).
Verificare le combinazioni estreme e alcuni casi intermedi per M e N.
Per M e N variabili tra 2 e 16:
Se Fr = 100 kHz, quale è il campo di frequenze
complessivamente coperto dal sintetizzatore ?
Quale è il passo del sintetizzatore (spaziatura tra i
canali) ?
Come deve essere modificato il circuito (componenti
del VCO e filtro) per ottenere i funzionamento del
sintetizzatore su tutte le combinazioni di M e N ?
ETLClabSint5m.doc - © DDC - rev 06/10/2006 4:46 PM
F1
Fr
:M
Fo
:N
DF
F2
F(s)
VCO
Page 4 of 5
ELETTRONICA DELLE TELECOMUNICAZIONI
ESERCITAZIONE DI LABORATORIO - 4
2.6 Sintetizzatore frazionario
Questo punto prevede la realizzazione e la verifica del funzionamento di un sintetizzatore a
rapporti frazionari.
Il circuito deve essere predisposto come in figura.
- collegare Fi a Fr
- inserire un divisore modulo K sul segnale F2; usare il MSB di questo divisore per
variare il modulo del divisore su Fo (comandare LSB di preset del divisore su Fo).
-
misurare la frequenza del VCO a PLL agganciato,
e verificare il rapporto con Fr.
-
montare un circuito combinatorio che decodifica
alcuni stati del divisore mod K, e comandare la
divisione N/N+1 con la sua uscita. Questa
configurazione permette di variare il duty cycle
della commutazione tra rapporto N e N+1.
F1
Fr
Fk
DF
:K
F2
Fo
F(s)
:MoN
VCO
-
verificare i segnali, misurare la frequenza del
VCO, e il rapporto con Fr.
ETLClabSint5m.doc - © DDC - rev 06/10/2006 4:46 PM
Page 5 of 5
