Università degli Studi del Sannio
Facoltà di Ingegneria
Porte logiche in tecnologia CMOS
Transistore MOS = sovrapposizione di strati di materiale con
proprietà elettriche diverse tra loro
(conduttore,
isolante, semiconduttore)
organizzati in strutture particolari.
La fabbricazione dei transistori MOS avviene attraverso una serie di
processi chimico/fisici quali diffusione di impurità, ossidazione del
silicio, deposizione di strati di alluminio (interconnessioni), ed
attacchi selettivi, per creare le geometrie necessarie al corretto
funzionamento elettrico dei dispositivi.
Si parte da una fetta di silicio monocristallino, che viene lavorata da
apparecchiature molto sofisticate, in condizioni di controllo di
processo e di pulizia molto spinte.
Differenti tecnologie
¾ Vengono definite strutture fino a decimi di micron (µm)
¾ NMOS (su substrato di tipo p)
¾ PMOS (su substrato di tipo n)
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Processo tecnologico CMOS
In genere source e drain sono intercambiabili (transistore simmetrico),
anche se in alcune tecnologie particolari ciò può non essere vero.
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Caratteristiche elettriche di un MOS
Transistore NMOS
•MOS a canale n (in figura, le dimensioni dell’ossido di gate e del
polisilicio di gate sono state aumentate per chiarezza)
•Aumento VG: si allontanano le lacune e si attirano elettroni
•Si crea un canale conduttivo nel semiconduttore al di sotto dell’ossido di gate
•Si suppone che fino alla tensione di soglia VT la corrente sia nulla
(in realtà, si ha anche conduzione sottosoglia, e può essere un problema)
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Caratteristiche di uscita
Per VGS > VT, quando il canale è formato, esistono due zone di funzionamento:
¾ VDS << (VGS – VT): zona di triodo o lineare
(segue la legge di Ohm e si comporta come un resistore di basso valore)
¾ VDS > (VGS – VT): zona di pinch off o saturazione
(ID dipende poco da VDS e si comporta come un resistore di alto valore )
A noi interessa spento o in zona di triodo
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Simboli circuitali dei MOS
PMOS
NMOS
La 3a notazione è tipica dell’elettronica digitale, dove MOS è in triodo o spento
Il transistore è un interruttore elettronico comandato in tensione (4a notazione)
Per un interruttore, se la tensione di controllo assume il valore
1 (alta), l’interruttore è acceso, o ON (pone in corto circuito i suoi terminali)
0 (bassa), l’interruttore è spento, o OFF (circuito aperto tra i terminali)
Per il transistore NMOS il controllo è tale che
controllo = 1 ´ interruttore ON,
controllo = 0 ´ interruttore OFF
Per il transistore PMOS il controllo è tale che
controllo = 0 ´ interruttore ON,
controllo = 1 ´ interruttore OFF
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Livelli logici nei CMOS
I livelli in un sistema binario sono due: 0 e 1.
Si parla di logica positiva se
1 Q livello logico alto
0 Q livello logico basso
Si parla di logica negativa se
0 Q livello logico alto
1 Q livello logico basso
In elettronica, si associano ai livelli delle tensioni. Nel caso del CMOS:
- l’alimentazione (VDD) rappresenta un “1 forte”, cioè un livello di
tensione in grado di erogare qualsiasi corrente.
- la massa (GND) rappresenta uno “0 forte”, cioè il livello di tensione in
grado di assorbire qualsiasi corrente
(equivalentemente: VDD e GND presentano una resistenza che tende a 0).
Se il circuito viene alimentato tra due generiche tensioni VDD e VSS, si avrà
1 QVDD, 0 QVSS.
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Livelli logici e transistori MOS come interruttori
NMOS
PMOS
Il livello logico 1 trasmesso da un NMOS è un livello DEBOLE.
Il livello logico 0 trasmesso da un PMOS è un livello DEBOLE.
(Nota: il nodo di uscita può raggiungere la tensione massima o minima indicata
compatibilmente con il carico ad esso connesso)
NMOS con VGS=0 V presenta alta impedenza (´ ∞) tra i morsetti S e D
PMOS con VGS=VDD presenta alta impedenza (´∞) tra i morsetti S e D
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Invertitori
PMOS
NMOS
Il nodo di uscita assume i valori GND e VDD perché uno dei due
MOS impone un valore logico forte, mentre l’altro si interdice.
Altre porte combinatorie
Ricaviamo per combinazioni di più MOS la funzione logica equivalente.
Per ogni struttura, l’interruttore equivalente sarà chiuso (o ON) se esiste un
cammino conduttivo tra i terminali.
La funzione risultante assume valore 1 per interruttore ON.
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Osservazione:
- AND tra out e GND realizzata tramite NMOS = NAND;
- OR tra out e GND realizzata tramite NMOS = NOR;
- le funzioni realizzate con i PMOS (connesse a VDD, perché trasferiscono
bene l’1 logico) rimangono invariate.
Quindi:
La parte PMOS e la parte NMOS risultano complementari: cammini paralleli
si trasformano in cammini serie.
Le porte invertenti sono molto compatte in CMOS. E’ possibile costruire
porte NAND e NOR a più ingressi.
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Porte combinatorie più complesse
PMOS
NMOS
La corretta implementazione della funzione logica dipende da:
- posizione interruttori
- dimensionamento interruttori
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Giovanni Vito Persiano
Facoltà di Ingegneria
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Porta di trasferimento (transfer gate)
Per trasferire sia uno ‘0’ sia un ‘1’ logico (valore non prevedibile a priori)
l’utilizzo di un solo NMOS o PMOS non trasferisce entrambi i valori “forti”.
Si utilizzano i due interruttori al silicio in parallelo (attenzione ai comandi)
per s = 0 i transistori sono entrambi spenti
s = 1 i transistori sono entrambi accesi
il valore x = 0 viene trasferito bene dal transistore NMOS
il valore x = 1 viene trasferito bene dal transistore PMOS
Il componente è simmetrico (messo in evidenza dal terzo simbolo)
Ulteriore utilizzo: per s = 0, y è in condizione di alta impedenza
(è isolato e può essere comandato da altri circuiti)
Attenzione: doppio interruttore = più area (2 MOS, segnali di comando)
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Multiplexer
Realizzazione mediante transfer gates
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
EXOR (EXclusive OR)
EXNOR o XNOR(EXclusive NOR)
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Generatore di funzioni booleane
out
P1
P2
P3
P4
AND(a,b)
1
0
0
0
OR(a,b)
1
1
1
0
NAND(a,b)
0
1
1
1
NOR(a,b)
0
0
0
1
XOR(a,b)
0
1
1
0
XNOR(a,b)
1
0
0
1
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Giovanni Vito Persiano
Facoltà di Ingegneria
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Invertitore tristate
per en = 1 si comporta come un invertitore
per en = 0
l’uscita è ad alta impedenza
- Più lento del semplice invertitore, a parità di dimensioni
Multiplexer con inversione
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Facoltà di Ingegneria
Trigger di Schmitt in CMOS
- Differenti soglie sul fronte di salita e sul fronte di discesa
- Soglie funzione dei parametri circuitali e di VDD
- A livello elettrico, non è, a rigore, una porta combinatoria
Giovanni Vito Persiano
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Giovanni Vito Persiano
Facoltà di Ingegneria
Corso di Circuiti e Sistemi VLSI
Università degli Studi del Sannio
Giovanni Vito Persiano
Facoltà di Ingegneria
Corso di Circuiti e Sistemi VLSI
