Universit`a di Pisa Progetto di un moltiplicatore analogico CMOS

Università di Pisa
Facoltà di Ingegneria
Corso di Laurea in Ingegneria Elettronica
Tesi di Laurea Specialistica
Progetto di un moltiplicatore
analogico CMOS
Candidato:
Marco Sammartano
Relatore:
Prof. Paolo Bruschi
Correlatore:
Ing. Michele Dei
Anno Accademico 2006/2007
.
.
Alla mia famiglia
che tanto mi è mancata
in questi lunghi anni...
Indice
Indice
iii
Introduzione
v
1 Moltiplicatori analogici
1
1.1
Principi di funzionamento . . . . . . . . . . . . . . . . . . . .
3
1.1.1
Moltiplicatori realizzati con transconduttori lineari . .
4
1.1.2
Moltiplicatore logaritmico . . . . . . . . . . . . . . . .
6
1.2
Applicazioni comuni dei moltiplicatori . . . . . . . . . . . . .
8
1.3
La cella di Gilbert
1.4
Moltiplicatori MOSFET . . . . . . . . . . . . . . . . . . . . . 21
1.5
. . . . . . . . . . . . . . . . . . . . . . . . 17
1.4.1
Architetture elementari
. . . . . . . . . . . . . . . . . 24
1.4.2
Moltiplicatori in zona lineare . . . . . . . . . . . . . . . 27
1.4.3
Moltiplicatori in zona di saturazione . . . . . . . . . . 32
Circuiti commerciali . . . . . . . . . . . . . . . . . . . . . . . 40
2 Moltiplicatore
43
2.1
Principio di funzionamento . . . . . . . . . . . . . . . . . . . . 45
2.2
Tecnica di linearizzazione del Gm1Gm2 . . . . . . . . . . . . . 50
2.3
Lo splitter di corrente . . . . . . . . . . . . . . . . . . . . . . . 55
2.3.1
Test dello Splitter di corrente . . . . . . . . . . . . . . 63
2.4
Transconduttore lineare . . . . . . . . . . . . . . . . . . . . . 67
2.5
Stadio di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . 79
2.6
Circuito di bias . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3 Progetto del Test Chip
3.1
88
Risultati delle simulazioni del Moltiplicatore . . . . . . . . . . 89
Indice
iv
3.2
Organizzazione della Top cell . . . . . . . . . . . . . . . . . . 98
3.2.1
Rete di calibrazione della correte Ir . . . . . . . . . . . 100
3.2.2
Rete di calibrazione della molteplicità della seconda
coppia differenziale . . . . . . . . . . . . . . . . . . . . 102
3.2.3
3.3
Schema completo della cella da realizzare . . . . . . . . 106
Realizzazione del layout . . . . . . . . . . . . . . . . . . . . . 108
3.3.1
Layout dello splitter di corrente . . . . . . . . . . . . . 112
3.3.2
Layout catena di bias . . . . . . . . . . . . . . . . . . . 116
3.3.3
Layout della sezione di uscita del moltiplicatore . . . . 118
3.3.4
Layout transconduttore lineare . . . . . . . . . . . . . 118
3.3.5
Layout della cella completa . . . . . . . . . . . . . . . 119
Conclusioni
121
Codice Matlab per lo studio della linearizzazione della caratteristica Gm1Gm2
Bibliografia
123
127
Introduzione
L’elaborazione dell’informazione è realizzata attualmente in prevalenza per
via digitale: in genere la tendenza è quella di trovare circuiti puramente analogici soltanto in determinate applicazioni in cui non se ne può fare a meno.
Esiste infatti un’aforisma della progettazione elettronica che raccomanda di
adottare la soluzione analogica soltanto nei casi in cui la soluzione digitale
non può sopperire alle specifiche di un’applicazione. Esistono tuttavia alcune
applicazioni in cui l’approccio analogico è saldamente affermato, sia a causa
delle prestazioni richieste al circuito (velocità, potenza dissipata, area) non
raggiungibili da un sistema digitale, sia per le caratteristiche intrinseche della
funzione stessa da realizzare, per esempio l’amplificazione. In particolare un
sistema di qualsiasi tipo presenta la necessità di interfacciarsi con il mondo
esterno attraverso sistemi di trasmissione, sensori e attuatori. La presenza di
interfacce analogiche garantisce al sistema la possibilità di comunicare con
l’esterno e di rendere disponibili le funzionalità necessarie. Circuiti analogici
di questo tipo sono sempre più comuni nei cosiddetti SOC (System On Chip)
e nei SOP (System On Package), ovvero sistemi che contengono sullo stesso
chip o nello stesso package sensori, elettronica per il condizionamento del
segnale e circuiti VLSI digitali. Aumenta quindi la richiesta di circuiti che
implementino funzioni basilari come la moltiplicazione analogica di segnali, che siano completamente integrati e che, preferibilmente, siano progettati
per processi CMOS, in modo da permettere l’integrazione simultanea di celle
analogiche e digitali senza un aggravio in termini di costo.
La moltiplicazione analogica è una delle operazioni più importanti dell’elaborazione analogica real time ed è una funzione indispensabile per il condizionamento non lineare del segnale. L’obiettivo di questa tesi è quello di
presentare il progetto di un moltiplicatore analogico a quattro quadranti in
tecnologia CMOS basato su un principio di funzionamento originale. Questo
Introduzione
vi
principio è la linearità della caratteristica del prodotto delle transconduttanze, in funzione della la corrente di polarizzazione, di due coppie differenziali
CMOS poste in cascata. Il blocco base del moltiplicatore, denominato splitter di corrente, è costituito da due stadi differenziali in cascata. Combinando
opportunamente le correnti di uscita di due splitter di corrente, si ottiene
una caratteristica proporzionale al prodotto della corrente e della tensione di
ingresso. Il circuito è stato completato con un transconduttore lineare, per
avere entrambi gli ingressi in tensione, ed è stata aggiunta una rete, composta
da specchi di corrente a larga dinamica, per effetture le operazioni necessarie
sulle correnti ed ottenere un’uscita del moltiplicatore single-ended in tensione . Un circuito ausiliario di bias è stato poi sviluppato per generare tutte
le correnti e le tensioni di riferimento necessarie per il funzionamento delle
varie parti del sistema.
Nel Capitolo 1 verrà fatta una introduzione all’operazione di moltiplicazione analogica fra segnali, facendo una panoramica di alcune applicazioni di
uso comune. Il moltiplicatore non è utile solamente dal punto di vista computazionale per realizzare semplici moltiplicazioni e divisioni di segnali ma
può essere anche utile nei sistemi di comunicazione per la modulazione e
demodulazione dei segnali, in filtri a tempo continuo, e nei processi di controllo industriali. Verranno presentate alcune topologie elementari presenti
in letteratura ponendo maggiore attenzione alle soluzioni CMOS sia per il
caso particolare presentato sia per l’importanza che questa tecnologia ricopre
nell’ambito della progettazione di circuiti integrati. Per quanto riguarda la
tecnologia bipolare è stata presentata la cella di Gilbert come circuito che,
oltre alla notevole rilevanza storica, è la topologia di riferimento degli attuali
circuiti moltiplicatori/divisori ad elevate prestazioni che si trovano in commercio.
Nel Capitolo 2 verrà presentato il principio di funzionamento del moltiplicatore e lo sviluppo del circuito current splitter con un’accurata descrizione del
metodo di sintesi adottato per ottenere una caratteristica lineare del circuito.
Verranno di seguito sottolineate alcune soluzioni adottate per compensare
gli effetti delle derive termiche sul circuito. Nello stesso capitolo verranno
presentati i progetti del transconduttore lineare, della rete di uscita del moltiplicatore e del circuito ausiliario di bias.
Introduzione
vii
Nel Capitolo 3 verranno mostrati i risultati delle simulazioni effettuate sul
circuito moltiplicatore. Verrà presentata la pianificazione della cella di test,
con l’aggiunta di una rete di calibrazione degli splitter con lo scopo di studiare attraverso i test effettuati in futuro la tecnica di linearizzazione adottata.
Infine verrà presentato il layout di tutto il sistema con la descrizione di tutte
le precauzioni prese nei confronti di tutti i punti deboli del circuito. Per questo progetto è stato utilizzato il processo BCD6s della ST-Microelectronics.
Allo scopo di presentare un lavoro compatibile con processi CMOS standard,
il progetto è stato realizzato utilizzando solo la libreria di processo caratterizzata da una tensione di alimentazione di 3.3V e sono stati utilizzati solo quei
componenti che si possono ritrovare in un processo CMOS digitale standard.