Logiche e Memorie CMOS: dalla microelettronica alla nanoelettronica
annuncio pubblicitario
Università degli Studi di Milano - Bicocca I Nuovi Materiali nella Nanoelettronica Paolo Cappelletti STMicroelectronics Milano, 25.10.2004 Central R&D Mercato dei Semiconduttori SC Market % Growth SC Market $ Billions 1000 Internet Portable Office PC Main Frame 75% Convergence Home PC C.T.V. VCR Defense 100 50% 10 25% 1 0% SC Current Market Trend Line +15% all’anno per 40 anni; ~220B$ nel 2004 Central R&D P.Cappelletti, 25.10.2004 3 0 1 0 0 2 2 0 9 9 7 1 9 9 5 1 9 9 3 9 9 1 1 1 9 9 1 9 9 8 7 1 9 8 5 9 8 1 1 9 8 3 1 1 9 8 9 1 9 7 7 1 9 7 5 1 9 7 3 1 9 7 1 9 7 1 1 9 6 9 7 1 9 6 5 9 6 1 1 9 6 1 9 6 1 9 5 1 9 1 3 -25% 9 0 Source : WSTS, ST L’Impatto Economico Globale y Internet service providers y Giochi 5000B€ y Operatori telefonici y Trasmissioni Radio/Tv Auto Automazione industriale Elettromedicale Difesa Spazio y Industria Elettronica 800B€ y Industria Microelettronica Central R&D 141B€ P.Cappelletti, 25.10.2004 L’evoluzione della Microelettronica… 1.E+09 256M 64M 1.E+08 16M Transistors 1.E+07 4M 1M 1.E+06 256K 1.E+05 1.E+04 1.E+03 1.E+02 1965 64K 4K 1K 4004 1970 Pentium 4 Pentium III Pentium II Pentium 486 286 386 8086 8080 8008 1975 1980 1985 YEAR Central R&D 512M P.Cappelletti, 25.10.2004 1990 1995 2000 2005 1000 130 100 90 65 45 32 22 MPU gate length 16 10 1 2000 Central R&D 2005 2010 P.Cappelletti, 25.10.2004 2015 2020 NANOTECHNOLOGY T ecn o lo g y g en eratio n (n m ) …continua, nella Nanoelettronica! 45nm 30nm Slim Spacers NiSi 30 nm 16nm il transistore MOS planare è scalabile almeno fino a 10-15nm… Central R&D P.Cappelletti, 25.10.2004 1000 130 100 90 65 45 32 22 MPU gate length 16 10 Evolutionary CMOS 1 2000 2005 Classical Architecture New Materials Central R&D Revolutionary CMOS 2010 2015 New Architectures New Materials Quantum Corrections P.Cappelletti, 25.10.2004 Exotic NANOTECHNOLOGY T ecn o lo g y g en eratio n (n m ) … ma serve più innovazione! 2020 Quantum structures Non CMOS Nuovi Materiali Strained Si-Ge, SOI Dielettrici ad alto k Dielettrici porosi Dielettrici a basso k, Rame Saliciuri (Ti, Co, Ni, Pt?), Tungsteno Barriere(Ti, TiN, Wti, TaN), Siliciuro di Tungsteno Silicio, Ossido, Nitruro, Alluminio 0.6 1.5 1.0 250 350 120 180 Central R&D 90 nanometri micron P.Cappelletti, 25.10.2004 32 65 45 25 130nm Flash Technology SEM section along Bit Line TEM section along Word Line 256Mb 1.8V Multibank 2 bit/cell 0.16 um2 Memory Cell Central R&D P.Cappelletti, 25.10.2004 130nm Flash Memory Cell Cross-Section Central R&D P.Cappelletti, 25.10.2004 130nm Flash Memory Cell Cross-Section Al Ti / TiN W SiO2 CoSi2 SiO2 Si3N4 Si3N4 Poly-crystal Si SiO2 Si crystal Central R&D P.Cappelletti, 25.10.2004 90nm Flash Technology 128Mb 1.8V Multibank 0.08 um2 Memory Cell Central R&D P.Cappelletti, 25.10.2004 90nm Flash Technology Interconnessioni in Rame 128Mb 1.8V Multibank 0.08 um2 Memory Cell Central R&D P.Cappelletti, 25.10.2004 Ultra Thin Gate Oxide: High K Oxide High K Oxide (HfO2) Gate Oxide (SiO2) 1.6 nm 2nm HfO2 1.2nm SiO2 0.8 nm Central R&D P.Cappelletti, 25.10.2004 Phase Change Memory Amorphous Poly-crystalline Storing mechanism High Resistivity Low Resistivity • Amorphous/poly-crystal phases Sensing mechanism I • Resistance change V Tm RESET Tx Central R&D SET Writing mechanism • Joule effect due to current flow P.Cappelletti, 25.10.2004 Calcogenuri IVA VA VIA C N O F Si P 1970 Xerografy 1990 DVD-RW CD-RW 2000 Memories S Cl Ge As Se Br Sn Sb Te I Pb Bi Po Central R&D P.Cappelletti, 25.10.2004 Memorie a Cambiamento di Fase Ge2Sb2Te5 chalcogenide alloy crystalline CRYSTALLINE Current amorphous "1" AMORPHOUS "0" resistive electrode Vread I Voltage Quenching: Crystalline => Amorphous Slow cooling: Amorphous => Crystalline 300ns Central R&D P.Cappelletti, 25.10.2004 t Memorie a Cambiamento di Fase Cu GST 180nm CMOS technology 0.32um2 cell size 8Mb Test Chip / BJT-type PCM Cell Central R&D P.Cappelletti, 25.10.2004 Laboratorio MDM (Materiali e Dispositivi per la Microlettronica) Laboratorio Nazionale dell’INFM Nato nel 1996 dalla collaborazione tra l’Istituto Nazionale di Fisica della Materia e STMicroelectronics Realizzato in spazi messi a disposizione da ST nella propria sede di Agrate Brianza Dedicato allo sviluppo di nuovi materiali e di metodi analitici di interesse nel campo della microlettronica Central R&D P.Cappelletti, 25.10.2004 MDM - Risorse Staff: 25 persone Direttore: Marco Fanciulli Ricercatori: 8 ricercatori, 3 post-docs, 2 PhD, 5 post-Laurea, 3 studenti Personale tecnico e di segreteria: 3 persone Dotazione Strumentale Processo: 350m2 (area laboratorio) con una camera pulita in classe 1000 e attrezzature di crescita (ALD & MBE), processo e litografia ottica Caratterizzazione: XRR, XRD, SPM, UHV-SPM Raman, FTIR, EPR, Mossbauer, caratterizzazione elettrica, IETS, IPE, XPS, LEIS, TOF-SIMS, SEM Dotazione Finanziaria Annua: ~1,25 Milioni di Euro (20% ST, 30% INFM, 50% progetti di ricerca finanziati UE o nazionali) Central R&D P.Cappelletti, 25.10.2004 MDM – Linee di Ricerca • Materiali per dispositivi CMOS ultra-scalati • • • • High-k Dielectrics Substrates (Si, SiGe, Ge, III-V) Low-k Dielectrics Interconnections (Silicides, Cu) • Materiali e processi per nuove memorie non-volatili • Nanoclusters in SiO2 • Phase Change NVM • Tecniche avanzate di caratterizzazione e nuovi dispositivi • • • • Electron Spin Resonance and Quantum Computing Spintronics Organic semiconductor based devices Neuroelectronics Central R&D P.Cappelletti, 25.10.2004 High K Oxide HfO2 deposited by Atomic Layer Deposition 10000 0.8 t HfCl4+HF(O Bu)2(mmp)2 5000 HfCl4+H2O 0 10 20 30 0.6 C/Cox Intensity (arb. units) 1.0 10 nm HfO2 HfCl4+mmp2 HfCl4+H2O theor 0.4 ∆VFB 0.2 40 50 60 Two Theta (°) 70 80 90 0.0 -3.0 -2.5 -2.0 -1.5 -1.0 BIAS(V) rms 0.2 nm Central R&D rms 0.8 nm P.Cappelletti, 25.10.2004 -0.5 0.0 0.5 1.0 Si nanocrystals in SiO2 for advanced NVM TOF-SIMS depth profiling: Development of a methodology to characterize nanocrystals dox Si implantation followed by thermal annealing 5 nm Bw 7 nm dt 10 nm Poly-Si Poly-Si SiO2 Si Si • define the position the nanoclusters in the SiO2 layer defineofthe position of the nanoclusters in the SiO2 layer Central R&D P.Cappelletti, 25.10.2004 Conclusioni L’evoluzione dell’integrazione su silicio continua: la nanoelettronica è la più pervasiva e la più importante nanotecnologia Quanto più la tecnologia si spinge verso i limiti fisici dei dispositivi e dei materiali, tanto più decisivo è l’apporto della ricerca e dell’innovazione Il ruolo dei materiali innovativi è e sarà sempre più determinante nello sviluppo della nanoelettronica Central R&D P.Cappelletti, 25.10.2004
