caricato da Utente2496

CONVERTITORI ANALOGICO DIGITALI E DIGITALI ANALOGICO

annuncio pubblicitario
quinta
GLI AZIONAMENTI
1.
2.
3.
4.
5.
6.
7.
8.
ADC /DAC
L’AZIONAMENTO
ELEMENTI DI PROGETTO DEI CIRCUITI DI POTENZA
APPROFONDIMENTO SULLE ARMONICHE
COMPONENTI ELETTRONICI DI POTENZA
CONVERTITORI
CLASSIFICAZIONE DEGLI AZIONAMENTI
DINAMICA DEL MOTO
ADC /DAC
•
Rappresentazione digitale di grandezze analogiche
• Conversione A/D: campionamento, quantizzazione, codifica)
• Parametri fonfdamentali
• Sample/Hold
• Configurazione base
• Interfacciamento con il microprocessore
• Tipi di ADC ADC: Flash (o parallelo), approsimazioni successive.
• Conversione D/A
•
Filtro di ricostruzione
• Tipi di DAC:a resistori pesati, a rete a scala
Rappresentazione digitale di grandezze analogiche
Vi sono molti casi in cui, per ragioni tecnologiche o pratiche, si vuole trattare o rappresentare una grandezza
analogica, come se fosse digitale. La digitalizzazione di una grandezza
analogica
è indispensabile quando si
vuole elaborare la grandezza per mezzo di un calcolatore. I computer infatti sono in grado di elaborare valori numerici,
ma non grandezze analogiche.
La conversione di una grandezza analogica in digitale prende conversione analogico-digitale.
Viceversa accade spesso che si voglia controllare per mezzo di un computer l'andamento di una grandezza
analogica. In questo secondo caso sarà necessario trasformare i dati numerici del computer in valori analogici e
si parla di conversione digitale analogica
Nel caso di un ADC l’ingresso e un valore analogico e l’'uscita (OUT) è di solito un valore binario a più bit. Viceversa nel
caso del DAC, l'ingresso è un valore numerico binario, mentre l'uscita è una tensione analogica (o, in alcuni casi,
una corrente).
Conversione analogico-digitale
I segnali digitali godono di alcuni importanti pregi nei confronti di quelli analogici:
- maggiore immunità ai disturbi
- si possono elaborare piu facilmente
- si possono registrare in modo piu fedele e stabile
La sequenza di valori numerici prodotta in uscita dal convertitore analogico-digitale è generalmente una sequenza di
numeri binari, direttamente utilizzabili da un elaboratore elettronico.
Per effettuare correttamente la conversione da una grandezza analogica (es. una tensione) a un valore numerico
digitale è necessario stabilire:
1. con
quale
frequenza
(tempo) si vuole campionare il valore della grandezza analogica (campionamento:
trasformazione della grandezza analogica in una grandezza discretizzata)
2. con quanti
livelli (precisione) si vuole suddividere i valori assunti dalla grandezza analogica (quantizzazione)
3. Con quale modo si vuole trasformare i valori campionati in valori numerici (codifica)
Il convertitore analogico-digitale esegue le tre operazioni in
sequenza: partendo da un segnale analogico continuo, lo trasforma
dapprima in un segnale sempre analogico ma campionato nel tempo; il
segnale campionato viene quindi suddiviso in livelli e infine i livelli
di tensione vengono convertiti in valori numerici.
Il
campionamento
serve
per
discretizzare
le variazioni nel tempo della grandezza analogica, cioè per
trasformarla in una grandezza che varia solo in corrispondenza di determinati istanti di tempo. Campionare
una
grandezza
analogica
significa trasformarla in un'altra grandezza, la quale però non varia più con
continuità nel tempo, ma solo in corrispondenza di determinati istanti prefissati.
Si definisce periodo di campionamento (Tcamp)
il tempo che passa fra l'acquisizione di un campione
e l'altro. La frequenza di campionamento è
semplicemente
il
reciproco
del
periodo
di
campionamento (fcamp = 1/Tcamp).
Più
breve
sarà
il
periodo
frequenza
di
campionamento)
originale.
di campionamento (e più elevata, di conseguenza, la
più
il
segnale campionato assomiglierà al segnale
La scelta del periodo di campionamento dovrà dunque essere in generale un
compromesso fra la necessità di riprodurre il più fedelmente possibile il segnale e i problemi
tecnologici derivanti dal numero eccessivo di campioni da trattare e dalla rapidità del
campionamento stesso.
In generale il campionamento di una grandezza
analogica è ottimale se non comporta perdita di
informazioni, ovvero se è possibile ricostruire
perfettamente la grandezza analogica originaria a
partire dai suoi campioni.
In generale è possibile campionare e ricostruire fedelmente u n se gn a le a partire da
campioni, solo se lo stesso con un numero limitato di armoniche che cadono entro una
determinata banda di frequenze ( il segnale di partenza deve avere ha
una
banda
limitata)
Teorema del campionamento (di Nyquist- Shannon) applicato a una sinusoide
• Il teorema del campionamento (o teorema di
Nyquist-Shannon)
afferma
che,
per campionare
correttamente (senza perdita di informazioni) un segnale a banda limitata, è sufficiente campionarlo con una
frequenza di campionamento pari almeno al doppio della massima frequenza del segnale detta anche con frequenza di
Nysquits
• Nel caso di un campionamento ideale effettuato con l’impulso delta di Dirac lo spettro
alle basse frequenze (fmax = 500 Hz) è identico allo spettro del segnale originario
del
segnale
campionato.
• Nella pratica non è possibile campionare un segnale in questo modo, ma bisogna sempre usare impulsi di
campionamento aventi una certa durata. La figura seguente mostra le differenze fra il campionamento ideale e i
campionamenti reali di un segnale:
In questo caso lo spettro del segnale campionato cambia rispetto al
caso ideale, per il fatto che le diverse repliche dello spettro del
segnale originario hanno
via
via
un'ampiezza
decrescente
all'aumentare della frequenza
In base allo spettro del segnale campionato, sarà possibile
ricostruire
perfettamente
il
segnale originario
utilizzando un filtro passa-basso, in grado di filtrare le armoniche fino a 500 Hz , eliminando tutte le armoniche a
frequenza superiore
(che
sono
state
prodotte
dal campionamento).
• Dimostrazione del Teorema del Campionamento
• Il filtro deve avere una banda passante con guadagno costante fino a fmax (massima frequenza del segnale) e deve
avere una banda oscura (con guadagno zero) sopra a fcamp-fmax (2000-1500 = 500 Hz, nel nostro caso).
• La condizione precedente può essere verificata solo se fcamp-fmax≥ fmax, cioè se fcamp≥ 2fmax, che è la
condizione espressa dal teorema di Shannon.
• Il teorema di Shannon è puramente teorico in quanto occorrerebbe un filtro passa-basso ideale (cioè a pendenza
infinita) per ricostruire esattamente il segnali inoltre i segnali reali non hanno una banda limitata e perciò non è
generalmente possibile individuare nel loro spettro una frequenza massima.
• Ne consegue:
• 1. per ricostruire
fedelmente
un
segnale
campionato occorre un filtro passa-basso in grado di estrarre le
componenti
spettrali
a
bassa-frequenza
(che corrispondono allo spettro del segnale originale), eliminando
completamente le componenti spurie (cioè indesiderate) prodotte dal campionamento.
Per questa ragione il campionamento non viene mai fatto alla
frequenza di Nyquist, ma sempre usando frequenze convenientemente
superiori, in modo da aumentare la separazione fra le due parti dello
spettro del segnale campionato. (4.5 volte la fmax).
In questo modo, anche usando un filtro reale (non a pendenza
infinita), è possibile separare la parte utile dello spettro da quella che
deve essere eliminata.
2. I segnali reali non hanno una banda limitata. Per
esempio un'onda quadra ha uno spettro composto
da infinite armoniche e dunque non è possibile
individuare in esso una frequenza massima.
Poiche l’ampiezza delle armoniche del segnale diminuisce all’aumentare della frequenza dell’armonica secondo la legge 1/n
(n ordine dell’armonica). E possibile considerare solo le armoniche significative (fino alla 5, 7 armonica) in quanto quelle
che si trascurano non influenzano la forma del segnale
3. Aliasing il campionamento di un segnale
produce
un
segnale
campionato
il
cui spettro è composto da diverse repliche del segnale
originale, repliche collocate a frequenze multiple della frequenza di
campionamento.
Se la banda non è limitata le frequenze alte delle repliche si sovrappongono
interferendo fra di loto impedendo la ricostruziione corretta del segnale
Filtro anti aliasing: L’aliasing si elimina filtrando il segnale
prima del campionamento con un fitro passa basso detto di
anti-alising
con frequenza di taglio pari a 5 Khz ( onda
quadra con frequenza di 50
hz; si considerano le
prime 100 armoniche)
che trasforma il segnale in uno
a banda limitata
Quantizzazione
La grandezza campionata, a partire dal segnale originario, è ancora una grandezza analogica, che può assumere
infiniti valori che si possono delimitare all'interno di un certo intervallo di dimensioni non troppo grandi.
In questo modo si limitano il numero di valori che la grandezza può assumere.
Questa operazione introduce naturalmente un errore, che sarà però tanto più piccolo quanto maggiori saranno i valori
usati nella quantizzazione
La quantizzazione, a differenza del processo di campionamento teorico, introduce sempre
un'approssimazione e dunque un errore sul segnale
In pratica l'intervallo di valori viene suddiviso in un numero
quantizzazione) tutti di ampiezza uguale a un quanto.
N
di
intervalli
uguali
(detti
intervalli
o livelli
di
Per ridurre l’errore di quantizzazione esistono due tipi di quantizzazione:
non silenziata che prevede che il campo sia suddiviso in un numero pari di
intervalli di
uguale ampiezza dei
quali una coppia (quella centrale) abbia come estremo comune lo zero.
- silenziata, in cui la distribuzione degli intervalli è in questo
caso
asimmetrica,
dal momento che il
numero di intervalli negativi è
superiore a quello
degli intervalli
positivi.
Che richiedono codici diversi
segnali unipolari o bipolari
(binari, complemento a due,
modulo e
segno, Gray, BCD) a seconda che si utilizzino
A tale scopo Si definisce con quanto il rapporto fra Voltage Full Scale Range (intervallo di tensione
di fondo
scala: se tensione analogica varia fra -2 e +10V, il VFSR sarà pari a 12V)
e il numero N di valori di quantizzazione
Q = VFSR/N
Si ha un un errore di quantizzazione
all’ADC
se la tensione analogica ricostruita dal DAC e diversa da quella che si ha in ingresso
Si definisce con errore massimo di quantizzazione come il massimo errore di approssimazione ; tale errore, scegliendo di
approssimare i valori con il punto centrale di ogni intervallo è pari alla meta del quanto
Emaxquantizzazione = Q/2
Unendo le formule del Quanto Q con L’errore di quantizzazione si ottiene
VFSR/2N = Q/2
La formula evidenzia che per ridurre l'errore di quantizzazione è possibile
 aumentare il numero di livelli N
 ridurre l'intervallo di tensione di fondo scala VFSR
:
agire in due modi:
Quanto e numero di bit L = 2 ^M
Poichè l'ampiezza dei singoli intervalli (quanto) è legata al numero di intervalli N e alla tensione di fondo scala
VFSR dalla relazione
Risoluzione = Delta V= Q = VFSR/N = VFSR/2n dove n è ll numero di bit
Emax = ∆V/2
Emaxquantizzazione = Q/2 =VFSR/2n+1
Come si può osservare l'errore di quantizzazione, che può essere considerato come un rumore casuale che si
sovrappone al segnale utile, diminuisce all'aumentare del numero di bit n del convertitore.
Spesso l'errore di quantizzazione viene espresso come percentuale della VFSR, nel seguente modo:
•
Emax = VFSR /2^(n+1)
EMAX% = 100/2^(n+1)
L'errore di quantizzazione può essere assimilato a una var iabile
Vefficacerumore = Q/ 𝟏𝟐
casuale a valor medio nullo e con valore efficace:
Veffsegnale = VFSR/ 𝟐 𝟐
E possibile definire il rapporto segnale rumore espresso in dB
SNFR = 20log(Vefs/Vefr) = 1,76 + 6,02 N = SNR ≈ 6 * N numero di bit

Esempio 1
Range compreso tra 0 e 10 volt (VFSR = 10V)
 Risoluzione dell'ADC di 12 bit: 212 = 4096 livelli di
quantizzazione
 Quanto = 10 V / 4096 = 0,00244 V = 2,44 mV
 Errore di quantizzazione = Q/2 = 1,22 mV
 Errore di quantizzazione percentuale = 100/213 =
0,012%

Codifica binaria di una tensione quantizzata
Per terminare il processo di conversione da analogico a digitale l’intervallo di quantizzazione si deve trasformare in un
numero. Il passaggio da intervallo di quantizzazione a valore numerico viene detto codifica.
Per ragioni pratiche, dovute all'uso di dispositivi elettronici e di calcolatori, la codifica numerica avviene sempre
in codice binario, cioè usando le sole cifre 0 e 1 (bit).
In pratica ad ogni intervallo di quantizzazione viene associata una combinazione di cifre binarie in base alla codifica
utilizzata.
•
La codifica comunemente usata per i segnali unipolari, cioè quelli sempre positivi è il codice binario naturale che
consiste nel far corrispondere ad ogni intervallo di quantizzazione un numero binario progressivo, si hanno poi codifiche
per segnali bipolario, BCD, Gray ecc..
Parametri fondamentali
I parametri piu importanti che caratterizzano il funzionamento di un convertitore AD reale sono:
 il numero di bit (risoluzione)
 Il tempo di conversione
In un convertitore analogico-digitale, la risoluzione è la minima variazione di tensione che il convertitore è in
grado di convertire. Essa dunque coincide con quello che abbiamo definito quanto di conversione (Q).
Un altro termine usato spesso nei manuali tecnici e la
sigla LSB (bit meno significativo: quello che
ha peso
minore) e la sigla MSB (bit piu significativ; l’LSB è un modo
equivalente per definire il quanto di conversione.
In generale dunque si avrà:
LSB = Q = VFSR/2n
Equantizzazione = LSB/2
Un altro parametro fondamentale per valutare le prestazione di un convertitore ADC è il suo tempo di conversione
(conversion time). In pratica il tempo di conversione è una misura di quanto tempo impiega il convertitore per
effettuare una singola conversione.
• Tale tempo è molto variabile a seconda del tipo di convertitore utilizzato (e del suo prezzo!). Nella pratica si va da
convertitori "lenti", con tempo di conversione intorno a qualche millesimo di secondo, a convertitori ultra veloci che
arrivano ad alcuni nanosecondi di tempo di conversione.
• Il tempo di conversione di un ADC è importante poiché il suo valore limita la massima frequenza di
campionamento che è possibile usare con quel dato convertitore.
• Infatti
il
Tcampionamento =1/fcampionamento deve
conversione del convertitore:
• Tcampionamento
•
essere
necessariamente
maggiore
del
tempo di
< Tconversione
con un tempo mimimo di conversione pari a un micros
• Fmaxcampionamento = 1/Tconversione = 1 MH
• Per eseguire correttamente una conversione A/D la tensione d’ingresso non deve cambiare valore durante la
conversione;
il problema si verifica quando il segnale
da convertire cambia con una velocità maggiore
del tempo impiegato dal convertitore per convertirlo.
• La conversione avviene senza un errore apprezzabile a condizione che ci siano piccole variazioni del segnale di ingresso
durante la conversione e che il segnale sia lento per poter essere "misurato" con la precisione richiesta durante il tempo di
conversione
•
Sample and hold
Quando il convertitore è troppo lento rispetto alla variazione del segnale da convertire, ovvero quando la seguente
diseguaglianza non e verificata
fmax <= 1/2n *Tc*n
•
Si inserisce un circuito Sample
and Hold (campionamento e e mantenimento)
che "congela" la tensione da
convertire per tutta la durata del periodo di campionamento, in modo tale che l 'ADC abbia il tempo di effettuare una
conversione corretta.
Ovviamente la frequenza di campionamento del S&H coincide con la frequenza
di campionamento dell'ADC.
Durante la fase di sample l'interruttore viene chiuso (on) e il condensatore si
carica a un valore di tensione uguale a V1.
Durante la fase di hold l'interruttore è aperto (off) e il condensatore mantiene
una tensione costante che, attraverso il secondo buffer, viene riportata sull'uscita
V2.
Il tempo di apertura del S&H limita la massima frequenza di segnale fmax che può essere convertito, secondo
la stessa formula che abbiamo visto prima (dove ora al posto di Tcampionamento abbiamo Tapertura):
fmax = 1/2n *Ta*n
I circuiti di sample and hold commerciali possono comunemente avere tempi di apertura inferiori al nanosecondo.
Configurazione base:
A seconda dei casi il filtro anti-alias e/o il blocco di sample and hold potranno essere assenti. In altri casi invece l'ADC
potrebbe integrare al proprio interno anche tali funzioni
•
In ogni caso nei convertitori AD è sempre presente:
un campionatore
un quantizzatore
un codificatore
Multiplexing: allo scopo di convertire più segnali analogici per mezzo di un solo convertitore ADC è possibile usare un
multiplexer analogico (AMUX) a più ingressi collegato a monte del convertitore stesso. La logica di controllo seleziona
ciclicamente uno degli ingressi analogici (in figura V1, V2, V3 e V4) connettendolo all'ingresso del S&H e quindi all'ADC.
Ovviamente il convertitore dev'essere abbastanza veloce da poter eseguire la conversione di tutti i segnali in
sequenza.
In alcuni ADC il multiplexer analogico è già contenuto all'interno dell'integrato del convertitore.
ll modo più semplice per usare un convertitore AD è il cosiddetto free running
mode che consiste nel collegare direttamente l'uscita di fine conversione
(EOC) con l'ingresso di inizio conversione (SOC) del convertitore; in questo modo
al temine di ogni conversione viene avviata una nuova automaticamente
GLI ingressi CS e RD, attivi bassi, sono collegati a massa in modo da
attivare
sempre
l'integrato
e abilitarne le uscite. L'ingresso di inizio
conversione (denominato WR) è collegato direttamente con l'uscita di fine
conversione (INTR), di modo che ogni conversione terminata ne avvi un'altra.
L'interruttore in ingresso serve per avviare la prima conversione (è necessario, altrimenti la sequenza di conversioni non
inizierebbe mai).
Questa soluzione è semplice, ma presenta l'inconveniente di non poter modificare il periodo di campionamento. Inoltre il
periodo di campionamento non viene temporizzato in modo preciso, poichè dipende essenzialmente dai ritardi interni
all'ADC.
Interfacciamento con un microprocessore.
Il µP si occupa di avviare ciascuna conversione e di leggere i valori presenti sui pin
di uscita al termine di ogni conversione. Il periodo di campionamento viene in
questo caso gestito dal µP stesso (temporizzazione software) oppure tramite
hardware esterno
(temporizzazione hardware).
Gestione dello start of conversion Allo
scadere
di ogni periodo di
campionamento, il µP avvia la conversione inviando all’ADC un segnale impulsivo di
start of conversion «SOC» attraverso l’esecuzione di un istruzione
generica
inviata dal micro all’indirizzo del converitore con
lo scopo di attivare l’indirizzo
dell’ADC.
La lettura del dato convertito non può avvenire dunque immediatamente dopo l’impulso di SOC, ma occorre prima
attendere che l’ADC abbia completato la conversione.
Il modo più semplice per risolvere il problema consiste nel far eseguire al µP un ciclo di ritardo di durata
opportuna fra l’avvio della conversione e la lettura del dato convertito, Una seconda possibilita consiste nell’interrogare
ciclicamente in polling, attraverso il microprocessore la linea EOC del convertitore un ultima alternativsaconsiste nel
generare un segnale di interrupt al µP ogni volta che è terminata una acquisizione.
PIN principali
Tenendo presente che i convertitori commerciali hanno un numero maggiore di segnali di
ingresso/uscita che tali segnali sono spesso in logica negata (cioè sono attivi sul livello basso
invece che sul livello alto) e che i nomi usati sono standard si ha:
•
- Vin è il segnale analogico da convertire
-
digital
outputs
sono le uscite digitali
-
SOC (start of conversion)
-
EOC (end of conversion)
- CS (chip select) è un segnale logico che abilita il funzionamento dell'integrato;
-
-


RD è un segnale logico che abilita le uscite digitali (digital inputs) – in alcuni convertitoti viene chiamato
Output Enable (OE).
Vref+ e Vref- servono per regolare la tensione
clock è un segnale logico di clock che serve in
interne;
alcuni
convertitori
per
temporizzare
le operazioni
Vcc e -Vcc sono rispettivamente la doppia alimentazione, positiva e negativa. In alcuni ADC è presente
una singola alimentazione e un pin di massa (GROUND).
Tipi
di ADC
.
ADC Flash (o parallelo)
.
L'ADC flash è il convertitore analogico-digitale più veloce in assoluto, capace di tempi di
conversione dell'ordine
del nanosecondo. Il circuito è
composto da 9 resistenze, 7
comparatori
e
un
encoder
con
7
ingressi
e
3
uscite
Vr è la tensione di riferimento e Vi è la tensione
analogica
da convertire. La tensione
Vi è collegata sull'ingresso non invertente di tutti i comparatori. L'ingresso invertente di
ogni
comparatore è collegato invece a un diverso nodo della rete resistiva
*
Vi = Vr*((R/2)/∑R)*Vr = (1/16)*Vr
Le uscita dei comparatori sono collegate a un
encoder a priorità (priority encoder),il cui scopo è quello
di trasformare la sequenza di bit
prodotta dai
comparatori in un numero binario vero a 3 bit.
La codifica prodotta dall'encoder
tabella di fianco.
è
mostrata
nella
Poiche la velocita di conversione è limitata dalla velocità di
comparazione degli operazionali e dall’encoder e poiche un
elevato numero di bit richiederebbe un numero elevato di
resistenze con una realizzazione di conseguenza complessa
e costosa il loro utilizzo è limitato risoluzioni non troppo
elevate (max 10-12 bit).
ADC ad approssimazioni successive
Nell'ADC adapprossimazioni successive la logica di controllo è costituita da un
registro
ad approsimazioni successive (SAR) Come negli ADC a conteggio, la
conversione avviene confrontando l'uscita di un convertitore DA con la
tensione analogica da convertire. Il funzionamento è:



L'inizio della conversione viene attivato inviando al S.A.R. il segnale SOC. In questo modo nel SAR viene caricata una
parola nella quale il solo bit più significativo (MSB) è posto a 1 (tutti gli altri bit sono a zero). L'uscita del DAC, pertanto,
assume il valore corrispondente al suddetto codice.
Se Vin > VD il S.A.R. mantiene MSB a 1 e carica un altro 1 nel bit immediatamente successivo (cioè pone un 1 anche
nel bit n-1).
Se, invece Vin > VD il S.A.R. pone MSB a 0 e carica un 1 nel bit immediatamente successivo (cioè nel bit n-1).
I passi precedenti vengono ripetuti allo stesso modo per i bit successivi.
Il
tempo
di
conversione dell’ADC approssimazioni successive è costante qualunque sia il valore del
campione bit Vin. Indicando con TCK il periodo del CLOCK e con n bit il numero di Bit del convertitore, il tempo di
conversione Tconv è:
Tconv = n * TCK
Il tempo di conversione non dipende dal valore del campione Vin. Al crescere della risoluzione dell'ADC il tempo di conversione
aumenta. Tale incremento, però, può essere compensato dalla diminuzione di TCK, cioè dall'aumento della frequenza del
CLOCK. Ciò consente di ottenere tempidi conversione costanti e ragionevolmente contenuti. Per queste ragioni gli ADC ad
approssimazioni successive sono le soluzioni circuitali maggiormente considerate dai costruttori

Convertitore digitale-analogico (DAC)
Il convertitore digitale-analogico (digital analog converter o DAC) è un dispositivo in grado di convertire un valore
in una grandezza analogica. La grandezza analogica può essere, a seconda dei casi, una tensione o una corrente.
In teoria collegando un cascata un ADC con un DAC si dovrebbe avere la stessa Tensione d’ingresso; in realtà ciò non
avviene, poichè il convertitore ADC introduce sempre un errore di quantizzazione sulla tensione
analogica
di
ingresso. Tale errore di quantizzazione (pari al massimo a mezzo quanto) si ritrova nella tensione prodotta in uscita
dal DAC, che non potrà dunque essere in generale uguale alla tensione analogica originaria.
La tensione in uscita al DAC si può in generale calcolare moltiplicando il valore numerico digitale in ingresso per
l'ampiezza del quanto di conversione Q (5 0101):
Q = VFSR/N = 12/16 = 0,75 V
Vuscita= Nintervallo * Q
Per una quantizzazione silenziata
il DAC riconverte il valore digitale in una tensione
analogica corrispondente al punto centrale
dell'intervallo di quantizzazione e genera in uscita
un segnale che ha l'aspetto di un segnale
campionato con impulsi di durata uguale al
periodo di campionamento
Filtro di ricostruzione
Lo spettro del segnale prodotto in uscita dal DAC è il tipico spettro di un
segnale campionato, cioè è costituito da infinite repliche dello spettro del
segnale originario traslate in frequenza in corrispondenza dei multipli interi
della frequenza di campionamento.
Per ricostruire il segnale originario occorre un filtro passa- basso, il quale
faccia passare solo le armoniche del segnale e filtri le armoniche a
frequenza più alta introdotte dal DAC.
Tale filtro, che va collegato in uscita al DAC, deve avere una frequenza
di taglio compresa fra la massima frequenza del
segnale
fmax e
fcamp - fmax,
frequenza
della
prima
armonica introdotta dal
campionamento.






Piedinatura semplificata di un DAC
digital inputs ingressi digitali,
Vref+ e Vref- servono per impostare la tensione superiore e la tensione inferiore di fondo scala;
Vcc e -Vcc doppia alimentazione, positiva e negativa. In alcuni ADC è presente una singola alimentazione e un pin
di massa (GROUND).
Vout è la tensione analogica in uscita; a seconda dei convertitori l'uscita prodotta potrebbe essere una corrente (Iout).
LE (Latch Enable) è un segnale logico presente in alcuni DAC e che serve per congelare (latchare) i segnali
digitali di ingresso: in pratica quando LE è attivo, il DAC legge il valore digitale in ingresso; disattivando LE,
l'ultimo codice digitale rimane memorizzato nel DAC.:
L’assenza di segnali
di
temporizzazione indica che le conversioni sono attivate
binari in ingresso che avviene con una frequenza pari alla frequenza di campionamento
dal
cambiamento
dei valori
DAC
con
uscita
in
corrente
.
Se il DAC ha uscita in corrente, normalmente tale corrente
dev'essere convertita in una tensione. Per ottenere ciò può essere
sufficiente una resistenza di conversione collegata in uscita oppure
utilizzare l’uscita come convertitore corrente tensione
Principali parametri di un DAC
I principali parametri di un DAC sono i seguenti resolution (risoluzione): come nel caso dell'ADC, rappresenta il numero
di bit del convertitore.
 settling time
(tempo di assestamento): è in pratica il tempo impiegato dal DAC per effettuare una
conversione; viene misurato in base al tempo trascorso, dopo la variazione del codice di ingresso, prima che
l'uscita analogica si stabilizzi sul valore finale. Tale tempo pone
un limite alla massima frequenza di
campionamento che può essere usata con quel dato convertitore. I valori tipici vanno da
alcuni
nanosecondi
fino ad alcuni microsecondi.
 full
scale range (intervallo di fondo scala): massimo intervallo di valori per la grandezza analogica in
uscita al DAC (a seconda dei casi può essere una tensione oppure una corrente).
 codifica: è il tipo di codice usato
• Glitch
• Quando vi è una
variazione del dato binario in ingresso al DAC, si dovrebbe avere il cambiamento simultaneo di
uno o più bit d’ingresso; poiche nei casi reali non è possibile la commutazione contemporanea dei bit
durante la
transizione si generano
delle
combinazioni binarie non desiderate (spurie) che il DAC traduce in impulsi di tensione
(detti glitch) di breve durata. Tali impulsi producono
andamenti non desiderati
nella tensione di uscita al DAC.
Il problema dei glitch può essere risolto collegando in uscita al DAC un blocco di Sample
& Hold il quale "congela"
la
tensione
analogica
fra
una commutazione e
l'altra dei codici di ingresso: in pratica la tensione di uscita viene acquisita dal S&H solo
dopo che gli eventuali glitch (che hanno sempre breve durata) si sono esauriti.
Tipi di DAC
DAC a resistori pesati
Essendo tutte le resistenze uguali, l'uscita è data semplicemente dalla somma
(invertita di segno) delle tre tensioni applicate in ingresso
Vout = -R/R*V1 -R/R*V2 - R/R*V3 = -R/R (V1 + V2 + V3) = - (V1 + V2 + V3)
Con valori diversi di resistenza:
Vout = -R/2R*V1 -R/4R*V2 - R/8R*V3 = - R/R (V1/2 + V2/4 + V3/8) =
- (V1/2 + V2/4 + V3/8)
Questo tipo di somma viene detta "pesata" in quanto ogni ingresso viene moltiplicato (pesato) per un coefficiente
(peso) diverso. I valori dei pesi non sono stati scelti a caso, ma corrispondono al peso di ogni bit in un numero
binario a tre bit.
L'uscita Vout risulta in questo modo proporzionale al numero binario impostato tramite i tre deviatori.
Si realizza in questo modo un convertitore DA a resistenze pesate a 3 bit. Il circuito può essere facilmente
esteso a un numero di bit qualsiasi (con n bit occorreranno n deviatori e n resistenze con valori R/2, R/4, R/8,...
fino a R/2n).
Si osserva che la massima tensione prodotta in uscita dal DAC non raggiunge la VFSR (che in questo caso è 10 V)
ma rimane al di sotto di essa di una quantità pari al valore del quanto (1,25V nel nostro caso).
• Il DAC a resistori pesati è poco usato nella pratica perchè:
• - non è semplice realizzare resistenze con valori differenti e perfettamente calibrati che si dovrebbero
mantenere costanti al variare dei parametri di funzionamento (temperatura)
• Se il numero dei bit e elevato la resistenza piu grande puo assumere valori molto elevati e viceversa (con n
= 12 la resistenza maggiore 2^12 cioe 4096 volte della resistenza minore )
• La resistenza d’ingresso è differente per cui su ciascun degli ingressi digitali e questo puo comportare
problemi nel funzionamento
• Problemi dovuti sostanzialmente all'uso nel circuito di resistori con valori ohmici molto differenti fra
di loro.
• DAC a scala R-2R (R-2R Ladder)
la quale fa uso di
due soli tipi di resistori, di valori
appunto pari a R e a 2R : la Vout vale
Vout = -1/2*B2*Vref -1/4*B1*Vref - 1/8*B0*Vref
Rispetto al DAC a resistori pesati, quello a scala R-2R presenta il vantaggio
di utilizzare solo due
valori resistivi. Pertanto risulta più facilmente
realizzabile con la tecnologia dei circuiti integrati
Scarica
Random flashcards
blukids

2 Carte mariolucibello

Present simple

2 Carte lambertigiorgia

Prova Lavoro

2 Carte nandoperna1

creare flashcard