TITLE : Progettazione del circuito di inseguimento per segnali con

TITLE :
Progettazione del circuito di inseguimento per segnali con modulazione BOC basato sull’ algoritmo del
Double Estimator
ABSTRACT :
Oggetto della Tesi e’ la simulazione dell’ algoritmo di inseguimento noto col nome di Double Estimator
per segnali modulati BOC
BACKGROUND :
I segnali modulati con tecniche Binary Offset Carrier (BOC) vengono attualmente utilizzati per la
Navigazione Satellitare a causa delle intrinseche proprietà associate alla loro funzione di autocorrelazione
che presentano un picco molto sharp e che quindi a parità di chip rate consentono una maggior accuratezza
del discriminatore di errore di timing e quindi ridotti errori di pseudorange rispetto alla modulazione
CDMA-BPSK come quella dell’ attuale sistema GPS. Inoltre parametrizzando l’ offset di frequenza
introdotto dalla Sub-Carrier consentono di far coesistere diversi segnali di navigazione (GPS, GALILEO,
COMPASS ecc. ecc,) sulla stessa portante centrale in banda L (ad esempio L1).
Tali modulazioni BOC presentano come inconveniente il problema di avere dei picchi secondari sulla
funzione di correlazione e quindi un’ambiguità intrinseca sia in acquisizione che durante la fase
d’inseguimento (tracking).
Esistono delle tecniche per rendere non ambigua la funzione di correlazione BOC. Comunque tutte le
tecniche che rendono non ambigua la funzione di correlazione sono basate su una distorsione del picco
principale che assorbe i secondari con il risultato globale di un allargamento del picco principale che si
tramuta automaticamente in una perdita di risoluzione temporale nel loop di recupero di Timing.
Le uniche due tecniche che lasciando inalterate le caratteristiche della funzione di correlazione rendono
non ambiguo qualsiasi discriminatore di errore di timing, sono gli algoritmi del Bump Jumping (BJ) e
quello del Double Estimator (DE).
La tecnica del Bump Jumping e’ estremamente lenta nel rivelare un falso lock. Inoltre è più sensibile alla
asimmetria della funzione di correlazione causata dall’ invecchiamento dei componenti analogici di bordo
(Trasmettitore a bordo del Satellite) e ai suoi malfunzionamenti temporanei causati dall’ HW di bordo, sia
digitale che analogico (Evil Waveforms), o a fenomeni propagativi.
La tecnica del Double Estimator e’ invece basata sulla presenza per il recupero di timing anche di un loop
di SLL (Subcarrier Locked Loop) che agisce contemporaneamente ai loop classici di un ricevitore CDMABPSK ovvero il DLL (Data Locked Loop) associato al codice di spreading ed il PLL (Phase Locked Loop)
associato alla carrier del segnale modulato.
Questa tecnica DE e’ in grado di rivelare una condizione di falso lock e correggerla automaticamente.
Inoltre non basandosi su una tecnica che modifica la funzione di correlazione per renderla non ambigua, l’
algoritmo DE consente di utilizzare la curva di performance del discriminatore adottato e di preservarne le
sue performance di tracking.
Il lavoro di Tesi consisterà nella simulazione Simulink del loop di tracking DE per il segnale L1 della
costellazione Galileo e nel design del VHDL Register Transfer Level (RTL) di un circuito digitale che
produce gli stessi risultati simulativi del bench Simulink.
Il lavoro di Tesi richiederà un periodo medio di sei mesi considerando un impegno tempo pieno, per questo
si raccomanda il completamento degli esami del corso di Laurea quinquennale in Ingegneria Elettronica
prima di iniziare il lavoro di Tesi.
CONOSCENZE RICHIESTE:
„
„
„
La conoscenza dell’ ambiente Matlab/Simulink.
Una conoscenza anche basilare del Sistema GPS sarebbe gradita ma non è indispensabile e si può
acquisire durante il lavoro di Tesi.
Una conoscenza anche basilare del linguaggio VHDL sarebbe gradita ma non è indispensabile. Il
candidato verrà trainizzato durante la Tesi stessa da parte del personale della Space Technology.
STATUS DEL CANDIDATO:
„
„
Il candidato deve avere completato tutti gli esami per il corso di laurea quinquennale (Master).
Il candidato deve avere un ottimo record universitario per poter completare il lavoro di Tesi nei tempi
indicati.