Architettura dei sistemi di elaborazione La famiglia di processori x86:

I.T.I.S. “M. FARADAY” - ROMA
SISTEMI E RETI
CLASSE 3A INFORMATICA
PROGRAMMA SVOLTO NELL’ANNO SCOLASTICO 2014/15
Architettura dei sistemi di elaborazione
 l’hardware e il software; bit, byte e suoi multipli;
 modello logico funzionale di un elaboratore secondo von Neumann: CPU, RAM, ROM,
I/O, caratteristiche di ogni elemento;
 analisi delle caratteristiche dei personal computer in commercio;
 chip, pin, scheda madre; il clock; bus dati, indirizzi e controllo; quantità di memoria indirizzabile;
 processore: registri, unità aritmetico logica, unità di controllo; formato istruzione in
linguaggio macchina, il ciclo di fetch, decode ed execute; velocità di un processore
(MIPS, FLOPS, benchmark);
 classificazione delle memorie; la memoria RAM, indirizzamento; evoluzione della RAM;
la memoria ROM e le sue evoluzioni, il BIOS; le memorie di massa;
 periferiche di input, di output e di input/output; il monitor: risoluzione e profondità
del colore.
LABORATORIO

analisi caratteristiche computer del laboratorio di sistemi

analisi di alcune schede madri

lettura scheda Cisco "Computer disassembly"

Smontaggio e rimontaggio componenti di un personal computer
La famiglia di processori x86:
-
-
-
-
famiglie di processori; la famiglia Intel x86;
il processore 8086: caratteristiche (EU e BIU, dimensione dei bus dati ed indirizzi e
loro multiplexing, memoria indirizzabile, prefetch) , set di registri (generali, FLAGS, IP,
di segmento), la segmentazione della memoria, calcolo dell’indirizzo fisico a partire da
quello segmentato;
la programmazione Assembly 8086: struttura semplificata di un programma; le direttive: DOSSEG, .MODEL SMALL, .STACK, .DATA, .CODE, END, PROC, ENDP; le dichiarative DB e DW; formato delle istruzioni, le istruzioni MOV, LEA, ADD, SUB, INC, DEC,
CMP, JMP, Jx, INT, CALL, RET; i servizi 01, 02 e 09 dell’interrupt 21h; la struttura decisionale in Assembly, il ciclo do-while.
IA32: il set di registri; modalità reale e modalità protetta; modello segmentato di memoria in modalità protetta; processori a 64 bit: EM64T;
processo produttivo, legge di Moore;
memoria cache del processore, gerarchia di memoria; tecnologie costruttive: memorie
statiche e dinamiche; funzionamento della cache: livelli di cache, scrittura write-back e
write-through; la memoria cache nei processori x86;
esecuzione parallela: prefetch, pipeline, confronto tra esecuzione sequenziale e pipelined, problemi della pipeline, processori superscalari e multicore.
LABORATORIO
-
-
-
Utilizzo dell’assemblatore Tasm, del linker Tlink e del debugger Td
Programmi Assembly: “Hello world”, visualizzazione del precedente e del successivo
di un carattere introdotto da tastiera, somma di due numeri ad una cifra introdotti
da tastiera; controlli sui dati in ingresso
HTML: tag principali (html, head, body); inserimento immagini (img); collegamenti
ipertestuale (a); tabelle (table, th, tr, td), mappe interattive (map, area), frame
(frameset, frame).
Javascript (esercizi semplici come la somma di due numeri, controllare se il numero
e dispari o pari, visualizzare il massimo tra due numeri, inserire una sequenza di numeri interi, terminare l’inserimento con il valore 0 e visualizzare il più grande)
I docenti
Silvia Gualdi _____________________________
Paolo Aurilia _____________________________
I rappresentanti degli studenti _______________________________________
_______________________________________
Roma, 05 giugno 2015